Eklem Alan Etkili Transistörler
(Junction Field Effect Transistor)
(JFET)

N - Kanal JFET

P - Kanal JFET

Tek Kutuplu Transitörler (Unipolar Transistors)

Metal oksit Yarıiletken FET
(Metal Oxide Semicoductor FET)
(MOSFET)

Kanal tüketimli MOSFET (depletion, D-MOSFET) Kanal üretimli MOSFET (enhancment, E-MOSFET) V-MOSFET'idir.

Kanal V-şeklinde, dolayısıyla kanal uzunluğu küçülür ve iletkenlik artar. Bu da yüksek güç imkanı verir.

Complementary MOSFET

CMOSFET; p ve n-kanal MOSFET'ler birbirini tamamlayacak şekilde aynı substrate üzerine inşa edilir. Kompütür mantık kapılarında kullanılır. Yüksek giriş empedansı, hızlı anahtarlama ve düşük güç sarfiyatı vardır.

# Alan Etkili Transistörler (Field-Effect Transistors (FET))


Alan etkili transistörler, hem elektron hem de hol akımını kullanan BJT'nin aksine, tek tip yük taşıyıcı (ya hol ya da elektron) ile işlem yaptıklarından tek kutuplu cihazlardır. FET'lerin iki ana tipi, eklem alan-etkili transistör (junction FET, JFET) ve metal oksit alan-etkili transistördür (metal oxide semiconductor FET, MOSFET). Günümüzde MOSFET transistör dijital kompütürler için entegre devre yapısı ve tasarımında kullanılan en önemli cihazlardan biri olmuştur.

BJT'lerin akım kontrollü cihazlar olduğunu hatırlayınız. BJT'lerin aksine FET'ler voltaj kontrollü cihazlardır. FET'lerin en önemli özelliği çok yüksek giriş empedansına sahip omalardır.

### **JFET**

JFET, bir kanalda akımı kontrol etmek için ters beslenmiş pn eklemi ile çalışan bir FET tipidir. Yapılarına bağlı olarak n-kanal ve p-kanal olmak üzere iki kategoriye ayrılırlar.


Şekil 1 (a) da *n*-kanal bir JFET'in temel yapısı gösterilmektedir. *n*-kanalın her iki ucuna tel bağlantılar yapılmıştır. Yukarı uç oluk (drain), aşağı uç kaynak (source) bağlantılarıdır. Bu bağlantılar ohmik kontak oluşturan metalller üzerinden bir terminale yapılır. Bir kanal oluşturmak için *n*-tipi malzemeye iki *p*-tipi bölge nüfuz ettirilir. Her iki *p*-tipi bölge kapı (gate) ucuna bağlıdırlar. Basitlik olsun diye sonraki şekillerde kapı ucu sadece *p*-bölgesinin birine bağlı gösterilecektir. Şekil 1 (b) de de *p*-kanal JFET gösterilmiştir. Beslemesiz şartlar altında, JFET iki tane *pn* eklemine sahiptir, dolayısıyla her iki eklemde bir tükenim (depletion) bölgesi vardır. Bu bir diyodun beslemesiz *pn* eklemine benzer.



# Alan Etkili Transistörler

# JFET'in Temel Çalışma Şekli


Yandaki şekiller, JFET'in çalışmasını göstermek için n-kanal cihaza uygulanan dc bias voltajlarını ve bunların kanaldaki etkilerini göstermektedir. V<sub>DD</sub> oluk-kaynak voltajını üretir ve oluktan-kaynağa olan akımı sağlar. JFET daima ters-beslenmiş kapı-kaynak pn eklemi ile çalışır. Kapıkaynak ekleminin negatif kapı voltajı ile ters beslenmesi pn eklemi boyunca bir tükenim bölgesi üretir, ve bu bölge nkanal içerisine doğru genişler, böylece kanal genişliğinin sınırlandırılmasıyla kanalın direnci artar.



Kapı voltajı değiştirilerek, kanal genişliği ve böylece kanal direnci kontrol edilebilir, dolayısıyla da oluk akımı I<sub>D</sub> nin miktarı kontrol edilebilir. Bu durumlar yukarıdaki şekillerde gösterilmiştir. Şekilde açık mavi alanlar ters besleme ile üretilen tükenim bölgelerini temsil ederler. Kapı ve oluk arasındaki ters besleme voltajı, kapı ve kaynak arasındaki voltajdan daha büyük olduğundan tükenim bölgeleri kanalın oluk ucuna doğru genişler.

# JFET Sembolleri

Kapı noktaları üstündeki oklar n-kanal için içe ve p-kanal için dışa doğrudur. Mesela, eğer pn eklemi ileri beslenseydi, n-kanal için  $I_{\rm G}$  nin akış yönünü temsil edecekti. p-kanal için ise tersi durum olacaktı.




Transistörün bir ac voltajda, akımda ve güçte herhangi bir artışa sebep olması, uygulanan dc voltaj kaynaklarından enerji transfer etmesinin bir sonucudur.

## JFET Karakteristikleri ve Parametreleri

JFET'in voltaj kontrollü, sabit akım cihazı olarak nasıl işlem yaptığını göreceğiz. JFET transfer karakteristiğinin yanı sıra ayrıca kesilim (cutoff) ve kısma (pinch-off) parametrelerini öğreneceğiz.


Şekilde gösterildiği gibi kapı-kaynak voltajının sıfır olduğu ( $V_{\rm GS}=0$ ) durumu gözönüne alalım. Bu durum, şekil 4 (a) da gösterildiği gibi, kapıdan kaynağa kısa devre yapılarak elde edilir, bunun için her ikisi de topraklanır. Bu durumda her iki pn eklemi ters beslenmiş olur, dolayısıyla kaynak akımı  $I_{\rm G}=0$  olur ve  $I_{\rm S}=I_{\rm D}$  dir.  $V_{\rm DD}$  (dolayısıyla  $V_{\rm DS}$ ) O'dan itibaren arttırıldığında orantılı olarak  $I_{\rm D}$  de artacaktır. Bu davranış, şekil 4 (c) deki grafiğin A ve B noktaları arasında gösterilmektedir. Bu alanda kanal direnci temel olarak sabittir, çünkü tükenim bölgesi önemli etki yapacak kadar büyük değildir, burada  $V_{\rm DS}$  ile  $I_{\rm D}$  arasındaki ilişki Ohm kuralına



Şekil 4 (c) de B noktasında eğri düzleşmeye başlar ve  $I_D$  temel olarak sabit olur.  $V_{DS}$ , B noktasından C'ye arttırıldığında kapıdan-oluğa ters besleme voltajı ( $V_{GD}$ ),  $V_{DS}$  deki artışı dengelemek için yeterli büyüklükte tükenim bölgesi üretir, böylece  $I_D$  bağıl olarak sabit kalır.

## Kısma (pinch-off) Voltajı

 $V_{GS} = 0$  için,  $I_D$  nin sabit olmaya başladığı noktadaki (Şekil 4 (c) de eğri üstünde B noktası)  $V_{DS}$  değerine,  $V_P$  kısma (pinch-off) voltajı denir. Bir JFET için  $V_p$  sabit bir değere sahiptir.  $V_{DS}$  arttırılırken  $V_p$  değerine yaklaştığında, tükenim (depletion) bölgeleri genişleyecek, dolayısıyla kanal genişliğinde dikkate değer daralmaya sebep olacaktır. Bu durum iletkenlik yolunun azalmasıyla dirençte artışa sebep olacaktır. Bu, şekil 4 (c) deki eğriye B noktasına çok yakın kısımda, eğimin azalması şeklinde yansıyacaktır. Şekil 4(c) de, tam B noktasında kısma gerçekleşecektir. Kanalda kısma durumu şekil 4 (b) de gösterilmiştir. Bu kısma noktasında tükenim bölgeleri birbirine iyice yaklaşacak, sadace yüksek akım yoğunluklu çok küçük bir kanal kalacaktır. Şekil 4(c) den görebileceğiniz gibi, kısma voltajının yukarısında  $V_{DS}$  de devam eden artış hemen hemen sabit bir oluk (drain) akımı üretir. Oluk akımının bu değeri I<sub>DSS</sub> dir (kapının kısa devre yapılmasıyla, olukdan-kaynağa olan akım (Drain to source current with gate shorted)) ve daima JFET veri sayfalarında verilir. Ayrıca  $I_{DSS}$ ,  $V_{GS}$  = 0 şartı için ifade edilen maksimum oluk akımıdır. B ve C arasındaki bu bölge sabit-akım, doyum ya da doğrusal yükseltme bölgesi olarak atfedilir. Şekil 4 (c) de gösterildiği gibi, C noktasından sonra  $V_{DS}$  deki daha fazla artış In nin çok hızlı yükselmesine sebep olur, dolayısıyla kırılım (breakdown) oluşur. Kırılım cihazda geridöndürülemez bir hasarı netice verebilir. Bu yüzden JFET daima kırılımın aşağısında ve sabit akım alanının içerisinde çalıştırılır (grafik üstünde B ve C noktaları arasında).





 $V_{\rm GS} = 0$ Kırılım bölgesi  $V_{\rm P}$  (kısma voltajı (pinch-off))

c) Oluk (drain) karakteristiği

# V<sub>GS</sub> I<sub>D</sub>'yi Kontrol eder

Şekil 5 (a) da gösterildiği gibi, kapıdan kaynağa bir  $V_{\rm GG}$  besleme voltajı bağlayalım.  $V_{\rm GG}$ 'yi değiştirerek  $V_{\rm GS}$  daha negatif değerlere arttırılırsa, şekil 5 (b) de gösterildiği gibi, bir oluk karakteristik eğri ailesi üretilir.  $V_{\rm GS}$  nin büyüklüğü daha negatif değerlere arttırıldığında, kanalın darlaşması yüzünden,  $I_{\rm D}$  nin azaldığına dikkat ediniz. Ayrıca,  $V_{\rm GS}$  deki her bir artış için JFET,  $V_{\rm P}$  den daha küçük  $V_{\rm DS}$  değerlerinde **kısma**ya (pinch-off) (burada sabit akım başlar) ulaşır. Bu durum negatif  $V_{\rm GS}$  voltajının pn eklemlerini ters beslemesiyle oluşan tükenim bölgelerinden kaynaklanır.  $V_{\rm DS}$  tarafından oluşturulan tükenim genişlemesi  $V_{\rm GS}$  nin oluşturduğu genişleme üzerinden devam eder. Dolayısıyla tükenim bölgelerini kısma noktasına genişletmek için uygulanması gereken  $V_{\rm DS}$  voltajı daha küçük olur.  $V_{\rm GS} = V_{\rm GS(off)}$  olana kadar  $I_{\rm D}$  azalmaya devam eder. (Negatif olarak)  $V_{\rm GS} \geq V_{\rm GS(off)}$  olduğunda  $I_{\rm D} \equiv 0$  olur. Böylece oluk (drain) akımı,  $V_{\rm GS}$  tarafından kontrol edilmiş olur. Esasında  $V_{\rm DS} > V_{\rm P}$  olur olmaz JFET, bir akım kaynağı karakteristiğine sahip olur.






**Şekil 5** a)  $V_{GS} = -1$  de beslenmiş JFET


b) Oluk (drain) karakteristik eğri ailesi

# Kesilim (cutoff) Voltaji

 $I_{\rm D}$ 'yi yaklaşık olarak sıfır yapan  $V_{\rm GS}$  değerine **kesilim (cutoff)** voltajı,  $V_{\rm GS(off)}$  denir. JFFET  $V_{\rm GS}=0$  ve  $V_{\rm GS(off)}$  arasında işlem yapmalıdır. Kapı-kaynak voltajlarının bu aralığı için,  $I_{\rm D}$ , maksimum bir  $I_{\rm DSS}$  değerinden yaklaşık sıfıra kadar değişecektir. Görmekte olduğunuz gibi, n-kanal JFET için, daha negatif  $V_{\rm GS}$ , sabit akım alanında daha küçük  $I_{\rm D}$  ye sebep olur.  $V_{\rm GS}$  yeterince büyük negatif bir değere sahip olunca,  $I_{\rm D}$  sıfıra indirgenmiş olur. Şekil 6 da gösterildiği gibi, bu kesilim etkisine, tükenim bölgesinin sınırlarının kanalı tamamen kapatan bir noktaya genişlemesiyle sebep olunur.  $V_{\rm GS(off)}$ , n-kanal JFET için negatif, p-kanal JFET için pozitiftir.



**Şekil 7** p-kanal JFET'in beslenmesi.  $V_{\rm GG}$  nin pozitif ve  $V_{\rm DD}$  nin negatif olması dışında p-kanal JFET'in çalışma işlemi n-kanalınkiyle aynıdır.



**Şekil 6** Kesilimde JFET

# Kesilim (cutoff) ve Kısmanın (Pinch-off) Kıyaslanması

Görmüş olduğunuz gibi, kesilim ve kısma voltajları arasında fark da vardır, bağlantı da vardır. V<sub>P</sub>, drain akımının sabit olmaya başladığı noktadaki  $V_{DS}$  voltajıdır ve daima  $V_{GS}$  = 0 da ölçülür. Bununla birlikte kısma (pinch-off),  $V_{GS}$  sıfırdan farklı olduğunda,  $V_P$  den daha küçük  $V_{DS}$  değerlerinde de oluşur. Dolayısıyla  $V_P$  bir sabit olmasına rağmen,  $I_D$  nin sabit olmaya başladığı noktadaki  $V_{DS}$  değeri,  $V_{GS}$  ile değişmektedir.  $V_{GS(off)}$  ve  $V_{P}$  eşit büyüklükte ve zıt işaretlidir, yani  $V_{GS(off)} = -V_{P}$  dir. Veri sayfalarında ya  $V_{\rm P}$  ya da  $V_{\rm GS(off)}$  verilir.

Örnek: Şekil 8 deki JFET için  $V_{GS(off)} = -4$  V ve  $I_{DSS} = 12$  mA dir. Cihazı sabit akım çalışma alanına götürmek için gerekli minimum  $V_{\mathrm{DD}}$  değerini belirleyiniz.

Çözüm:  $V_{GS(off)} = -4$  V olduğundan  $V_P = 4$  V'tur. Bu JFET için sabit akım alanında minimum  $V_{\rm DS}$  değeri 4 V'tur.


 $V_{\rm DS} = V_{\rm P} = 4 \text{ V'tur. } V_{\rm GS} = 0 \text{ olan sabit akım alanında } I_{\rm D} = I_{\rm DSS} = 12 \text{ mA dir.}$ Drain direnci üzerindeki voltaj düşmesi

$$V_{R_{\rm D}} = I_{\rm D}R_{\rm D} = (12 \text{ mA})(560 \Omega) = 6.72 \text{ V}$$

Drain halkasına Kirchhoff voltaj yasası uygulanırsa

$$V_{\rm DD} = V_{\rm DS} + V_{R_{\rm D}} = 4 \text{ V} + 6.72 \text{ V} = 10.7 \text{ V'tur}.$$

Bu,  $V_{DS} = V_{P}$  yapmak için ve cihazı sabit akım alanına koymak için gerekli  $V_{\rm DD}$  değeridir.



# JFET Transfer Karakteristiği

 $V_{\rm GS}$  nin sıfırdan  $V_{\rm GS(off)}$ 'a kadar olan değerleri oluk akımını kontrol ettiğini öğrenmiştik.  $V_{\rm GS}$ ,  $I_{\rm D}$  yi kontrol ettiğinden bu iki büyüklük arasındaki ilişki çok önemlidir. Şekil 9,  $V_{\rm GS}$  ve  $I_{\rm D}$  arasındaki ilişkiyi grafiksel olarak gösteren genel bir transfer karakteristik eğrisidir.


Eğrinin alt ucu,  $V_{\rm GS}$  ekseni üstünde  $V_{\rm GS(off)}$  a eşit olan bir noktadadır ve eğrinin üst ucu ise,  $I_{\rm D}$  ekseni üstünde  $I_{\rm DSS}$  ye eşit olan bir noktadadır. Şüphesiz bu eğri JFET'in çalışma limitlerini gösterir:

$$V_{GS} = V_{GS(off)}$$
 olduğunda  $I_D = 0$  dır.

ve

$$V_{\rm GS}$$
 = 0 olduğunda ise  $I_{\rm D}$  =  $I_{\rm DSS}$  dir.

Şekil 10 da gösterildiği gibi, drain eğri ailesinin kısma noktalarından alınan  $V_{\rm GS}$  değerleri için  $I_{\rm D}$  değerlerini çizerek, transfer karakteristik eğrisi elde edilebilir. Transfer karakteristik eğrisinin üstündeki her bir nokta, oluk eğrilerinin üstünde  $V_{\rm GS}$  ve  $I_{\rm D}$  nin belirli değerlerine karşılık gelir. Örneğin,  $V_{\rm GS} = -2$  V olduğunda  $I_{\rm D} = 4.32$  mA dir. Ayrıca bu JFET için  $V_{\rm GS(off)} = -5$  V ve  $I_{\rm DSS} = 12$  mA dir.



**Şekil 9** *n*-kanal JFET için transfer karakteristik eğrisi.


## JFET Transfer Karakteristiği

Bir BJT transistör için çıkış akımı  $I_C$  ile giriş akımı  $I_B$  arasında  $I_C = \beta I_B$  şeklinde doğrusal bir ilişki varken, maalesef bir JFET transistörün giriş ve çıkış büyükleri arasında doğrusal bir ilişki yoktur.

Bir JFET için  $V_{GS}$  ve  $I_{D}$  arasındaki ilişki transfer karakteristik eğrisi olarak aşağıdaki gibi ifade edilir.

Bu denklem ile,  $V_{GS(off)}$  ve  $I_D$  bilinirse, herhangi bir  $V_{GS}$  için  $I_D$  belirlenebilir. Belirli bir JFET için bu değerler genellikle veri sayfalarından temin edilebilir. Denklemdeki kareli terimden dolayı oluşan parabolik bağlılık kare yasası olarak bilinir. Bu yüzden sık sık JFET ve MOSFETler kare-yasa cihazları olarak atfedilirler. Ayrıca bu denkleme Shockley denklemi de denir. İlk transistörü keşfeden grubun içinden biri ve transistör ve FET'in gelişiminde kullanılan "alan-etki" teorisinin formülatörü olması hasebiyle William Bradford Shockley (1910–1989) hatırasına bu Shockley denklemi ismi kullanılıyor.

$$I_{\rm D} = I_{\rm DSS} \left( 1 - \frac{V_{\rm GS}}{V_{\rm GS(off)}} \right)^2$$



**Şekil 10** JFET oluk karakteristik eğrilerinden *n*-kanal JFET transfer karakteristik eğrisinin oluşturulması

Örnek: Bir 2N5459 JFET için şekil 11 deki veri sayfasında tipik olarak için  $I_{DSS} = 9$  mA ve  $V_{GS(off)} = -8$  V (maksimum) olarak verilmektedir. Bu değerleri kullanarak  $V_{GS} = 0$  V, -1 V, ve -4 V için oluk akımını belirleyiniz.

Çözüm:  $V_{GS} = 0 \text{ V için,}$ 


$$I_{\rm D} = I_{\rm DSS} = 9 \text{ mA}$$

 $V_{GS} = -1 \text{ V için, denklemi kullanırız.}$ 

$$I_{\rm D} = I_{\rm DSS} \left( 1 - \frac{V_{\rm GS}}{V_{\rm GS(off)}} \right)^2 = 9 \text{ mA} \left( 1 - \frac{-1}{-8} \right)^2$$
  
=  $(9 \text{ mA}) (1 - 0.125)^2 = (9 \text{ mA}) (0.766) = 6.89 \text{ mA}$ 

$$V_{\rm GS}$$
 = -4 V için,

$$I_{\rm D} = 9 \,\text{mA} \left( 1 - \frac{-4}{-8} \right)^2 = (9 \,\text{mA}) \, (1 - 0.5)^2 = (9 \,\text{mA}) \, (0.25) = 2.25 \,\text{mA}$$



#### **Maximum Ratings**

Rating	Symbol	Value	Unit	
Drain-Source voltage	$V_{ m DS}$	25	V dc	
Drain-Gate voltage	$V_{\mathrm{DG}}$	25	V dc	
Reverse gate-source voltage	$V_{ m GSR}$	-25	V dc	
Gate current	$I_{G}$	10	mA dc	
Total device dissipation @ $T_A = 25$ °C Derate above 25°C	$P_{\mathrm{D}}$	310 2.82	mW mW/°C	
Junction temperature	$T_{\mathrm{J}}$	125	°C	
Storage channel temperature range	$T_{\mathrm{stg}}$	-65 to +150	°C	



Characteristic		Symbol	Min	Тур	Max	Unit
OFF Characteristics						
Gate-Source breakdown voltage $(I_G = -10 \ \mu\text{A dc}, V_{DS} = 0)$		$V_{(\mathrm{BR})\mathrm{GSS}}$	-25	-	-	V dc
Gate reverse current $ \begin{aligned} &(V_{\text{GS}} = -15 \text{ V dc}, V_{\text{DS}} = 0) \\ &(V_{\text{GS}} = -15 \text{ V dc}, V_{\text{DS}} = 0, T_{\text{A}} = 100^{\circ}\text{C}) \end{aligned} $		$I_{ m GSS}$			-1.0 -200	nA de
Gate-Source cutoff voltage $(V_{\rm DS}=15~{\rm V}~{\rm dc}, I_{\rm D}=10~{\rm nA}~{\rm dc})$	2N5457 2N5458 2N5459	$V_{ m GS(off)}$	-0.5 -1.0 -2.0	-	-6.0 -7.0 -8.0	V dc
Gate-Source voltage $ \begin{aligned} (V_{\rm DS} &= 15 \text{ V dc}, I_{\rm D} = 100 \ \mu\text{A dc}) \\ (V_{\rm DS} &= 15 \text{ V dc}, I_{\rm D} = 200 \ \mu\text{A dc}) \\ (V_{\rm DS} &= 15 \text{ V dc}, I_{\rm D} = 400 \ \mu\text{A dc}) \end{aligned} $	2N5457 2N5458 2N5459	$V_{ m GS}$		-2.5 -3.5 -4.5	-	V dc
ON Characteristics						
Zero-Gate-Voltage drain current $(V_{\rm DS}=15~{\rm V}~{\rm dc},~V_{\rm GS}=0)$	2N5457 2N5458 2N5459	I <sub>DSS</sub>	1.0 2.0 4.0	3.0 6.0 9.0	5.0 9.0 16	mA dc
Small-signal Characteristics						
Forward transfer admittance common source $(V_{\rm DS}=15~{\rm V}~{\rm dc},~V_{\rm GS}=0,f=1.0~{\rm kHz})$	2N5457 2N5458 2N5459	$ y_{fs} $	1000 1500 2000	-	5000 5500 6000	μmhos or μS
Output admittance common source ( $V_{DS} = 15 \text{ V dc}, V_{GS} = 0, f = 1.0 \text{ kHz}$ )		ly <sub>os</sub> l	- 1, -	10	50	μmhos or μS
Input capacitance $(V_{DS} = 15 \text{ V dc}, V_{GS} = 0, f = 1.0 \text{ MHz})$		C <sub>iss</sub>	-	4.5	7.0	pF
Reverse transfer capacitance $(V_{DS} = 15 \text{ V dc}, V_{GS} = 0, f = 1.0 \text{ MHz})$	deployment for	$C_{rss}$	Jona (L.E.	1.5	3.0	pF



# JFET İleri Geçiş İletkenliği (forward transfer conductance)

İleri geçiş iletkenliği,  $g_m$  sabit oluk-kaynak voltajında, kapıkaynak voltajındaki bir değişim ( $\Delta V_{\rm GS}$ ) için oluk akımında meydana gelen değişimin ( $\Delta I_{\rm D}$ ) ölçüsüdür. FET yükselticilerde voltaj kazancını belirlemek için önemli bir faktördür. Bir oran olarak ifade edilir ve birimi Siemens (S) dir.


$$g_m = \frac{\Delta I_D}{\Delta V_{GS}}$$

JFET'in transfer karakteristik eğrisi doğrusal olmadığından  $g_m$ ,  $V_{GS}$  değişiminin eğri üstünde oluşturduğu aralığa bağlı olarak değişir. Şekil 12 de gösterildiği gibi, eğrinin tepe noktası ( $V_{GS} = 0$  yakını) yakınındaki  $g_m$  değeri dip noktası ( $V_{GS(off)}$  yakını) yakınındakinden daha büyüktür. Aşağıdaki formülü kullanarak transfer karakteristik eğrisi üstündeki herhangi bir noktada  $g_m$ 'in yaklaşık bir değeri hesaplanabilir.

$$g_{\rm m} = g_{m0} \left( 1 - \frac{V_{\rm GS}}{V_{\rm GS(off)}} \right)$$

Burada  $g_{m0}$  ( $y_{fs}$ ),  $V_{GS}$  = 0 da ölçülen  $g_m$  değeridir, veri sayfalarında verilir. Örneğin 2N5457 JFET için veri sayfasında  $V_{DS}$  = 15 V'ta  $g_{m0}$ 'in minimum değeri 1000 S olarak ifade edilir. Eğer  $g_{m0}$  elde edilemezse,  $I_{DSS}$  ve  $V_{GS(off)}$  değerlerini kullanarak aşağıdaki formülden hesaplanabilir.

$$g_{m0} = \frac{2I_{DSS}}{|V_{GS(off)}|}$$



**Şekil 12**  $g_m$ , besleme noktasına ( $V_{GS}$ ) bağlı olarak değişir.

## Giriş Direnci ve Kapasitansı

Bildiğiniz gibi, JFET ters beslenmiş kapı-kaynak eklemi ile çalışır, bu da kapıdan gözüken giriş direncini çok büyük yapar. Bu yüksek giriş direnci BJT üzerine JFET'in bir avantajıdır. (Bir bipolar eklem transistörün ileri-beslenmiş baz-emitör eklemi ile çalıştığını hatırlayınız.). JFET veri sayfaları belirli bir kapı-kaynak voltajındaki  $I_{GSS}$  kapı ters akımı için bir değer vererek, giriş direncini ifade ederler. Sonra  $R_{GIR} = \left| \frac{V_{GS}}{I_{GSS}} \right|$  formülü kullanılarak giriş direnci belirlenebilir.

Örneğin 2N5457 için, veri sayfası 25 °C de  $V_{\rm GS}$  = -15 V için  $I_{\rm GSS}$  yi maksimum olarak -10 nA olarak verir.  $I_{\rm GSS}$  sıcaklıkla artar, dolayısıyla giriş direnci azalır.

Giriş kapasitansı  $C_{iss}$ , JFET'in ters-beslenmiş pn eklemi ile işlem yapmasından kaynaklanır. Ters-beslenmiş pn ekleminin bir kapasitör gibi davrandığını ve kapasitans değerinin de ters voltaj miktarına bağlı olduğunu hatırlayınız. Örneğin 2N5457,  $V_{GS}$  = 0V için 7 pF'lık maksimum  $C_{iss}$  değerine sahiptir.

## Oluk-Kaynak Direnci

Sabit akım alanında, kısma (pinchoff) noktasının yukarısında  $V_{\rm DS}$  deki büyük bir değişme,  $I_{\rm D}$  de sadece çok küçük bir değişme üretir. Bu değişimlerin oranı cihazın  $r'_{ds}$  oluk-kaynak direncidir. Veri sayfalarında sıklıkla bu parametre  ${\rm g}_{os}$  çıkış iletkenliği veya  $y_{os}$  çıkış geçirgenliği (admittance) olarak ifade edilir.  $r'_{ds} = \frac{\Delta V_{\rm DS}}{\Delta I_{\rm D}}$ 

Şekil 4 te eğrinin doyum noktasının solundaki ( $V_{\rm DS} < V_{\rm P}$ ) alan **ohmik alan olup** voltaj kontrollü direnç bölgesidir. Bu bölgede JFET değişken bir rezistör olarak kullanılabilir, bu bölgenin direnci uygulanan kapı kaynak voltajı ile kontrol edilir. Şekil 5 te, doyum noktalarının aşağısında, her bir eğrinin eğimi, dolayısıyla oluk ve kaynak arasındaki cihazın direnci, uygulanan  $V_{\rm GS}$  voltajının bir fonksiyonudur.  $V_{\rm GS}$  daha fazla negatif oldukça her bir eğrinin eğimi daha da yataylaşır, dolayısıyla bu da artan bir direnç seviyesine karşılık gelir. Aşağıdaki denklem uygulanan  $V_{\rm GS}$  voltajına bağlı olarak bu direnç seviyesine iyi bir yaklaşım sağlar.

$$r_d = \frac{r_0}{\left(1 - V_{\rm GS}/V_{\rm GS(off)}\right)^2}$$

Burada  $r_0$ ,  $V_{\rm GS}$  = 0 V'taki dirençtir.  $r_d$  de  $V_{\rm GS}$  nin belirli bir seviyesindeki dirençtir.


# Metal-oksit Yarıiletken Alan Etkili Transistörler (Metal-oxıde-semiconductor Fıeld Effect Transistors (MOSFET)

Alan etkili transistörün diğer katagorisi de MOSFET'tir. MOSFET'in yapısı, kapı kısmında pn eklemi olmadığından, JFET'ten farklıdır. Eklem yerine, MOSFET'in kapı (gate) kısmı bir silikon dioksit (SiO<sub>2</sub>) tabaka tarafından kanaldan yalıtılır (son derece küçük bir akım,  $10^{-15}$  A). Yalıtılmış kapı sebebiyle bu cihazlar bazen IGFET (Insulated-Gate FET) diye de isimlendirilir. MOSFET'in iki temel tipi vardır:

Tükenim (depletion (D)) ve üretim (enhancement (E))

#### **Tükenim MOSFET (D-MOSFET)**


D-MOSFET'in temel yapısı Şekil 13 te gösterilir. n-kanal ve pkanal olmak üzere iki çeşidi vardır. Çalışma işlemini tarif etmek için *n*-kanal cihazı kullanacağız. Voltaj polaritelerinin zıt olması dışında, p-kanal işlemi n-kanalınkiyle aynıdır. Transistör hafif katkılı bir p-tipi altlık üzerinde üretilir. Bu altlık, cihaz için fiziksel destek sağlayan, tek-kristal silikon bir levhadır (entegre devre durumunda tüm devre için). Altlıkta (substrate), biri  $n^+$  kaynak (source (S)) diğeri de  $n^+$  oluk (drain (**D**) olmak üzere iki tane ağır katkılı (doped) *n*-tipi bölge oluşturulur. Kaynak ve oluk arası dar bir *n*-kanal ile bağlanır. Yine bu altlık yüzeyinde mükemmel bir elektrik yalıtkanı olan,  $(t_{ox})$  kalınlıklı çok ince silikon dioksit tabakası büyütülür. Bu oksit tabakası kaynak ve oluk bölgeleri arasındaki alanı kaplar. Kapı (G) elektrodu oluşturmak için oksit tabaka üzerine metal kaplanır. Metal kontaklar oluk bölgesine, kaynak bölgesine ve **gövde** (body (**B**)) olarak bilinen altlığa da yapılır.



**Şekil 13** n-kanal (NMOS) D-MOSFET'in fiziksel yapısı. (a) Derinlikli görünüm. b) Kesit görünüm. (c) p-kanal. Tipik olarak  $L=1.3~\mu{\rm m}$  ile  $1~\mu{\rm m}$  aralığı,  $W=0.1~\mu{\rm m}$  ile  $100~\mu{\rm m}$  aralığına sahiptir. Oksit tabakanın kalınlığı ( $t_{ox}$ ) 1 ile  $10~n{\rm m}$  aralığındadır.

 $SiO_2$ , dielektrik olarak atfedilen bir yalıtkan tipidir, bir dış elektrik alana maruz bırakıldığında dielektrik içinde zıt (di- önekiyle gösterildiği gibi) elektrik alanlar oluşur. Bu yalıtkan tabaka yüzünden çok yüksek giriş empedansı oluşur, dc beslemeli konfigürasyonlar için kapı akımı  $I_G$  temel olarak 0 A'dir.

Dikkat edilirse, *p*-tipi altlık, kaynak ve oluk bölgeleri ile pn eklemleri oluşturur. Normal çalışma işleminde bütün zamanlarda bu iki eklem ters-besleme altında tutulur. Oluk kaynağa göre pozitif voltajda olacağından, kaynak terminali altlığa (gövde) bağlanarak bu iki eklem kesilimde tutulabilir, böylece cihazın çalışmasına altlığın (substrate) etkisi kaldırılmış olacaktır (Entegre devre durumunda farklı bir yöntem uygulanır, çünkü NMOS ve PMOS aynı altlık üzerine inşa edilir, dolayısıyla onların besleme polariteleri zıttır). Metal-oksit yarıiletken FET ismi de görüldüğü gibi fiziksel yapıdan türetilmiştir. MOSFET'in simetrik bir cihaz olduğuna dikkat ediniz. Yani oluk ve kaynak değiştokuş yapılabilir, bu cihaz karakteristiğini değiştirmez.




*n*-kanal tükenim tipi MOSFET (NMOS)

#### D-MOSFET'in Çalışma işlemi


D-MOSFET, tükenim mod ya da üretim modun her ikisinde de işlem yapabilir. Kapı kanaldan yalıtıldığından bir pozitif yada negatif kapı voltajı uygulanabilir. Bir negatif kapı-kaynak voltajı uygulandığında, n-kanal D-MOSFET tükenim (depletion) modunda işlem yapar ve bir pozitif kapı-kaynak voltajı uygulandığında ise üretim (enhancement) modunda işlem yapar. Bu cihazlar genellikle tükenim modunda çalıştırılırlar.

Tükenim Mod Silikon dioksit yalıtkan tabaka dielektrik olduğundan, dışardan uygulanan elektrik alana ters yönde iç elektrik alan üretecek şekilde polarize olur. Negatif kapı voltajı ile kapı üstündeki negatif yükler iletkenlik elektronlarını kanaldan iterler, geride yerlerinde pozitif iyonlar bırakırlar. Bu yüzden *n*-kanalın elektronlarının bir kısmı tüketilir, böylece kanal iletkenliği azalır. Kapıda daha büyük negatif voltaj *n*-kanal elektronlarının daha fazla tüketilmesi demektir. Yeterince negatif bir kapı-kaynak voltajında  $(V_{\rm GS(off)})$ , kanal iyice tüketilir ve oluk akımı sıfır olur. Bu tükenim mod şekil 14 (a) da gösterilmiştir. N-kanal D-MOSFETin  $V_{GS}$ 'ye göre iletkenlik davranışı n-kanal JFET'inkine benzerdir. D-MOSFET, JFET'ten farklı olarak, sıfırın üzerindeki  $V_{\rm GS}$  voltajlarında da iletim yapar.

*Üretim Mod* Bir pozitif kapı voltajı ile, kanala daha fazla iletkenlik elektronları çekilir, bu da kanal iletkenliğini arttırır. Bu durum şekil 14 (b) de gösterilmiştir.





*D-MOSFET sembolleri* Okla gösterilen altlık (substrate) normal olarak içten kaynağa bağlanır. Bazen de ayrıca altlığa bağlı bir pin vardır.




Kanal Üretimli MOSFET (E-MOSFET) E-MOSFET sadece üretim modunda işlem yapar ve tükenim moduna sahip değildir. Yapısal kanala sahip olmadığından, yapısı D-MOSFET'ten farklıdır. Şekil 15 (a) ya dikkat edilirse, altlık tamamen SiO<sub>2</sub> tabakasına kadar uzanmaktadır. n-kanal bir cihaz için, eşik (treshold) değerinin yukarısında pozitif bir kapı voltajı, etkiyle bir kanal üretir. Bu kanal, şekil 15 (b) de gösterildiği gibi, altlık bölgesinde SiO<sub>2</sub> tabakasına yakın oluşan ince bir negatif yük tabakasıdır. Kapı-kaynak voltajı arttırılarak ve böylece kanal alanına daha fazla elektron çekilerek, kanalın iletkenliği yükseltilir. Eşik ( $V_{\rm GS(t)}$ ) değerinin aşağısında herhangi bir kapı voltajı için, kanal yoktur. Kapıya sıfır volt uygulandığında, oluk ve kaynak arasında arka arkaya seri bağlı iki diyot mevcut olur. Diyotların biri n<sup>+</sup> oluk bölgesi ve p-tipi altlık arasındaki pn eklemi tarafından oluşturulur, diğeri de p-tipi altlık ve n<sup>+</sup> kaynak bölgesi arasındaki pn eklemi tarafından oluşturulur. Bu arka arkaya diyotlar, bir  $V_{\rm DS}$ voltajı uygulandığında, oluktan kaynağa olan akım iletimini önler. Gerçekte oluk ve kaynak arası çok yüksek bir dirence sahiptir ( $10^{12} \Omega$  mertebesinde)

*E-MOSFET sembolleri* Okla gösterilen altlık (substrate) normal olarak içten kaynağa bağlanır. Kesikli çizgiler fiziksel bir kanalın yokluğunu sembolize eder. Bazı cihazlar ayrı bir altlık bağlantısına sahiptir.





Şekil 15 (a) Temel yapı



#### D-MOSFET Transfer Karakteristiği

Daha önce öğrendiğimiz gibi, D-MOSFET pozitif voltaj veya negatif voltajla işlem yapabilir. Bu hem n-kanal hem de p-kanal MOSFET için, şekil 16 da genel transfer karakteristik eğrileri ile gösterilmektedir. Eğriler üstünde  $V_{GS} = 0$  olduğu noktadaki akım  $I_{DSS}$ 'ye karşılık gelir.  $I_D = 0$  olduğu noktadaki voltajda  $V_{\rm GS(off)}$  a karşılık gelir. JFET'İN ki gibi  $V_{\rm GS(off)} = -V_{\rm P}$  dir. JFET için kullanılan kare yasası denklemi D-MOSFET eğrisi için de uygulanabilir.

$$I_{\rm D} = I_{\rm DSS} \left(1 - \frac{v_{\rm GS}}{v_{\rm GS(off)}}\right)^2$$
 (sabit oluk akımı bölgesinde)

**Örnek:** Bir D-MOSFET için  $I_{DSS} = 10$  mA ve  $V_{GS(off)} = -8$ V tur.

- (a) Bu *n*-kanal mı veya *p*-kanal mı?
- (b)  $V_{GS} = -3$  V'ta  $I_D$  yi hesaplayınız.
- (c)  $V_{GS} = +3$  V'ta  $I_D$  yi hesaplayınız.

#### Çözüm:


(a) Cihaz negatif 
$$V_{\rm GS(off)}$$
 a sahip, bu yüzden  $n$ -kanal bir MOSFET'tir.  
(b)  $I_{\rm D} = I_{\rm DSS} \left(1 - \frac{v_{\rm GS}}{v_{\rm GS(off)}}\right)^2 = 10~{\rm mA} \left(1 - \frac{-3}{-8}\right)^2 = 3.91~{\rm mA}$ 

(c) 
$$I_D = 10 \text{ mA} \left(1 - \frac{+3}{-8}\right)^2 = 18.9 \text{ mA}$$

**Soru:** Bir D-MOSFET için  $I_{DSS}$  = 18 mA ve

$$V_{\rm GS(off)}$$
 = + 10V tur.


- (a) Bu *n*-kanal mı veya *p*-kanal mı?
- (b)  $V_{GS} = +4 \text{ V'ta } I_D \text{ yi hesaplayınız.}$
- (c)  $V_{GS} = -4 \text{ V'ta } I_D \text{ yi hesaplayınız.}$



#### E-MOSFET Transfer Karakteristiği

E-MOSFET sadece kanal üretim modunda çalışır. Bu yüzden n-kanal E-MOSFET pozitif bir kapı-kaynak voltajı gerektirir ve p-kanal E-MOSFET de negatif kapı-kaynak voltajı gerektirir. E-MOSFET'in her iki tipi için genel transfer karakteristik eğrileri şekil 17 de gösterilmektedir. Gördüğünüz gibi,  $V_{\rm GS}$  = 0 da oluk akımı yoktur. Bu yüzden D-MOSFET ve JFET'in aksine, E-MOSFET anlamlı bir  $I_{\rm DSS}$  parametresine sahip değildir.

Dikkat ederseniz,  $V_{\rm GS}$  kapı-kaynak voltajı, eşik voltajı (treshold voltage) diye isimlendirilen belirli bir  $V_{\rm GS\,(t)}$  değerine ulaşana kadar oluk akımı ideal olarak yoktur.  $V_{\rm GS\,(t)}$  cihaz fabrikasyonu sırasında ayarlanır ve tipik değerleri 0.3 V ile 1 V aralığındadır. n-kanal için  $V_{\rm GS\,(t)}$  pozitiftir.




E-MOSFET'in parabolik transfer karakteristik eğrisine uyan denklem D-MOSFET ve JFET'in kinden farklıdır. Çünkü eğri yatay eksen üstünde  $V_{\rm GS(off)}$  dan ziyade  $V_{\rm GS(t)}$  de başlar ve asla dikey ekseni kesmez.  $V_{\rm GS} > V_{\rm GS(t)}$  seviyeleri için, yani oluk karakteristik eğrileri üstünde sabit oluk akımı alanında (doyum bölgesi) E-MOSFET transfer karakteristik eğrisine uyan denklem aşağıdaki gibidir.


$$I_{\rm D} = K \big( V_{\rm GS} - V_{\rm GS(t)} \big)^2$$

K sabiti MOSFET'in fiziksel ve malzeme özelliklerine bağlıdır ve bu sabit,  $V_{GS}$ 'nin belirli bir değerinde,  $I_D$ (on) diye isimlendirilen belirli bir  $I_D$  değerini veri sayfasından alıp yukarıdaki denklemde yerine koyup hesaplanabilir. Her bir  $V_{GS}$  için, oluk kaynak voltajının doyum değeri (yani  $I_D$  nin sabitlenmeye başladığı noktadaki  $V_{DS}$  değeri),  $V_{DS(dov)} = V_{GS} - V_{GS(t)}$  dir.

#### E-MOSFET'in Oluk Karakteristiği



**Şekil 18 (a)** Sabit bir  $V_{\rm GS}$  değeri için artan  $V_{\rm DS}$  değeri ile tükenim bölgesinin ve kanalda kısmanın oluşması.



**(b)**  $V_{\rm GS}-V_{\rm GS(t)}$  ile çalışan bir n-kanal üretim tipi MOSFET için oluk-kaynak voltajı  $V_{\rm DS}$  ye karşı oluk akımı  $I_{\rm D}$  nin değişimi.


#### MOSFET'in Kapasitans ve Fiziksel Bağlılıkları

MOS yapının fiziği, şekil 19 (a) daki gibi, paralel plakalı bir kapasitör yardımıyla gösterilebilir. Şekil 19 (b), p-tipi yarıiletken altlıklı bir MOS kapasitörü gösterir. MOSFET'in kapı ve kanal bölgesi bir paralel plakalı kapasitör oluşturur, oksit tabaka kapasitör dielektriği olarak davranır. Pozitif kapı voltajı kapasitörün sol plakasında (kapı elektrotu) pozitif yük birikmesine sebep olur. Sağ plakada da buna karşılık negatif yük oluşur. Bu negatif yükler etkiyle üretilmiş kanaldaki elektronlar tarafından oluşturulur. Böylece yatay yönde bir elektrik alan gelişir. Bu alan kanaldaki yük miktarını kontrol eden alandır, dolayısıyla kanal iletkenliğini o belirler. Diğer değişle bir  $V_{DS}$  voltajı uygulandığında kanal içerisinden akacak akımı belirleyen alandır. "Alan etkili transistör" ismi bundan kaynaklanır. Bu paralel plakalı kapasitörün uçları arasındaki voltaj, yani oksitin uçları arasındaki voltaj, bir kanal oluşması için  $V_{\rm GS(t)}$  yi aşmalıdır.  $V_{\rm GS(t)}$  üzerinden  $V_{\mathrm{GS}}$  voltaj fazlalığı kanal içerisindeki yükü belirleyen büyüklüktür. Voltaj fazlalığı  $(V_{GS} - V_{GS(t)})$  dir. Doyum bölgesinde voltaj fazlalığı,  $V_{DS(dov)}$  (=  $V_{DS}$ ) a eşittir (Şekil 20).  $C_{ox}$  birim kapı alanı başına paralel-plakalı kapasitörün kapasitansı (oksit kapasitansı olarak isimlendirilir) (F/m² biriminde), W kanal genişliği ve L kanal uzunluğu olmak üzere,


Toplam kapasitans  $C=C_{ox}(WL)$ , burada  $C_{ox}=\frac{\varepsilon_{ox}}{t_{ox}}$ , burada  $\varepsilon_{ox}$  silikon dioksitin dielektrik geçirgenliğidir. Burada paralel plakalı kapasitör için  $C=\varepsilon_{ox}\frac{A}{t_{ox}}$  yazılır ve dolayısıyla  $\frac{C}{A}=\frac{\varepsilon_{ox}}{t_{ox}}=C_{ox}$  olur. Burada (kapı elektrotu alanı) A=WL dir.

Şekil 19 (a) Elektrik alan ve iletkenin yüklerini gösteren paralel plakalı bir kapasitör. Kapasitans,  $C = \varepsilon \frac{A}{d}$  A: iletkenin alanı,  $\varepsilon$ : Dielektrik sabiti, d: Plakalar arası uzaklık.





**(b)** Elektronların toplandığı kanal tabakası ile oluşan MOS kapasitör.




 $\varepsilon_{ox}=\varepsilon_{r}\varepsilon_{0}=3.9x8.854x10^{-12}=3.45x10^{-11}\ \mathrm{F/m}$ , burada  $\varepsilon_{r}$ , bağıl dielektrik sabitidir, silikon dioksit için 3.9 dur. Oksit kalınlığı  $t_{ox}$  MOSFET'in fabrikasyonunda kullanılan işlem teknolojisi ile belirlenmektedir. Örneğin  $t_{ox}=4$  nm'li bir işlem için

$$C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} = \frac{3.45 \times 10^{-11}}{4 \times 10^{-9}} = 8.6 \times 10^{-3} \text{F/m}^2$$

dir. W = 0.72 µm ve L = 0.18 µm ye sahip teknoloji ile üretilen MOSFET için kapı ve kanal arasındaki toplam kapasitans,  $C = C_{ox}(WL) = 8.6x10^{-3} \text{x} 0.72 \text{x} 10^{-6} x 0.18 \text{x} 10^{-6} = 1.1x10^{-15} = 1.1 \text{ fF}$ 

 $I_{\rm D}$  doyuma ulaştığında, yani kanal kısılma anında kanal bölgesindeki yük, ortalama  $\frac{V_{\rm GS}-V_{\rm GS(t)}}{2}$  voltajı ile orantılı olur. Bu durum şekil 20 de gösterilmiştir. Kanalın kısılması kanalın bloke olması anlamına gelmez. Kısılmış kanal içerisinden akım akmaya devam eder ve kanalın oluk ucuna ulaşan elektronlar tükenim bölgesi (şekilde gösterilmemiş) içinden hızlandırılır ve oluk terminaline geçerler.  $V_{\rm DS(dov)}$  un yukarısında  $V_{\rm DS}$  deki herhangi bir artış tükenim bölgesinin uçları arasında bir voltaj düşmesi olarak gözükür. Böylece hem kanal içindeki akım hem de kanalın uçları arasındaki voltaj düşmesi doyumda sabit kalır. Kanalda kısılma olmadan önceki çalışma bölgesinin ismi triod bölgesidir (Şekil 18 (b)). Bu isim, çalışması FET'lerinkine benzediğinden, vakuum tüb cihazları günlerinden gelmektedir.



**Şekil 20**  $V_{\rm DS}$  doyum değeri  $V_{\rm DS(doy)}$ 'a artırıldığında MOSFET'İN çalışma işlemi.

Doyum bölgesinde  $V_{\rm DS}$  =  $(V_{\rm GS}-V_{\rm GS(t)})$  =  $V_{\rm DS(doy)}$  dır. Dolayısıyla, kanaldaki elektron yükünün büyüklüğü aşağıdaki gibi ifade edilebilir.  $Q=C_{ox}(WL)\left(\frac{V_{\rm GS}-V_{\rm GS(t)}}{2}\right)$ ,  $(Q=CV'{\rm den})$ 

Kanalda bir akım oluşturmak için uygulanan  $V_{DS}$  voltajı, kanal uzunluğu boyunca aşağıda verilen bir elektrik alan oluşturur. Bu elektrik alanın etkisiyle kanal boyunca elektronlar oluğa doğru sürüklenir. Birim kanal uzunluğu başına yük miktarı aşağıdaki gibi yazılabilir.

 $\frac{Q}{Birim \ kanal \ uzunluğu \ (L)} = C_{ox}W\left(\frac{V_{GS} - V_{GS(t)}}{2}\right)$ 

Kanal uzunluğunun uçları arasındaki elektrik alan,  $|E| = \frac{V_{\rm DS}}{L}$  ve elektronun sürüklenme hızı  $v_d = \mu_n |E| = \mu_n \frac{V_{\rm DS}}{L}$  olur, burada  $\mu_n$ , n-tipi kanalın mobilitesidir, birimi m²/V.s dir.  $I_{\rm D}$  nin değeri, kanal uzunluğu başına yük değeri ile sürüklenme hızının çarpımından bulunur.

$$I_{D} = \mu_{n} C_{ox} \frac{W}{L} \left( \frac{V_{GS} - V_{GS(t)}}{2} \right) V_{DS}$$

$$I_{D} = \mu_{n} C_{ox} \frac{W}{L} \left( \frac{V_{GS} - V_{GS(t)}}{2} \right) (V_{GS} - V_{GS(t)})$$

$$I_{D} = \frac{1}{2} \mu_{n} C_{ox} \frac{W}{L} \left( V_{GS} - V_{GS(t)} \right)^{2}$$

olur. Burada  $K=\frac{1}{2}\mu_n C_{ox}\frac{W}{L}$ , MOSFET'in malzeme ve fiziksek özelliklerine bağlı bir sabittir, birimi A/V² dir.  $\mu_n C_{ox}$ , MOSFET'in fabrikasyonunda kullanılan işlem teknolojisi ile belirlenmektedir. Kanal genişliği (W) ile doğru orantılı, kanal uzunluğu (L) ile ters orantılıdır. Kanal uzunluğunun bir minimumu vardır, teknolojik ilerlemelerle sürekli küçültülmektedir. 2009 da ticari olarak elde edilebilir MOS teknolojisi bir 45 nm işlemiydi. Bunun anlamı minimum kanal uzunluğu 45 nm idi. Oksit kalınlığı  $t_{ox}$  de sürekli indirgenmektedir. 0.13  $\mu$ m teknolojisi için  $t_{ox}$  2.7 nm iken modern 45nm teknolojisi için  $t_{ox}$  1.4 nm dir. Bu parametreler MOSFET'İ oldukça fiziksel duyarlı yapar.

26

**Örnek:** Bir 2N7008 E-MOSFET için veri sayfasında  $V_{\rm GS}$  = 10V ta (minumum)  $I_{\rm D(on)}$  = 500 mA dir ve  $V_{\rm GS(t)}$  = 1 V tur.  $V_{\rm GS}$  = 5 V için  $I_{\rm D}$  yi hesaplayınız.

#### Çözüm:

$$K = \frac{I_{D(on)}}{(V_{GS} - V_{GS(t)})^2} = \frac{500 \text{ mA}}{(10 \text{ V} - 1 \text{ V})^2} = \frac{500 \text{ mA}}{81 \text{ V}^2} = 6.17 \text{ mA/V}^2$$

$$V_{\rm GS}$$
 = 5 V için  $I_{\rm D} = K (V_{\rm GS} - V_{\rm GS(t)})^2 = (6.17 \,\mathrm{mA/V^2})(5 \,\mathrm{V} - 1 \,\mathrm{V})^2 =$  98.7 mA

**Soru:** Bir E-MOSFET için veri sayfasında  $V_{\rm GS}$  = 8V ta (minumum)  $I_{\rm D(on)}$  = 100 mA dir ve  $V_{\rm GS(t)}$  = 4 V tur.  $V_{\rm GS}$  = 6 V için  $I_{\rm D}$  yi hesaplayınız.

#### Tutma ve Taşıma tedbirleri

Bütün MOS cihazlar elektrostatik boşalmayla hasara maruz kalabilir. Bir MOSFET'in kapısı kanaldan yalıtıldığından giriş direnci son derece yüksektir (ideal olarak sonsuzdur). Tipik JFET'ler için kapı ters akımı nA mertebesinde iken, tipik bir MOSFET için kapı sızıntı akımı pA mertebesindedir. Yalıtılmış kapı yapısından dolayı giriş kapasitansı vardır. Giriş kapasitansı, çok yüksek giriş direnci ile birleştiğinden aşırı statik yük birikmesi olabilir. Bu da cihaza hasarla sonuçlanabilir. Bunu önlemek için iletken köpükte depolanıp taşınmalıdır. Testte ve montajda bütün aletler ve tezgah topraklanmalıdır. Tutmadan önce kapı kaynak arası kısa devre yapılarak da statik yükten korunmalıdır.



Örnek:  $L_{\min}$  = 0.4 µm,  $t_{ox}$  = 8 nm,  $\mu_n$  = 450 cm<sup>2</sup>/V.s ve  $V_{GS(t)}$  = 0.7 V değerlerine sahip bir işlem teknolojisi için:

- (a)  $C_{ox}$ 'i hesaplayınız.
- (b)  $W/L = 8\mu m/0.8\mu m$  olan bir MOSFET için,  $I_D = 100 \mu A$  olan bir doğru akımla doyum bölgesinde çalışması için ihtiyaç duyulan  $V_{GS} V_{GS(t)}$ ,  $V_{GS}$  ve  $V_{DS(min)}$  değerlerini hesaplayınız.
- (c) (b) deki cihazın, çok küçük  $V_{DS}$  değerinde 1000  $\Omega'$ luk bir rezistör olarak işlem yapması için gerekli olan  $V_{GS}$   $V_{GS(t)}$ ,  $V_{GS}$  değerlerini bulunuz.

#### Çözüm:

(a) 
$$C_{ox} = \frac{\varepsilon_{ox}}{t_{ox}} = \frac{3.45 \times 10^{-11}}{8 \times 10^{-9}} = 4.32 \times 10^{-3} \text{F/m}^2$$

(b) 
$$I_{\rm D} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{\rm GS} - V_{\rm GS(t)})^2 = \frac{1}{2} 450 x 4.32 x 10^{-3} \frac{8}{0.8} (V_{\rm GS} - V_{\rm GS(t)})^2 = 100$$

$$V_{\rm GS}-V_{\rm GS(t)}=0.32~{\rm V}$$
 olur. Buradan  $V_{\rm GS}=V_{\rm GS(t)}+0.32=0.7+0.32=1.2~{\rm V}$  olur.

$$V_{\rm DS(min)} = V_{\rm GS} - V_{\rm GS(t)} = 0.32 \,\rm V \, dir.$$



Şekil 18 de görüldüğü gibi, çok küçük  $V_{\rm DS}$ 'ler için triode bölgesinde kanal direnci eğimli doğru şeklindedir. Bu durumda bu doğrunun eğimi kanalın iletkenliğine eşittir, yani  $g_{\rm DS} = \frac{I_{\rm D}}{V_{\rm DS}} = \mu_n C_{ox} \frac{W}{L} (V_{\rm GS} - V_{\rm GS(t)})$  dir. Dolayısıyla bu bölgede kanal

direnci, 
$$r_{\rm DS} = \frac{1}{\mu_n c_{ox} \frac{W}{L} (V_{\rm GS} - V_{\rm GS(t)})}$$
 dir.

(c) 
$$r_{\rm DS} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{\rm GS} - V_{\rm GS(t)})} = \frac{1}{450 \times 4.32 \times 10^{-3} \frac{8}{0.8} (V_{\rm GS} - V_{\rm GS(t)})} = 1000,$$

Buradan  $V_{\rm GS} - V_{\rm GS(t)} = 0.52 \, \text{V}$  olur ve  $V_{\rm GS} = V_{\rm GS(t)} + 0.52 = 1.22 \, \text{V}$  olur.

## **Maksimum Oranlar**

Transistörün çalışması üstüne sınırlama getiren maksimum oran değerleri FET'de de vardır. Bunlar üretim sırasında belirlenir ve veri sayfalarında verilir. Tipik olarak bu değerler  $V_{DS}$  voltajı,  $V_{DG}$  voltajı,  $V_{GS}$  voltajı,  $I_{D}$  akımı,  $I_{G}$  ve güç tüketimidir. Normalde  $I_{G}$  = 0 dır, fakat bir kapı akımına zorlanırsa 10 mA'i ( $I_{GF}$ ) aşmamalıdır.

Maksimum güç tüketimi 25 °C de verilir, fakat  $V_{\rm DS}$  ve  $I_{\rm D}$  nin çarpımını aşmamalıdır. Dolayısıyla hem  $V_{\rm DS}$  hem de  $I_{\rm D}$  aynı anda maksimum olamaz. Çünkü üretim sırasında belirlenen hem  $V_{\rm DS}$  nin hem de  $I_{\rm D}$  nin bir maksimum değeri vardır. Eğer  $V_{\rm DS}$  maksimum ise,

$$I_{\rm D} = \frac{P_{D(maks)}}{V_{\rm DS}}$$

 $\bigcirc$ 

dir. Eğer  $I_D$  maksimum ise,

$$V_{\rm DS} = \frac{P_{D(maks)}}{I_{\rm D}}$$

dir. Çünkü her bir transistörün tüketebileceği bir maksimum güç ( $P_{D(maks)}$ ) değeri vardır.

Birde maksimum **gücün azalması** (Derating  $P_{D(maks)}$ ) vardır.  $P_{D(maks)}$  genellikle 25 °C de verilir. 25 °C'nin yukarısında artan her bir °C başına güçteki azalma miktarına **güç azalma faktörü** denir. Örneğin değeri 2mW/°C olan bir güç azalma faktörü, her bir derece sıcaklık artışı için maksimum gücün 2 mW azalacağı anlamına gelir.

# Kaynaklar

- 1. Electronic Devices- Thomas L. Floyd
- 2. Electronic Devices and Circuit Theory- Robert Boylestad and Louis Nashelsky
- 3. Microelectronic circuits, Sedra/Smith
- 4. Semiconductor Physics and Devices: Basic Principles, Donald A. Neamen
- 5. Fenciler için Temel Elektronik- James J. Brophy, Çeviri, Ankara üniversitesi, Mehmet Zengin
- 6. Fenciler ve Mühendisler için Elektronik- R. Ralph Benedict, çeviri, Ondokuz Mayıs Üni., Fevzi Köksal
- 7. Temel Elektrik Mühendisliği, çeviri, Ankara Üni, Kerim KIYMAÇ
- 8. Physics Of Semiconductor Devices, J. P. Colinge, C. A. Colinge