

CSE 331 Computer Organization

Project 3

R-type Single cycle MIPS with Structural Verilog


Batuhan TOPALOĞLU 151044026

GTÜ Bilgisayar Mühendisliği Bölümü 2018

Bütün instruction girdilerimiz R-type olacağında instruction ilk 6 biti ile ifade edilen opCode'da bütün R-type lar için aynı olduğundan bu bitlerle ilgili bir işlem yapmıyorum ve opCode'un 6bit 0 olacağının garantilendiğini düşünerek bir tasarım yaptım. Control unit instruction ın son 6 biti ile alu'nun 3bitlik seçme bacaklarının ne olacağına karar veren bir yapı. Control unit in iç yapısını hesaplamak için tablolardan yararlanır 3 bitlik çıkışlar için şu denklemleri buldum:

$$\begin{aligned}
 S_2 &= \text{func-code}[1] + \overline{\text{func-code}[5]} \\
 S_1 &= \text{func-code}[1] \oplus \text{func-code}[2] \\
 S_0 &= \text{func-code}[0] \cdot \text{func-code}[2] \\
 &\quad + \overline{\text{func-code}[5]} \cdot \text{func-code}[1]
 \end{aligned}$$


Lojik kapılarla yukarıdaki denklemleri gerçekleyince control unit bu şekilde bir yapıya sahip oldu:



(control unit)

1.3 Register File:

Register file ı buradan şematik olarak nasıl ifade edebileceğimi tam olarak bilemedim ama sanırım bu şekilde bir gösterim yeterlidir. Daha fazla detay iç yapısına giriyor ki onu Modüller başlığı altında bulabilirsiniz.




1.4 Sign Extenders:

Bu projede iki farklı sign extender kullandım. İlki shift instructionlarında 5 bitlik shift amountu 32 bit extend etmek için gerekli olan sign extender diğeri ise sltu instructionunda alu sonucunun 31. Bitini alıp onu 32 bite extend eden sign extender.


1.4.1 5bit->32bit Sign Extender:

Shift instructionları kullanılan signExtender modülünün iç yapısı:



1.4.2 1bit->32bit Sign Extender:

Sltu instruction ı için kullanılan signExtender_v2 modülünün iç yapısı:




1.5 Mux:

Bu proje alu32 projesi için tasarlanan mux'lardan yararlanılsadad ek olarak tasarlanması gereken 2 mux'a ihtiyacım oldu. İlki iki tane 32bitlik veri girişi olan bir 2:1 mux , diğeri ise iki tane 5bitlik veri girişi olan bir 2:1 mux.


1.5.1 32bit veriler seçen 2:1 mux:

Bu mux alu'nun alt bacak girişi için rt nin verisi ile sign extend edilmiş shamnt değerlerinden instruction tipine göre birini seçmek için ve alu sonu ile sltu için sign extende edilmiş değerlerden birini seçmek için kullanılır.




1.5.2 5bit veriler seçen 2:1 mux:

Bu mux register file ın rs read_reg1 girişı için rs veya rt değęerlerinden hangisinin gireceęine karar vermek için kullanılır.



1.6 32bit assign:

32bitlik iki değeri birbirine atama işlemi daha modüler hale getirmek için tasarlanan basit bir modül. Result datasını write_data değerine atamak için kullanılıyor.



2. Modüller:

2.1 module mips32(instruction, clk, result);

İnstruction 32bitlik işleyeceğimiz instruction, clk register file için gerekli olan clock girişi ve result instruction işlendikten sonra rd register ına yazılacak olan 32bit değer.

Bu modülde şematik tasarımda görülen bileşenler için tasarladığım diğer modüllerin gerekli sayıda objeleri oluşturularak ve gerekli giriş çıkış bacakları ayarlanarak gerçekleştirildi.

2.2 module mips_registers (read_data_1, read_data_2, write_data, read_reg_1, read_reg_2, write_reg, signal_reg_write, clk);

Bu modül input olarak gelen read_reg_1 ve read_reg_2 5bitlik adreslerin register bloğunda tuttukları verileri alır ve read_data_1 ve read_data_2 outputlarına atar. Eğer signal_reg_write 1 ise ki bu tasarım için sürekli bir olmalı çünkü sürekli rd registerına yazma yapılıyor ve aynı zamanda clk yükselen kenarda ise çünkü sadece yükselen kenarda registera yazma işlemi yapılacak, input olarak aldığı write_data verisini yine input olarak aldığı write_reg register adresinin gösterdiği register bloğundaki registera yazar.

2.3 module control_unit (select_bits_ALU, function_code);

Bu modül input olarak aldığı instruction ın son 6 bitlik kısmı olan function_code un bitlerini belirlenen mantıksal denklemlere sokarak 3 bitlik select_bits_ALU değerini hesaplar ve output olarak verir.

2.4 module _32bit_2_1mux (out, a, b, s);

Bu modül input olarak gelen iki 32 bitlik a ve b değerlerinden bir bitlik s değerine göre birini seçip yine 32 bitlik out değerine atar. (S 1 ise b, 0 ise a)

2.5 module _5bit_2_1mux (out, a, b, s);

Bu modül input olarak gelen iki 5 bitlik a ve b değerlerinden bir bitlik s değerine göre birini seçip yine 5 bitlik out değerine atar. (S 1 ise b, 0 ise a)

2.6 module signExtender (out, in);

input [4:0] in ; output [31:0] out;

Bu modüle input olarak gelen 5 bitlik in değerini alır ve output olarak verilecek 32 bitlik out değerinin ilk 5 bitine koyar, out un boşta kalan diğer 27 bitine ise '0' değeri atar. Bu sayede 5 bitlik bir değeri 32 bitlik bir forma değerini değiştirmeden sokmuş oluruz.

2.7 module signExtender_v2(out, in);

input in; output [31:0] out;

Bu modüle input olarak gelen 1 bitlik in değerini alır ve output olarak verilecek 32 bitlik out değerinin ilk bitine koyar, out un boşta kalan diğer 31 bitine ise '0' değeri atar. Bu sayede 1 bitlik bir değeri 32 bitlik bir forma değerini değiştirmeden sokmuş oluruz.

2.8 module assign_32bit(out,in);

input [31:0] in; input [31:0] out;

Bu modülü sadece 32 bitlik iki değerini birbirine kolayca kopyalamak için tasarladım. Input olarak alınan 32 bitlik in değeri bit bit buf() ile kopyalanır ve output olan 32 bitlik değere atanır.

****Derste Alp Hoca bir önceki projede tasarlanan alunun sra sınıfın değiştirilerek srl olarak kullanılabileceğini söylemişti o yüzden sra yerine srl modülüm var. Onu açıklamaya gerek olmadığını düşünüyorum.**

3.Modelsim Simülasyon Sonuçları:

10 farklı instruction tip olduğu için 10 farklı test instruction barındıran bir test modülü var. O modülde test edilen instructionlar:

Test instructionlar1:

00000000100001011000000000100010

00000000100001101000100000100011

00000000111010001001000000100100

00000001001010101001100000100111

00000001001010101010000000100101

00000000100001011010100000100000

00000001000010001011000000100001

00000000101001111100100000101011

00000000000010111011100111000000

00000000000011001100000100000010

Register bloğunun instructionlar çalıştırılmadan önceki hali:

```
000000000000000000000000000000000000  
000000000000000000000000000000000000 İlk 4 register boş.  
000000000000000000000000000000000000  
000000000000000000000000000000000000  
000000000000000000000000000000000000 4.register = 20  
00000000000000000000000000000000000010100  
00000000000000000000000000000000000001100  
00000000000000000000000000000000000001010 5.register = 12  
0000000000000000000000000000000000000100000  
000000000000000000000000000000000000100000000 6.register = 20  
10101010101010101010101010101010101010101010  
01010101010101010101010101010101010101010101 7.register = 32  
0000000000000000000000000111111111111111111  
1000000000000000000000000000000000000001111 8.register = 256  
000000000000000000000000000000000000000000  
000000000000000000000000000000000000000000  
000000000000000000000000000000000000000000  
9. register = 101010101010101010101010101010101010  
000000000000000000000000000000000000000000  
10. register = 010101010101010101010101010101010101  
000000000000000000000000000000000000000000  
11. register = 00000000000000000000000001111111111111  
000000000000000000000000000000000000000000  
12.register = 10000000000000000000000000000000000001111  
000000000000000000000000000000000000000000  
Değerlerine sahip. 16.register ve ondan sonraki 9 register  
İnstrucitonların sonuçlarının yazılması için kullanılacak.
```

Sırayla 4. ve 5. Registerlar sub işlemi,

4. ve 6. Registerlar subu işlemi;

7. ve 8. Registerlar ile and işlemi;

9. ve 10. Registerlar ile nor işlemi;

9. ve 10. Registerlar ile or işlemi;

4. ve 5. Registerlar ile add işlemi;

8. ve 8. Registerlar ile addu işlemi;

5. ve 7.registerlar ile sltu işlemi;

11. register ve shamt 7 ile sll işlemi;

12. register ve shamt 4 ile srl işlemi;

Modelsim test sonucu ekran görüntüsü:

