





# ESCOLA POLITÉCNICA DA UNIVERSIDADE DE SÃO PAULO Departamento de Engenharia de Computação e Sistemas Digitais

# PCS3635 – LABORATÓRIO DIGITAL I

# EXPERIÊNCIA 3 - PROJETO DE UMA UNIDADE DE CONTROLE

Planejamento da Bancada B1 – Turma 3 – Prof. Antonio

Data de Emissão: 19 de Janeiro de 2025.

Nome: Ana Vitória Abreu Murad	<b>Número USP:</b> 14613160
Nome: Heitor Gama RIbeiro	<b>Número USP</b> : 14577494
Nome: Yasmin Francisquetti Barnes	Número USP: 13828230

#### 1 Introdução

A presente experiência tem como objetivo familiarizar os alunos com o componente de unidade de controle em um circuito digital, integrar o fluxo de dados desenvolvido na experiência anterior, com algumas modificações, e, por fim, combinar os componentes em um sistema digital completo. A experiência em si inclui a projeção hierárquica dos elementos do circuito, a codificação do fluxo de dados e do sistema digital que une a unidade de controle (UC) e o fluxo de dados (FD) em Verilog, a simulação do projeto no software *ModelSim* e, ao final, a síntese do projeto em uma placa FPGA DE0-CV. Até o final da experiência, os alunos terão compreendido o funcionamento da unidade de controle por meio do estudo do diagrama de estados, de um pseudocódigo e do código em Verilog fornecido, executado os testes indicados após a codificação do fluxo de dados e do circuito principal, simulado o projeto no software *Intel Quartus Prime* e o testado integralmente na FPGA.

#### 2 DESCRIÇÃO DO PROJETO

O projeto tem como objetivo principal comparar os números inseridos pelas chaves com os valores armazenados em uma memória ROM previamente projetada, contendo 16 dados de 4 bits. Para isso, o fluxo de dados do circuito inclui não apenas os elementos já utilizados, como o contador\_163 e o comparador\_85, mas também novos componentes, como uma ROM e um registrador de 4 bits, responsável por armazenar temporariamente o valor das chaves.

Além disso, o projeto utiliza uma unidade de controle, previamente fornecida aos alunos, que implementa a descrição lógica do circuito digital. Essa lógica é baseada na divisão de tarefas entre diferentes estados da máquina, enviando sinais de controle ao fluxo de dados para completar a tarefa principal. A sequência de funcionamento inclui a inicialização do circuito, a transição para um estado de preparação, o registro do valor das chaves, a comparação dos valores lidos da ROM e a repetição do processo com a próxima posição de memória e um novo valor inserido pelas chaves, até que todas as comparações sejam concluídas.

Embora o funcionamento lógico dos componentes do circuito seja descrito inicialmente, a primeira tarefa dos alunos consiste em integrar os componentes indicados e adicionar displays de sete segmentos para monitorar sinais de depuração. Isso permite que os alunos compreendam o papel dos sinais de controle e condição no funcionamento do circuito antes de explorar detalhadamente cada componente. Após a codificação de todos os elementos, os alunos devem realizar os testes indicados, analisar os resultados e projetar alguns valores para completar as tabelas do Plano de Teste.

Na etapa final, os alunos devem simular o circuito no software *Intel Quartus Prime*, realizar a configuração do Pin Planner para a placa FPGA, e, no dia reservado para o laboratório, testar o circuito diretamente na placa DE0-CV.

#### 3 DETALHAMENTO DO PROJETO LÓGICO

O objetivo principal desta seção é apresentar em detalhes o projeto lógico do fluxo de dados (FD), da unidade de controle (UC) e do sistema digital como um todo.

#### 3.1 Projeto do Fluxo de Dados

A figura a seguir apresenta o diagrama de blocos do fluxo de dados implementado, contendo os módulos contador\_163, comparador\_85, sync\_rom\_16x4 e registrador\_4:




Figura 1 – Diagrama de Blocos da Estrutura Interna do Fluxo de Dados

- Contador: O módulo contador\_163 gera os endereços para acessar os dados armazenados na memória ROM. Ele é ativado pelo sinal de controle "contaC" e pode ser zerado pelo sinal "zeraC". O valor atual do contador é disponibilizado na saída "db\_contagem", que também é usada como endereço de entrada na memória ("s\_endereco"). Além disso, o sinal "fimC" é ativado quando o contador alcança seu valor máximo, indicando o término do ciclo de contagem.
- Memória ROM: A memória ROM (sync\_rom\_16x4) contém 16 posições de 4 bits. O endereço fornecido pelo contador é utilizado para acessar um dado específico, que é enviado para o sinal "db memoria" e disponibilizado ao comparador ("s dado").
- Registrador: O registrador\_4 é responsável por armazenar temporariamente o valor inserido pelas chaves ("chaves"). Esse valor é enviado ao sinal de depuração "db\_chaves" e também disponibilizado para o comparador ("s\_chaves"). O registrador pode ser ativado para escrita pelo sinal "registraR" e resetado por "zeraR".
- Comparador: O comparador\_85 compara os valores fornecidos pela memória ROM
  e pelo registrador (vindos pelos sinais "s\_dado" e "s\_chaves", respectivamente). Se
  os valores forem iguais, o sinal de saída "chavesIgualMemoria" é ativado. Esse
  componente desempenha um papel crucial no sistema, pois verifica se o valor
  inserido pelas chaves corresponde a algum dado armazenado na memória,
  cumprindo assim o objetivo principal do projeto.

O fluxo de dados funciona de maneira sincronizada, utilizando o clock do sistema para garantir a operação em diferentes estados definidos pela unidade de controle. A sequência de operação inclui:

- 1. Inicialização do circuito;
- 2. Registro do valor das chaves no registrador;
- 3. Comparação entre o valor registrado e o dado atual da memória;
- 4. Iteração para o próximo endereço da memória até que todas as comparações sejam realizadas.

Com essa estrutura, o circuito digital consegue realizar a tarefa proposta de forma eficiente, com os sinais de depuração exibindo informações relevantes nos displays de sete segmentos durante os testes no laboratório.

#### 3.2 Projeto da Unidade de Controle

A unidade de controle do sistema digital sequencial gerencia o processo de comparação dos dados armazenados na memória interna com as chaves de entrada, controlando a operação de leitura e comparação desses dados. A unidade de controle é responsável por percorrer todos os 16 dados armazenados na ROM, realizar a comparação e indicar o resultado da operação, enquanto controla o contador e os endereços da memória.

A máquina de estados tem como objetivo gerenciar a sequência de operações, desde o início da operação até a conclusão da verificação de todos os dados armazenados. Os estados da unidade de controle são representados na Figura 2 pelo diagrama de transição de estados e descritos na Tabela 1, que detalha o funcionamento da UC. Não houve inconsistências na tradução para Verilog, como foi explicado na tabela.




Figura 2 – Diagrama de Transição de Estados da Unidade de Controle

Tabela 1 – Descrição da Unidade de Controle do Sistema

Nome do Estado	Descrição do Estado	Próximo Estado	Condições e Justificativas para a Transição entre Estados
inicial (0000)	Estado inicial. Zera os contadores ("zeraC") e registradores ("zeraR"). Sistema aguarda.	preparacao (0001)	Transição ocorre quando o sinal "iniciar" é ativado. Justificativa: Garantir que o sistema comece em um estado limpo e pronto para execução.
preparacao (0001)	I Incluindo zerar		Transição ocorre automaticamente após preparação. Justificativa: Encaminhar para registrar os dados.
registra (0100)	Realiza o registro do dado contido em "chaves" no registrador.	comparacao (0101)	Transição ocorre automaticamente após registrar. Justificativa: Encaminhar para etapa de comparação.
comparacao (0101)	Compara os valores da ROM ("s_dado") e do registrador ("s_chaves").	proximo (0110) ou fim (1111)	Transição para fim se o sinal "fimC" é ativado. Caso contrário, transição para proximo. Justificativa: Finalizar o ciclo ou continuar conforme necessário.
proximo (0110)	Incrementa o contador para acessar o próximo dado na memória ROM.	registra (0100)	Transição ocorre automaticamente após contar. Justificativa: Processar o próximo dado armazenado.
fim (1111)	Estado final. Sinaliza conclusão (pronto).	inicial (0000)	Transição ocorre automaticamente para reiniciar o sistema.

#### 3.3 PROJETO DO SISTEMA DIGITAL

No sistema digital sequencial proposto, a integração entre a Unidade de Controle (UC) e o Fluxo de Dados (FD) é fundamental para a operação correta e coordenada do sistema. Eles se comunicam por meio de dois tipos de sinais: sinais de controle e sinais de condição.

A UC emite sinais de controle para o FD com a finalidade de gerenciar e orquestrar as operações. Esses sinais são:

- zeraC ("s\_zeraC"): Aciona a lógica que zera o contador\_163 (interno do sistema),
   reiniciando o processo de endereçamento de memória.
- contaC ("s\_contaC"): Incrementa o contador\_163, avançando para o próximo dado na memória.
- zeraR ("s zeraR"): Aciona o reset do registrador, preparando-o para
- registraR ("s\_registraR"): Permite o armazenamento dos valores lidos nas chaves

(entrada), registrando-os para posterior comparação.

Esses sinais controlam diretamente as operações dentro do FD, assegurando que o sistema siga a sequência lógica desejada, conforme definido pelos estados da UC. O FD, por sua vez, envia sinais de condição para a UC, fornecendo informações sobre o andamento do processo e os resultados das operações realizadas. O único sinal de condição enviado nesse sistema digital é o sinal fimC ("s\_fimC"), que indica se a contagem foi concluída, informando à UC que todos os 16 dados foram percorridos.

Figura 3 – Código em Verilog da Integração entre FD e UC

```
// Fluxo de Dados
exp3_fluxo_dados FD (
    .clock
                        ( clock
    . chaves
                        ( chaves
                        ( s_zeraR
    .zeraR
                        ( s_registraR ), // registra nos registradores
    .registraR
    .contaC
                        ( s_contaC
                                     ), // incrementa contagem
    .zeraC
                        ( s_zeraC
    .chavesIqualMemoria ( db_iqual
    .fimC
                        ( s_fimC
    .db_contagem
                        ( s_contagem
    . db_chaves
                        ( s_chaves
    .db_memoria
                        ( s_memoria
// Unidade de Controle
exp3_unidade_controle UC (
   .clock
               ( clock
    .reset
               ( reset
    .iniciar
               ( iniciar
               ( s_fimC
                             ), // fim da contagem
    .zeraC
               ( s_zeraC
    .contaC
               ( s_contaC
    .zeraR
               ( s_zeraR
    .registraR ( s_registraR ),
    .pronto
              ( pronto
    .db_estado ( s_estado
```

Essa troca de sinais entre a UC e o FD garante que o sistema funcione de maneira coordenada e eficiente, controlando o fluxo de dados, os registradores e a memória, enquanto verifica e registra os dados conforme a sequência de operações.

Por fim, para depuração, serão utilizados os displays de sete segmentos HEX0, HEX1, HEX2 e HEX5 para acompanhar os sinais de depuração db\_contagem, db\_memoria, db\_chaves e db\_estados, respectivamente.

#### 4 PLANO DE TESTES DO SISTEMA E SIMULAÇÕES

#### 4.1 CENÁRIO DE TESTE 1 – SIMULAÇÃO DO FUNCIONAMENTO DO MÓDULO FLUXO DE DADOS

Simulação do funcionamento do módulo exp3\_fluxo\_dados no *ModelSim* descrito na linguagem Verilog, utilizando a *TestBench* exp3\_fluxo\_dados\_tb.

Tabela 2 - Descrição e Resultados Simulados do Cenário de Teste 1


	Tabela 2 – Descrição e Resultados difficiados do Genário de Teste 1					
#	Operação	Sinais de Controle	Resultado Esperado	Resultado simulado ok?		
c.i.	Condições iniciais (todas as entradas desativadas)	clock=0, zeraC=0, contaC=0, zeraR=0, registraR=0, chaves=0000	chavesIgualMemoria=0, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0000	Sim		
1	Zerar contador e registrador (manter outras entradas desativadas)	zeraC=1, zeraR=1, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0000	Sim		
2	Verificar saídas com chaves=0001 (manter outras entradas desativadas)	zeraC=0, contaC=0, zeraR=0, registraR=0, chaves=0001, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0000	Sim		
3	Registrar chaves com chaves=0001 (manter outras entradas desativadas)	chaves=0001, registraR=1, clock ↑	chavesIgualMemoria=1, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0001	Sim		
4	Verificar saídas com chaves=0001 (manter outras entradas desativadas)	chaves=0001, clock ↑	chavesIgualMemoria=1, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0001	Sim		
5	Incrementar contador (manter outras entradas desativadas)	contaC=1, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0001, db_memoria=0010, db_chaves=0001	Sim		
6	Registrar chaves com chaves=0010 (manter outras entradas desativadas)	chaves=0010, clock ↑	chavesIgualMemoria=1, fimC=0, db_contagem=0001, db_memoria=0010, db_chaves=0010	Sim		

7	Verificar saídas com chaves=0010 (manter outras entradas desativadas)	chaves=0010, clock ↑	chavesIgualMemoria=1, fimC=0, db_contagem=0001, db_memoria=0010, db_chaves=0010	Sim
8	Incrementar contador (manter outras entradas desativadas)	contaC=1, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0010, db_memoria=0100, db_chaves=0010	Sim
9	Registrar chaves com chaves=1000 (manter outras entradas desativadas)	chaves=1000, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0010, db_memoria=0100, db_chaves=1000	Sim
10	Verificar saídas com chaves=1000 (manter outras entradas desativadas)	chaves=1000, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0010, db_memoria=0100, db_chaves=1000	Sim
11	Incrementar contador até final da contagem	contaC=1, clock ↑ (13x)	chavesIgualMemoria=0, fimC=1, db_contagem=1111, db_memoria=0100, db_chaves=1000	Sim


# • Testes de 1 a 5



#### Testes de 6 a 10



# Teste 11 e finalização



# 4.2 CENÁRIO DE TESTE 2 - SIMULAÇÃO DO FUNCIONAMENTO DO CIRCUITO COMPLETO


Simulação do funcionamento do módulo circuito\_exp3 no *ModelSim* descrito na linguagem Verilog, utilizando a *TestBench* circuito\_exp3\_tb.

Tabela 3 – Descrição e Resultados Simulados do Cenário de Teste 2


#	Operação	Sinais de Controle	Resultado Esperado	Resultado simulado ok?
c.i.	Condições iniciais	clock=0, reset=0, iniciar=0, chaves=0000	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	Sim
1	Resetar circuito e observar a saída da memória	reset=1, clock↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	Sim
2	Acionar sinal de clock 5 vezes com iniciar=0	reset=0, iniciar=0, clock↑ (5x)	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	Sim
3	Ajustar chaves para 0100, ativar iniciar=1 e acionar clock 1x	chaves=0100, iniciar=1, clock↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0001	Sim
4	Mantém chaves em 0100 e acionar clock 1x	chaves=0100, iniciar=0, clock↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0100, db_estado=0100	Sim
5	Mantém chaves em 0100 e acionar clock 1x	chaves=0100, iniciar=0, clock↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0100, db_estado=0101	Sim
6	Mantém chaves em 0100 e acionar clock 1x	chaves=0100, clock↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0100, db_estado=0110	Sim
7	Mantém chaves em 0100 e acionar clock 3x	chaves=0100, clock↑ (3x)	pronto=0, db_igual=0, db_contagem=0001, db_memoria=0010, db_chaves=0100, db_estado passa por 4, 5 e 6	Sim
8	Mantém chaves em 0100 e acionar clock 3x	chaves=0100, clock↑ (3x)	pronto=0, db_igual=1, db_contagem=0010, db_memoria=0100, db_chaves=0100, db_estado passa por 4, 5 e 6	Sim
9	Mantém chaves em 0100 e acionar clock 9x	chaves=0100, clock↑ (9x)	pronto=0, db_igual=0, db_contagem=(3, 4, 5), db_memoria=(8, 4, 2), db_chaves=0001, db_estado passa 3x por 4, 5 e 6	Sim
10	Ajustar chaves para 0001 e acionar clock 6x	chaves=0001, clock↑ (6x)	pronto=0, db_igual=1, db_contagem=(6, 7), db_memoria=0001, db_chaves=0001, db_estado passa 2x por 4, 5 e 6	Sim
11	Ajustar chaves para 0010 e acionar clock 6x	chaves=0010, clock↑ (6x)	pronto=0, db_igual=1, db_contagem=(8, 9), db_memoria=0010, db_chaves=0010, db_estado passa 2x por 4, 5 e 6	Sim

12	Ajustar chaves para 0100 e acionar clock 6x	chaves=0100, clock↑ (6x)	pronto=0, db_igual=1, db_contagem=(10, 11), db_memoria=0100, db_chaves=0100, db_estado passa 2x por 4, 5 e 6	Sim
13	Ajustar chaves para 1000 e acionar clock 6x	chaves=1000, clock↑ (6x)	pronto=0, db_igual=1, db_contagem=(12, 13), db_memoria=1000, db_chaves=1000, db_estado passa 2x por 4, 5 e 6	Sim
14	Ajustar chaves para 0000 e acionar clock 3x	chaves=0000, clock↑ (3x)	pronto=0, db_igual=0, db_contagem=1110, db_memoria=0001, db_chaves=0000, db_estado passa por 4, 5 e 6	Sim
15	Mantém chaves em 0000 e acionar clock 3x	chaves=0000, clock↑ (3x)	pronto=1, db_igual=0, db_contagem=1111, db_memoria=0101, db_chaves=0000, db_estado passa por 4, 5 e F	Sim
16	Mantém chaves em 0000 e acionar clock	chaves=0000, clock↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	Sim


# • Visão geral de todos os testes




# • Testes de 1 a 3




# • Testes de 4 a 6




# • Testes 7 e 8



### • Testes de 9 a 12



#### Testes de 13 ao 16 e finalização



#### 5 IMPLANTAÇÃO DO PROJETO

#### 5.1 PINAGEM DA PLACA FPGA


O planejamento da pinagem é um passo essencial no desenvolvimento de projetos utilizando o FPGA Cyclone V, realizado por meio do "pin planner" do Intel Quartus. As configurações evidenciam detalhadamente as alocações dos pinos em relação aos nós do circuito. Além disso, segue também a imagem da RTLViewer do funcionamento do circuito, importantíssimo para conferir o funcionamento dos sinais e sua consistência.

Tabela 4 - Pinagem da Placa FPGA

То	Direction	Location	I/O Bank	VREF Group	Fitter Location
chaves[0]	Input	PIN_V13	4A	B4A_N0	PIN_F7
chaves[1]	Input	PIN_T13	4A	B4A_N0	PIN_U1
chaves[2]	Input	PIN_T12	4A	B4A_N0	PIN_G2
chaves[3]	Input	PIN_AA15	4A	B4A_N0	PIN_C2
clock	Input	PIN_N16	5B	B5B_N0	PIN_M16
db_chaves[0]	Output	PIN_Y19	4A	B4A_N0	PIN_D3
db_chaves[1]	Output	PIN_AB17	4A	B4A_N0	PIN_W9
db_chaves[2]	Output	PIN_AA10	3B	B3B_N0	PIN_E2
db_chaves[3]	Output	PIN_Y14	4A	B4A_N0	PIN_P17
db_chaves[4]	Output	PIN_V14	4A	B4A_N0	PIN_R6
db_chaves[5]	Output	PIN_AB22	4A	B4A_N0	PIN_Y3

db_chaves[6]	Output	PIN_AB21	4A	B4A_N0	PIN_P6
db_contagem[0]	Output	PIN_U21	4A	B4A_N0	PIN_L2
db_contagem[1]	Output	PIN_V21	4A	B4A_N0	PIN_N2
db_contagem[2]	Output	PIN_W22	4A	B4A_N0	PIN_C1
db_contagem[3]	Output	PIN_W21	4A	B4A_N0	PIN_N1
db_contagem[4]	Output	PIN_Y22	4A	B4A_N0	PIN_P19
db_contagem[5]	Output	PIN_Y21	4A	B4A_N0	PIN_U8
db_contagem[6]	Output	PIN_AA22	4A	B4A_N0	PIN_L1
db_estado[0]	Output	PIN_N9	3B	B3B_N0	PIN_U2
db_estado[1]	Output	PIN_M8	3B	B3B_N0	PIN_G1
db_estado[2]	Output	PIN_T14	4A	B4A_N0	PIN_E10
db_estado[3]	Output	PIN_P14	4A	B4A_N0	PIN_AA1
db_estado[4]	Output	PIN_C1	2A	B2A_N0	PIN_AA2
db_estado[5]	Output	PIN_C2	2A	B2A_N0	PIN_P16
db_estado[6]	Output	PIN_W19	4A	B4A_N0	PIN_N6
db_igual	Output	PIN_AA1	2A	B2A_N0	PIN_P18
db_iniciar	Output	PIN_W2	2A	B2A_N0	PIN_U7
db_memoria[0]	Output	PIN_AA20	4A	B4A_N0	PIN_E7
db_memoria[1]	Output	PIN_AB20	4A	B4A_N0	PIN_E9
db_memoria[2]	Output	PIN_AA19	4A	B4A_N0	PIN_A7
db_memoria[3]	Output	PIN_AA18	4A	B4A_N0	PIN_H6
db_memoria[4]	Output	PIN_AB18	4A	B4A_N0	PIN_D9
db_memoria[5]	Output	PIN_AA17	4A	B4A_N0	PIN_D7
db_memoria[6]	Output	PIN_U22	4A	B4A_N0	PIN_G6
iniciar	Input	PIN_U13	4A	B4A_N0	PIN_R5
pronto	Output	PIN_AA2	2A	B2A_N0	PIN_B6
reset	Input	PIN_B16	7A	B7A_N0	PIN_W2


Figura 4 - RTLViewer



A seguir, consta a *Top Vlew* da placa FPGA, que permite a visão superior da pinagem após a definição da localização de cada sinal.

Figura 5 - Top view da placa FPGA

Top View - Wire Bond Cyclone V - 5CEBA4F23C7



#### 5.2 ESTRATÉGIA DE MONTAGEM

Para o início da montagem, os alunos chegarão na bancada com o "pin planner" já configurado com as entradas e saídas corretamente designadas aos seus respectivos pinos na FPGA. O próximo passo é verificar as conexões na placa DE0-CV, tanto com a fonte de alimentação, quanto com o computador.

Após verificar a conexão de todos os equipamentos, os alunos inicializarão o Intel Quartus Prime no computador da bancada B1 do Laboratório Digital, importarão o projeto via arquivo .qar, compilarão novamente e iniciarão a programação na FPGA.

Serão monitorados os sinais de depuração "db\_contagem", "db\_memoria", "db\_estado" e "db\_chaves" pelos displays de sete segmentos HEX0, HEX1, HEX2 e HEX5, além de outros sinais de depuração de um bit, que serão monitorados por meio dos LEDs da placa.

#### 5.3 ESTRATÉGIA DE DEPURAÇÃO

A depuração do sistema digital sequencial será realizada por meio de diversas etapas que asseguram a verificação das conexões entre os componentes (placa, computador e fonte de alimentação) e a correta operação do circuito. Durante os testes, os sinais de depuração fornecem informações cruciais para a validação do funcionamento do sistema. Os sinais principais a serem monitorados incluem: "db\_contagem", "db\_igual", "db\_estado", "db\_memoria", "db\_chaves", "db\_fimC", entre outros. O processo de depuração envolve as seguintes etapas:

- Verificação do número do contador e o respectivo dado na memória: Durante os testes, será verificada a lógica entre o endereço sendo lido e o valor esperado.
   Caso haja inversão ou erro lógico, o código Verilog será revisado, juntamente com a pinagem definida no "Pin Planner", buscando possíveis erros de inversão de bits ou conexões incorretas.
- Verificação das comparações: A comparação entre as chaves de entrada e os dados armazenados na memória será monitorada. Caso o resultado da comparação seja inesperado, será realizada uma análise sistemática alterando apenas os valores das chaves ou resetando o contador, com foco na identificação de erros lógicos, inversões de bits ou falhas no fluxo de dados.

 Verificação do sinal de fim e de pronto: O sinal "db\_fimC" e "pronto" indicam a conclusão da operação do contador. É esperado que caso o LED não acenda, seja verificado se o contador foi para o início ou se há alguma lógica mal implementada.

Após a detecção de qualquer erro, será feita a correção necessária, seguida pela repetição dos testes, com foco no módulo afetado e nos testes gerais do sistema. Será também utilizado o *Analog Discovery* e, caso seja encontrado algum erro na utilização do software *WaveForms*, os sinais serão cautelosamente depurados para entender se o problema aconteceu devido o uso incorreto, já que será o primeiro contato dos alunos com esse tipo de atividade na bancada.

#### 5.4 Execução Prática do Cenário de Teste 1 – Testes na FPGA do Fluxo de Dados

Testes na FPGA do funcionamento do módulo exp3\_fluxo\_dados, descrito na linguagem Verilog, utilizando a *TestBench* exp3\_fluxo\_dados.tb.

Tabela 5- Descrição e Resultados Práticos do Cenário de Teste 1

#	Operação	Operação Sinais de Controle		Resultado prático ok?
c.i.	Condições iniciais (todas as entradas desativadas)	clock=0, zeraC=0, contaC=0, zeraR=0, registraR=0, chaves=0000	chavesIgualMemoria=0, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0000	
1	registrador (manter outras entradas zeraC=1, zeraR=1, clock ↑		chavesIgualMemoria=0, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0000	
2	Verificar saídas com chaves=0001 (manter outras entradas desativadas)	zeraC=0, contaC=0, zeraR=0, registraR=0, chaves=0001, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0000	
3	Registrar chaves com chaves=0001 (manter outras entradas desativadas)	chaves=0001, registraR=1, clock ↑	chavesIgualMemoria=1, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0001	
4	Verificar saídas com chaves=0001 (manter outras entradas desativadas)	chaves=0001, clock ↑	chavesIgualMemoria=1, fimC=0, db_contagem=0000, db_memoria=0001, db_chaves=0001	
5	Incrementar contador (manter outras entradas desativadas)	contaC=1, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0001, db_memoria=0010,	

			db_chaves=0001	
6	Registrar chaves com chaves=0010 (manter outras entradas desativadas)	chaves=0010, clock ↑	chavesIgualMemoria=1, fimC=0, db_contagem=0001, db_memoria=0010, db_chaves=0010	
7	Verificar saídas com chaves=0010 (manter outras entradas desativadas)	chaves=0010, clock ↑	chavesIgualMemoria=1, fimC=0, db_contagem=0001, db_memoria=0010, db_chaves=0010	
8	Incrementar contador (manter outras entradas desativadas)	contaC=1, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0010, db_memoria=0100, db_chaves=0010	
9	Registrar chaves com chaves=1000 (manter outras entradas desativadas)	chaves=1000, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0010, db_memoria=0100, db_chaves=1000	
10	Verificar saídas com chaves=1000 (manter outras entradas desativadas)	chaves=1000, clock ↑	chavesIgualMemoria=0, fimC=0, db_contagem=0010, db_memoria=0100, db_chaves=1000	
11	Incrementar contador até final da contagem	contaC=1, clock ↑ (13x)	chavesIgualMemoria=0, fimC=1, db_contagem=1111, db_memoria=0100, db_chaves=1000	

# 5.5 Execução Prática do Cenário de Teste 2 - Testes na FPGA do Circuito Completo

Testes na FPGA do funcionamento do módulo circuito\_exp3, descrito na linguagem Verilog, utilizando a *TestBench* circuito\_exp3\_tb.

Tabela 6 – Descrição e Resultados Práticos do Cenário de Teste 2

#	Operação	Sinais de Controle	Resultado Esperado	Resultado prático ok?
c.i.	Condições iniciais	clock=0, reset=0, iniciar=0, chaves=0000	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	
1	Resetar circuito e observar a saída da memória	reset=1, clock↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	
2	Acionar sinal de clock 5 vezes com	reset=0, iniciar=0,	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001,	

	iniciar=0	clock↑ (5x)	db_chaves=0000, db_estado=0000	
		chaves=0100,		
3	Ajustar chaves para 0100, ativar iniciar=1	•	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001,	
	e acionar clock 1x	clock↑	db_chaves=0000, db_estado=0001	
	Mantém chaves em	chaves=0100,	pronto=0, db_igual=0,	
4	0100 e acionar clock	1	db_contagem=0000, db_memoria=0001,	
	1x	clock↑	db_chaves=0100, db_estado=0100	
_	Mantém chaves em	chaves=0100,	pronto=0, db_igual=0,	
5	0100 e acionar clock 1x	iniciar=0,  clock↑	db_contagem=0000, db_memoria=0001, db_chaves=0100, db_estado=0101	
	Mantém chaves em	Clock	pronto=0, db_igual=0,	
6	0100 e acionar clock	chaves=0100,	db_contagem=0000, db_memoria=0001,	
	1x	clock↑	db_chaves=0100, db_estado=0110	
	Mantém chaves em		pronto=0, db_igual=0,	
	Mantém chaves em 0100 e acionar clock	chaves=0100,	db_contagem=0001, db_memoria=0010,	
	3x	clock↑ (3x)	db_chaves=0100, db_estado passa por 4, 5 e 6	
	Mantém chaves em	chaves=0100,	pronto=0, db_igual=1, db_contagem=0010, db_memoria=0100,	
8	0100 e acionar clock	clock↑ (3x)	db_chaves=0100, db_estado passa por 4,	
	3x		5 e 6	
	Mantém chaves em		pronto=0, db_igual=0, db_contagem=(3,	
9	0100 e acionar clock	chaves=0100,	4, 5), db_memoria=(8, 4, 2),	
	9x	clock↑ (9x)	db_chaves=0001, db_estado passa 3x por 4, 5 e 6	
	Ajustar chaves para		pronto=0, db_igual=1, db_contagem=(6,	
10	0001 e acionar clock	chaves=0001,	7), db_memoria=0001, db_chaves=0001,	
	6x	clock↑ (6x)	db_estado passa 2x por 4, 5 e 6	
	Ajustar chaves para	chaves=0010,	pronto=0, db_igual=1, db_contagem=(8,	
11	0010 e acionar clock	clock† (6x)	9), db_memoria=0010, db_chaves=0010,	
	6x		db_estado passa 2x por 4, 5 e 6	
	Ajustar chaves para	chaves=0100,	pronto=0, db_igual=1, db_contagem=(10, 11), db_memoria=0100,	
12	0100 e acionar clock	clock† (6x)	db_chaves=0100, db_estado passa 2x	
	6x	()	por 4, 5 e 6	
	Aiustar abayca nara		pronto=0, db_igual=1, db_contagem=(12,	
13	Ajustar chaves para 1000 e acionar clock	chaves=1000,	13), db_memoria=1000,	
	6x	clock↑ (6x)	db_chaves=1000, db_estado passa 2x	
			por 4, 5 e 6	
	Ajustar chaves para	chaves=0000,	pronto=0, db_igual=0, db_contagem=1110, db_memoria=0001,	
14	0000 e acionar clock	clock↑ (3x)	db_chaves=0000, db_estado passa por 4,	
	3x		5 e 6	
15	Mantém chaves em	chaves=0000,	pronto=1, db_igual=0,	
		-		

	0000 e acionar clock 3x		db_contagem=1111, db_memoria=0101, db_chaves=0000, db_estado passa por 4, 5 e F	
16	Mantém chaves em 0000 e acionar clock	cnaves=0000,	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	

#### 6 Projeto do Desafio da Experiência

#### 6.1 DESCRIÇÃO DO DESAFIO

O desafio consiste em implementar mais dois sinais de depuração "acertou" e "errou" no sistema digital. O sinal "acertou" é ativado ao final da contagem caso o operador da placa acerte todos os dados contidos na memória ao inserir nas chaves o valor correspondente à medida em que se percorre a memória ROM, previamente programada.

Por outro lado, o sinal "errou" é acionado quando o valor inserido nas chaves não corresponde ao valor armazenado na memória para aquela posição específica durante a contagem. Quando esse cenário ocorre, o ciclo de execução do circuito é interrompido, e o sinal "errou" é ativado, alertando o operador sobre o erro no valor inserido.

#### 6.2 Descrição do Projeto Lógico

Para o projeto lógico do desafio a UC foi alterada para controlar o fim do ciclo caso o sinal "errou" precisasse ser ativado e o sinal "acertou" no fim do ciclo.

#### 6.2.1 Alterações do Fluxo de Dados

O Fluxo de Dados não precisou ser alterado, como já foi explicado na descrição.

#### 6.2.2 Alterações da Unidade de Controle

Foram adicionados um sinal de entrada que indicava o resultado da comparação ("s\_resultado"), quanto dois sinais de saída "acertou" e" errou". Para a entrada utilizou-se o sinal "~s\_igual", saída do FD "chaveslgualMemoria", para ser o sinal de condição no acionamento dos sinais desejados. A seguir uma nova foto do diagrama de transição de estados com as modificações feitas na lógica:

Estado inicial

PROXIMO

resultado=0 e
fimC=0

REGISTRA

registraR

COMPARACAO

resultado=1 ou
fimC=1

FIM

pronto

Figura 6 – Diagrama de Estados do Desafio

# 6.2.3 Alterações do Sistema Digital

A pinagem da placa e o RTLViewer foram alterados para a inclusão dos novos sinais.

Tabela 7 – Pinagem na placa FPGA do Desafio

То	Direction	Location	I/O Bank	VREF Group	Fitter Location
acertou	Output	PIN_L2	2A	B2A_N0	PIN_Y19
chaves[0]	Input	PIN_V13	4A	B4A_N0	PIN_Y17
chaves[1]	Input	PIN_T13	4A	B4A_N0	PIN_AB20
chaves[2]	Input	PIN_T12	4A	B4A_N0	PIN_Y15
chaves[3]	Input	PIN_AA15	4A	B4A_N0	PIN_Y16
clock	Input	PIN_N16	5B	B5B_N0	PIN_M16
db_chaves[0]	Output	PIN_Y19	4A	B4A_N0	PIN_V13
db_chaves[1]	Output	PIN_AB17	4A	B4A_N0	PIN_AB17
db_chaves[2]	Output	PIN_AA10	3B	B3B_N0	PIN_Y14
db_chaves[3]	Output	PIN_Y14	4A	B4A_N0	PIN_AB13
db_chaves[4]	Output	PIN_V14	4A	B4A_N0	PIN_AB12
db_chaves[5]	Output	PIN_AB22	4A	B4A_N0	PIN_U13
db_chaves[6]	Output	PIN_AB21	4A	B4A_N0	PIN_T13
db_contagem[0]	Output	PIN_U21	4A	B4A_N0	PIN_T14
db_contagem[1]	Output	PIN_V21	4A	B4A_N0	PIN_AB15
db_contagem[2]	Output	PIN_W22	4A	B4A_N0	PIN_AB18
db_contagem[3]	Output	PIN_W21	4A	B4A_N0	PIN_AA15
db_contagem[4]	Output	PIN_Y22	4A	B4A_N0	PIN_U15
db_contagem[5]	Output	PIN_Y21	4A	B4A_N0	PIN_AA18

db_contagem[6]	Output	PIN_AA22	4A	B4A_N0	PIN_W19
db_estado[0]	Output	PIN_N9	3B	B3B_N0	PIN_AA14
db_estado[1]	Output	PIN_M8	3B	B3B_N0	PIN_AB22
db_estado[2]	Output	PIN_T14	4A	B4A_N0	PIN_AA20
db_estado[3]	Output	PIN_P14	4A	B4A_N0	PIN_V15
db_estado[4]	Output	PIN_C1	2A	B2A_N0	PIN_AA17
db_estado[5]	Output	PIN_C2	2A	B2A_N0	PIN_V14
db_estado[6]	Output	PIN_W19	4A	B4A_N0	PIN_AA19
db_igual	Output	PIN_AA1	2A	B2A_N0	PIN_Y20
db_iniciar	Output	PIN_W2	2A	B2A_N0	PIN_T12
db_memoria[0]	Output	PIN_AA20	4A	B4A_N0	PIN_AA22
db_memoria[1]	Output	PIN_AB20	4A	B4A_N0	PIN_V16
db_memoria[2]	Output	PIN_AA19	4A	B4A_N0	PIN_P14
db_memoria[3]	Output	PIN_AA18	4A	B4A_N0	PIN_Y22
db_memoria[4]	Output	PIN_AB18	4A	B4A_N0	PIN_R14
db_memoria[5]	Output	PIN_AA17	4A	B4A_N0	PIN_W16
db_memoria[6]	Output	PIN_U22	4A	B4A_N0	PIN_W22
errou	Output	PIN_L1	2A	B2A_N0	PIN_W21
iniciar	Input	PIN_U13	4A	B4A_N0	PIN_AA13
pronto	Output	PIN_AA2	2A	B2A_N0	PIN_V20
reset	Input	PIN_B16	7A	B7A_N0	PIN_AB21


A seguir, também consta a RTL View do circuito, importante para conferir o funcionamento do circuito:

exp3\_unidade\_controle:UC acertou hexa7seg:HEX5 fimC iniciar errou pronto reset db\_iniciar db\_igual hexa7seg:HEX2 chaves[3..0] b\_chaves[3..0] db\_contagem[3..0] hexa7seg:HEX0 registraR db\_memoria[3..0] db\_contagem[6..0] zeraR hexa7seg:HEX1

Figura 7 - RTL View do circuito do desafio

Figura 8 - Imagem da visão do topo da placa

Top View - Wire Bond Cyclone V - 5CEBA4F23C7



#### 6.3 VERIFICAÇÃO E VALIDAÇÃO DO DESAFIO

Para os novos testes, serão monitorados atentamente os sinais de "pronto", "acertou" e "errou" para os dois casos de Teste descritos, indicando tanto o caso em que houver acerto de todos os casos, quanto no caso em que houver erro no quarto dado.

Para isso foram feitas duas *TestBenches* com os dois casos a serem descritos nos cenários de Teste. Os (circuito\_exp3\_desafio1\_tb e circuito\_exp3\_desafio2\_tb) foram feitos cada um para focar na observação do comportamento de "acertou" e "errou".

# 6.3.1 Cenário de Teste 1 - Simulação do Desafio no ModelSim - caso 1


Simulação no *Modelsim* do funcionamento do módulo circuito\_exp3\_desafio, descrito na linguagem Verilog, utilizando a *TestBench* circuito\_exp3\_desafio2\_tb.

Tabela 8 – Descrição e Resultados do Cenário de Teste 1 para o Desafio


#	Operação	Sinais de Controle	Resultado Esperado	Resultado simulado ok?
c.i.	Condições iniciais (todas as entradas desativadas)	clock=0, reset=0, iniciar=0, chaves=0000	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000, acertou=0, errou=0	Sim
1	"Resetar" circuito e observar a saída da memória	reset=1, clock ↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	Sim
2	Acionar sinal de clock 5 vezes com iniciar=0	reset=0, iniciar=0, ↑ (5x)	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	Sim
3	Ajustar chaves para 0001, ativar iniciar=1 e acionar clock 1x	chaves=0001, iniciar=1, clock ↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0001, db_estado=0001	Sim
4	Mantém chaves em 0001 e acionar clock 3x	chaves=0001, iniciar=0, clock †(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0000, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	Sim
5	Ajustar chaves em 0010 e acionar clock 3x	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0001, db_memoria=0010, db_chaves=0010, acertou=0, errou=0	Sim
6	Ajustar chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0010, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	Sim
7	Ajustar chaves em 1000 e acionar clock 3x	chaves=1000, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0011, db_memoria=1000, db_chaves=1000, acertou=0, errou=0	Sim
8	Ajustar chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0100, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	Sim

9	Ajustar chaves em 0010 e acionar clock 3x	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0101, db_memoria=0010, db_chaves=0010, acertou=0, errou=0	Sim
10	Ajustar chaves em 0001 e acionar clock 3x	chaves=0001, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0110, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	Sim
11	Mantém chaves em 0001 e acionar clock 3x	chaves=0001, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0111, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	Sim
12	Ajustar chaves em 0010 e acionar clock 3x	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1000, db_memoria=0010, db_chaves=0010, acertou=0, errou=0	Sim
13	Mantém chaves em 0010 e acionar clock 3x	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1001, db_memoria=0010, db_chaves=0010, acertou=0, errou=0	Sim
14	Ajustar chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1010, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	Sim
15	Mantém chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1011, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	Sim
16	Ajustar chaves em 1000 e acionar clock 3x	chaves=1000, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1100, db_memoria=1000, db_chaves=1000, acertou=0, errou=0	Sim
17	Mantém chaves em 1000 e acionar clock 3x	chaves=1000, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1101, db_memoria=1000, db_chaves=1000, acertou=0, errou=0	Sim
18	Ajustar chaves em 0001 e acionar clock 3x	chaves=0001, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1110, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	Sim
19	Ajustar chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e F), pronto=1, db_igual=1, db_contagem=1111, db_memoria=0100, db_chaves=0100, acertou=1, errou=0	Sim


### Testes de 0 a 7




# • Testes de 8 a 12



#### • Testes de 13 a 17



### Teste 18 e finalização




# 6.3.2 Cenário de Teste 2 – Simulação do Desafio no ModelSim - caso 2

Simulação no *Modelsim* do funcionamento do módulo circuito\_exp3\_desafio, descrito na linguagem Verilog, utilizando a *TestBench* circuito\_exp3\_desafio2\_tb.


Tabela 9 – Descrição e Resultados do Cenário de Teste 2 para o Desafio

#	Operação	Sinais de Controle	Resultado Esperado	Resultado simulado ok?
c.i.	Condições iniciais (todas as entradas desativadas)	clock=0, reset=0, iniciar=0, chaves=0000	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000, acertou=0, errou=0	Sim
1	"Resetar" circuito e observar a saída da memória	reset=1, clock ↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	Sim
2	Acionar sinal de clock 5 vezes com iniciar=0	reset=0, iniciar=0, ↑ (5x)	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	Sim
3	Ajustar chaves para 0001, ativar iniciar=1 e acionar clock 1x	chaves=0001, iniciar=1, clock ↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0001, db_estado=0001	Sim
4	Mantém chaves em 0001 e acionar clock 3x	chaves=0001, iniciar=0, clock †(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0000, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	Sim
5	Ajustar chaves em 0010 e acionar clock 3x	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0001, db_memoria=0010, db_chaves=0010, acertou=0, errou=0	Sim
6	Ajustar chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0010, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	Sim
7	Ajustar chaves em 0001 e acionar clock 3x	chaves=0001, clock ↑(3x)	(passa por estados 4, 5 e F), pronto=1, db_igual=0, db_contagem=0011, db_memoria=1000, db_chaves=0001, acertou=0, errou=1	Sim


# • Visão Geral dos Testes



### • Testes de 1 a 5



### Testes 6, 7 e finalização



6.3.3 Execução Prática do Cenário de Teste 1 - Testes na FPGA do Desafio - caso 1

Testes na FPGA do funcionamento do módulo circuito\_exp3\_desafio, descrito na linguagem Verilog, utilizando a *TestBench* circuito\_exp3\_desafio1\_tb.

#	Operação	Sinais de Controle	Resultado Esperado	Resultado prático ok?
c.i.	Condições iniciais (todas as entradas desativadas)	clock=0, reset=0, iniciar=0, chaves=0000	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000, acertou=0, errou=0	
1	"Resetar" circuito e observar a saída da memória	Treset=T clock	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	
2	Acionar sinal de clock 5 vezes com iniciar=0	reset=0, iniciar=0, ↑ (5x)	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	
3	Ajustar chaves para 0001, ativar iniciar=1 e acionar clock 1x		pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0001, db_estado=0001	
4	Mantém chaves em 0001 e acionar clock 3x	chaves=0001, iniciar=0, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0000, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	
5	Ajustar chaves em 0010 e acionar		(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0001,	

	clock 3x		db_memoria=0010, db_chaves=0010, acertou=0, errou=0	
6	Ajustar chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0010, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	
7	Ajustar chaves em 1000 e acionar clock 3x	chaves=1000, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0011, db_memoria=1000, db_chaves=1000, acertou=0, errou=0	
8	Ajustar chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0100, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	
9	Ajustar chaves em 0010 e acionar clock 3x	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0101, db_memoria=0010, db_chaves=0010, acertou=0, errou=0	
10	Ajustar chaves em 0001 e acionar clock 3x	chaves=0001, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0110, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	
	Mantém chaves em 0001 e acionar clock 3x	chaves=0001, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0111, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	
12	Ajustar chaves em 0010 e acionar clock 3x	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1000, db_memoria=0010, db_chaves=0010, acertou=0, errou=0	
13	Mantém chaves em 0010 e acionar clock 3x	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1001, db_memoria=0010, db_chaves=0010, acertou=0, errou=0	
14	Ajustar chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1010, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	
15	Mantém chaves em 0100 e acionar clock 3x	chaves=0100, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1011, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	
16	Ajustar chaves em 1000 e acionar	chaves=1000, clock †(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1100,	

	clock 3x		db_memoria=1000, db_chaves=1000, acertou=0, errou=0	
	Mantém chaves em 1000 e acionar clock 3x		(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1101, db_memoria=1000, db_chaves=1000, acertou=0, errou=0	
18	Ajustar chaves em 0001 e acionar clock 3x	· ·	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=1110, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	
19	Ajustar chaves em 0100 e acionar clock 3x		(passa por estados 4, 5 e F), pronto=1, db_igual=1, db_contagem=1111, db_memoria=0100, db_chaves=0100, acertou=1, errou=0	

# 6.3.4 Execução Prática do Cenário de Teste 2 – Testes na FPGA do Desafio - caso 2

Testes na FPGA do funcionamento do módulo circuito\_exp3\_desafio, descrito na linguagem Verilog, utilizando a *TestBench* circuito\_exp3\_desafio2\_tb.

#	Operação	Sinais de Controle	Resultado Esperado	Resultado prático ok?
c.i.	Condições iniciais (todas as entradas desativadas)	clock=0, reset=0, iniciar=0, chaves=0000	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000, acertou=0, errou=0	
1	"Resetar" circuito e observar a saída da memória	reset=1, clock	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	
2	Acionar sinal de clock 5 vezes com iniciar=0	reset=0, iniciar=0, ↑ (5x)	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0000, db_estado=0000	
3	Ajustar chaves para 0001, ativar iniciar=1 e acionar clock 1x	chaves=0001, iniciar=1, clock ↑	pronto=0, db_igual=0, db_contagem=0000, db_memoria=0001, db_chaves=0001, db_estado=0001	
4	Mantém chaves em 0001 e acionar clock 3x	chaves=0001, iniciar=0, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0000, db_memoria=0001, db_chaves=0001, acertou=0, errou=0	
5	Ajustar chaves em 0010 e acionar	chaves=0010, clock ↑(3x)	(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0001,	

	clock 3x		db_memoria=0010, db_chaves=0010, acertou=0, errou=0	
6	Ajustar chaves em 0100 e acionar clock 3x		(passa por estados 4, 5 e 6), pronto=0, db_igual=1, db_contagem=0010, db_memoria=0100, db_chaves=0100, acertou=0, errou=0	
7	Ajustar chaves em 0001 e acionar clock 3x	chaves=0001,	(passa por estados 4, 5 e F), pronto=1, db_igual=0, db_contagem=0011, db_memoria=1000, db_chaves=0001, acertou=0, errou=1	

#### 7 Conclusões

Até o momento do planejamento, todos os testes cumpriram os objetivos planejados para a experiência. Foram dirigidos dois testes: um primeiro acerca do funcionamento do módulo do fluxo de dados, e o segundo acerca do funcionamento geral do circuito.

Sobre o desafio, foi implementado um sistema que confere se a sequência indicada nas chaves condiz com a sequência indicada na memória, se todos os resultados estiverem corretos, um sinal de "acertou" será levantado, se algum (apenas um, no mínimo) estiver errado, um sinal de "errou" será levantado. Os testes foram realizados e bem sucedidos.

Uma única intercorrência no desenvolvimento do projeto se demonstrou ser a pinagem da placa, na qual alguns sinais não aparecem na tabela gerada pelo *Intel Quartus Prime*. O problema será discutido com os professores durante a implementação da experiência.