

주식회사 실리콘링크에이아이

초고속 인터페이스 반도체 및 디스플레이 구동 반도체 솔루션을 제공하는 기업

OLED 디스플레이용 인터페이스 반도체 개발을 통해 글로벌 디스플레이 기업과의 기술 검증 및 사업화를 추진하고 있으며, 고성능 인터페이스 설계 기술과 확보된 고객 네트워크를 기반으로 AI 데이터 인프라용 초고속 SerDes 시장으로 사업 영역을 확대하고 있습니다.

기업 현황

설립시기	2025.06.12
주소	경기도 성남시 수정구 달래내로46, A동408호
인원 (2026년 8월 기준)	15명

주요 인원 소개

이구원	CEO 인칩스테크놀로지 설립 (주)세경 설립 LG 상사 출신 20년 이상 반도체 제품 전문가
문용	CTO 숭실대학교 부총장 및 교수 역임 서울대학교 전자공학과 박사 LG 반도체 출신 고속 RF/아날로그 IC 설계 전문가

지분 구조

이구원(CEO)	13%
내비온	12%
트러스트35호 펀드	12%

투자유치 이력(백만원)

투자시기	투자자	투자금액
2026	내비온 투자조합	1,200

주요 재무 현황(백만원)

자본금	2,600(26억)
2028 예상매출	57,500
2029 예상매출	118,470
2030 예상매출	165,660



출처: 회사자료, IR 자료

서비스/제품 소개

■ 초고속 인터페이스 SerDes 기반 기술 반도체 개발

- **제품개발:** All-Digital PLL/CDR 기반 고속 SerDes 기술을 적용하여 기존 아날로그 방식 대비 칩 면적을 1/10 이하로 축소하고 전력·공정 대응 한계를 개선함 / 8.1Gbps급 eDP SerDes를 시작으로 T-Con, TED, Driver IC, 차량용 Bi-directional Interface 등으로 제품 포트폴리오 확장 전략 보유
- **시장현황:** 고해상도 OLED 디스플레이, AI 데이터센터 및 미래차의 데이터 처리량 증가로 고속·저전력 인터페이스 수요가 확대되는 추세 / 미세 공정에 적합한 All-Digital SerDes 기술을 기반으로 수입 의존도가 높은 고속 인터페이스 반도체 국산화하고 빠른 속도로 성장하는 글로벌 시장을 공략할 계획임

차량 내 SerDes 인터페이스



차별점

■ 고속 전송성능

- 경쟁사 최고 수준인 16Gbps 대비 17Gbps 전송속도를 목표로 하여 약 6% 향상, 고해상도 디스플레이·AI·전장 시스템의 대용량 데이터 전송 대응 가능

■ 저전력·소형화

- 90mW 이하, 3.5pJ/bit 이하의 저전력 설계와 90mm² 이하 칩 면적을 목표로 하여 경쟁사 대비 전력 효율 및 시스템 소형화 경쟁력 확보

■ 신호 무결성

- 최대 채널 손실 -24dB, BER 10⁻¹² 수준을 목표로 하여 경쟁사 대비 열악한 배선 환경에서도 안정적인 고속 데이터 전송 가능

비즈니스 모델 및 Automotive SerDes GTM 프레임워크

- PoC-기술검증 → Design-in → 양산(SOP)으로 연결되는 구체적 실행방안
- 초기 PoC/NRE 매출에서 양산 칩 매출 전환, IP 라이선싱을 통한 지속 가능한 매출 구조 실현

전략 영역	PHASE 1: 1차년도 (0~12개월) 제품 정의 및 시장 검증	PHASE 2: 2차년도 (13~24개월) Design-in 및 기술 검증	PHASE 3: 3차년도 (25~36개월) Design Win, SOP 준비 및 확장
A. Beachhead Segment Strategy	- 카메라 / ADAS 센서 / 콕핏 디스플레이 링크 중 대역폭, EMI, 신뢰성 페인포인트가 가장 높은 영역 우선 1~2개 Tier-1 beachhead 계정 선정 및 use-case wedge 정의	- 설계 가능한 모듈 경로 축소 (예: 카메라 모듈 또는 도메인 컨트롤러 인터커넥트) - Tier-1 플랫폼 로드맵에 제품 Spec 정합	- 단일 모듈 성공을 멀티 센서/언접 차량 플랫폼으로 확장 - 계정 확장 플레이아웃 구축
B. Customer Engagement Model	- OEMs 직접이 아닌, Tier-1 벤더 우선 타겟팅 - 카메라, 레이더, ADAS ECU, 콕핏 공급망 계정 맵 구축 - 경제적 구매자, 시스템 아키텍트, 검증 오너 식별	- 구조화된 기술 세일즈 실행: 샘플 브리핑, 아키텍트 워크샵, Lab 세션, 조인트 이슈 정의 - PoC 및 평가 슬롯 확보	- 기술 스폰서를 구매 결정자 프로세스로 전환 - Nominated Design-in, 공급 계획, 장기 플랫폼 관계 협의
C. Qualification & Validation Funnel	- 시뮬레이션, 채널 모델, 시스템 벤치마크 기반 신뢰성 확보 - 고객 수용 기준 및 성공 게이트 정의	- PoC 및 평가를 통해 고객 수용 기준-성공 게이트 충족 여부 검증 - Evaluation → Design-in 전환을 위한 기술 검증 및 객관적 성능 증명 확보	- Silicon bring-up → 차량 수준 검증 지원 - 신뢰성 / 온도 / 규격 준수 증명 - SOP readiness pack (PPAP, DFMEA, AEC-Q, safety docs)
D. Commercial Model & Deal Structure	- 가능한 범위 내 정부 지원 PoC / NRE 수익화 - 전략적 공동 개발 조건 설계 - 차별화된 성능 기반 가격 보호	- 엔지니어링 샘플, 평가 키트 기반 최초 상용 제안 구조 - 초기 Access 프로그램 및 ASP corridor 정의 - 패키지 / 테스트 / 보드 / 컴플라이언스 파트너 확보	- 멀티 연도 차량 프로그램 기반 반복 칩 수익 전환 - 파생 수익화: 커스터마이징, Follow-on variants, 선택적 IP 라이선싱
E. Go-to-Market Enablers	- Tier-1 레퍼런스용 콰터널 및 데모 스토리 구축 - 경쟁사 대비 차별점 정리 - ROI 스토리: 대역폭, EMI, 전력, 신뢰성	- 파운드리 / 패키징 / 테스트 / 보드 / 컴플라이언스 파트너 확보 - 애플리케이션 엔지니어링 지원 체계 구축 - 필드 디버그 대응 루프 및 에스컬레이션 경로 마련	- 품질, FAE, 공급 계획 및 Second-source 리스크 관리 - 자동차 문서화(AEC-Q, ISO 26262 대응) - 고객 지원 조직 및 지식 베이스 구축
F. Scale-Up Expansion Logic	- 신뢰성 높은 1개 High-pain wedge use case에서 신뢰 확보 - 반복 가능한 레퍼런스 설계 및 Proof point 생성	- 최초 성공을 인접 Tier-1 계정으로 확장 - 언접 링크 타입 및 모듈 아키텍처로 확장	- Tier-1 설계 성공을 더 넓은 센서 링크, 콕핏, 로보틱스 산업용 버전으로 확장 - 차세대 로드맵 수립 (예: 32Gbps SerDes 플랫폼)




시장성 및 주요 타겟 고객

■ 고속 SerDes 및 차세대 디스플레이 시장 성장

- 글로벌 OLED 디스플레이 시장은 연평균 약 18%, Automotive SerDes 시장은 연평균 약 20.3% 성장 전망
- All-Digital PLL 기반 저전력-소형화 기술을 활용하여 차세대 디스플레이 시스템 반도체 시장으로 확장 추진


■ 주요 타겟 고객

- 1차적으로 OLED 디스플레이 패널·Driver IC·T-Con·전장 반도체 기업을 주요 고객으로 설정
- 이후 완성차 OEM 및 Tier-1 전장업체를 대상으로 Automotive SerDes 공급 확대



마케팅 계획 및 시장 진입 전략

- **초기 시장 진입:** LG디스플레이 등 주요 패넬사를 대상으로 T-Con 샘플 제출 → 고객 평가 → Design-in → 양산을 추진하여 초기 매출 및 공급 레퍼런스를 확보할 계획임
- **제품군 확대:** T-Con 공급을 통해 확보한 고객 신뢰와 네트워크를 활용하여 Driver IC·TED 등 인접 디스플레이 IC로 Cross-selling을 추진하고 고객당 매출을 확대할 계획임
- **단계적 시장 확대:** T-Con 초기 매출 확보 → Driver IC/TED 제품 확대 → Automotive SerDes 진입 → AI·데이터센터용 초고속 SerDes 확장의 단계적 시장 진입 전략을 추진할 계획임



개발 진척도 및 로드맵: 3개년 전체 개발 일정

- **2026년**
 - ASA 1.0 기반 16Gbps급 SerDes 시스템 아키텍처 및 채널 DB 구축
 - AI 기반 DFE Architecture 설계 및 알고리즘 개발, Link Simulation 기반 성능 검증
 - S-Parameter, Insertion Loss, Return Loss 기반 채널 모델링 및 초기 PoC 환경 구축
- **2027년**
 - SerDes Analog/Digital 회로 구현 및 ASIC 통합·검증 완료
 - AI DFE 알고리즘 고도화 및 FPGA 기반 실시간 검증 수행
 - MPW 제작을 위한 RTL-Interface-Gate Level 검증 및 Tape-Out 준비 완료
- **2028년**
 - MPW 제작 및 ASIC 시제품 확보, Silicon Bring-up 수행
 - BER, Jitter, Eye Opening 및 ASA Compliance Test를 통한 실칩 성능 검증 완료
 - 고객사 Demo Board 기반 Automotive SerDes PoC 및 사업화 검증 추진

개발 단계		1차년도 (0~12개월) 기술 기반 확보 및 AI 알고리즘 개발		2차년도 (13~24개월) AI DFE RTL 구현 및 검증시스템 통합		3차년도 (25~36개월) MPW 제작 및 최종 칩 TEST / 사업화	
주요목표		- 채널 특성 분석 및 DB 구축 - AI 기반 DFE 알고리즘 개발 - SerDes 아키텍처 및 기본 설계		- AI DFE RTL 구현 및 SerDes 통합 - FPGA Prototype 검증 - Tape-out 준비		- MPW 제작 및 Silicon 검증 16Gbps Link 성능 검증 - Automotive Compliance 및 사업화	
전체 Flow		1. 요구사항 정의 ASA 1.01 기반 System Spec 정의 Link Budget 2. 채널 모델링/DB 구축 SPDV methodology Parameter 추출 및 Channel DB 구축 3. AI 알고리즘 개발 AI DFE 알고리즘 Tx/DFE/Decision Level Tech/Inference 모델개발 4. SerDes 아키텍처 Tx/Rx 2:8 설계 DPE/ELECT/CTLE AI Interface 설계		5. RTL 구현 Analog/Digital RTL AI Engine RTL DPE/CTLE/DFE 구현 6. 시스템 통합 Full Chip Integration UVM Verification Golden Simulation 7. FPGA 검증 FPGA Prototype Link Training 검증 BER 성능 검증 8. Tape-out 준비 PDK/Sign-off DFT/STA Tape-out 준비		9. MPW 제작 MPW / Tape-out Wafer 제작 10. Package/Board Package 제작 Evaluation Board 제작 Test 환경 구축 11. Silicon 검증 Silicon Bring-up BER/DFE/ICR 검증 16Gbps Link 검증 12. 사업화 ASA Compliance 고객 Demo 양산/사업화	
역할 분담	SiliconLinkAI (주관/상용화)	- 시스템 요구사항 정의 - SerDes 아키텍처 설계 - Channel DB 구축 - Analog 회로 기본 설계		- Analog/Digital RTL 구현 - AI Engine RTL 및 통합 - Full Chip Integration 및 Verification - FPGA Prototype 제작 및 검증		- Physical Design 및 Tape-out - MPW 제작 및 패키징 - Evaluation Board 제작 - Silicon Bring-up 및 성능 검증 - 사업화 및 고객 지원	
	서울대학교 (AI 알고리즘)	- 채널 특성 분석 및 모델링 - AI DFE 알고리즘 개발 - 학습 데이터 생성 - 시뮬레이션 및 성능 분석		- AI 알고리즘 고도화 - AI 모델 경량화/최적화 - FPGA 검증 지원 및 성능 분석 - 실용 데이터 기반 AI 개선		- 실차 적용 데이터 기반 AI 재학습 - 최종 알고리즘 성능 검증 - 논문 / 특허 등 도출	
핵심 마일스톤 일정		- 요구사항 정의 완료 (M1) - Channel DB 구축 완료 (M3) - AI 알고리즘 개발 완료 (M6) - Architecture 개발 완료 (M12)		- RTL 구현 완료 (M16) - Full Chip Integration 완료 (M18) - FPGA 검증 완료 (M21) - Tape-out 준비 완료 (M24)		- MPW Tape-out (M25) - Silicon 확보 (M28) - Silicon Bring-up 완료 (M30) 16Gbps Link 검증 및 사업화 (M36)	