
5주차 결과보고서

전공: 경영학과 학년: 4학년 학번: 20190808 이름: 방지혁


1.

해당 실험의 목적은 드 모르간의 제1, 2 법칙과 Boolean 함수의 동작 및 1 bit 비교기를 Verilog를 사용하여 나타내고, 결과를 이해하는 것입니다. 더욱 자세히 설명하자면 변수에 보수를 취할 때, 논리합과 논리곱 간의 변환 관계를 이해하고, 1 bit 비교기를 verilog의 >, < 연산자가 아니라 xor, xnor gate 및 boolean 함수를 통해 구현하고자 합니다. simulation에서 그치지 않고, 최종적으로 설계를 FPGA 보드에 올려, 동작을 검증하고, 입력 신호에 따른 출력 결과를 부석하고자 합니다.

2.
 우선 첫 번째로 설명할 것은 de-morgan 제 1 법칙 중 a 항목압니다.




다음은 de-morgan 제 1 법칙 중 b 항목압니다.



가장 처음의 simulation output은 (A) 항목의 (A+B)'결과이며, 두 번째 simulation의 output는 (B) 항목의 A'*B'결과입니다. 보다시피 <A>와 의 결과인 Output simulation 은 두 개 다 같습니다. 이를 통해 드모르간의 제 1법칙에 의해 ~(A+B)와 (~A)·(~B)의 결과는 같은 것을 알 수 있습니다.

이를 NOR gate와 비교해보겠습니다. NOR 게이트는 OR 게이트에 NOT을 연결시킨 형태입니다.




A	В	Output	
0	0	1	
0	1	0	
1	0	0	
1	1	0	


endmodule

진리표의 결과도 동일하며, (A)의 (A + B)', (B)의 (A'*B')와 nor 게이트 모두 동일하다는 것을 알 수 있습니다.

다음으로 설명할 것은 de-morgan 제 2 법칙 중 a 항목입니다.




하단의 사진들은 de-morgan 제 2 법칙 중 b 항목입니다.



가장 처음의 simulation output은 (A) 항목의 (A*B)'결과이며, 두 번째 simulation의 output는 (B) 항목의 A'+B'결과입니다. 보다시피 <A>와 의 결과인 Output simulation 은 두 개 다 같습니다. 이를 통해 드모르간의 제 2법칙에 의해 (A*B)'와 A'+B'의 결과는 같은 것을 알 수 있습니다.


이를 NAND gate와 비교해보겠습니다. NAND 게이트는 AND 게이트에 NOT을 연결시킨 형태입니다.



A	В	Output	
0	0	1	
0	1	1	
1	0	1	
1	1	0	

진리표의 결과도 동일하며, (A)의 (A*B)', (B)의 A'+B'와 nand 게이트 모두 동일하다는 것을 알 수 있습니다.

3. boolean 함수 (A'+B')·C'의 결과입니다. (9 page - (A))




A	В	C	Output
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0


`timescale 1ns / 1ps

module booleanOneA(
 input a, b, c,
 output output1
);

assign output1 = (~a|~b)&~c;
endmodule

```
'timescale 1ns / 1ps
module booleanOneA_tb;
reg a, b, c;
wire output1;
booleanOneA u_test(
.b(b),
.c(c),
.output1(output1)
initial begin
 a = 1'b0;
b = 1'b0;
 c = 1'b0;
 always@(a or b or c) begin
 a <= #80 ~a;
 b <= #40 ~b;
 c <= #20 ~c;
  end
  initial begin
  #160
  $finish;
  end
endmodule
```





결과인 Output이 동일한 것으로 보아 (A' + B') · C' = ((A · B) + C)' 임을 알 수 있습니다. 이는 드모르간의 법칙을 통해 확인할 수도 있습니다.

다음은 boolean 함수 (A'·B') + C'의 결과입니다. (11 page - (A))



```
`timescale ins / ips

module booleanTwoA_tb;

reg a, b, c;
wire output3;


booleanTwoA u_test(
.a(a),
.b(b),
.c(c),
.output3(output3)
);

initial begin
    a = 1'b0;
    b = 1'b0;
    c = 1'b0;
    end


always@(a or b or c) begin
    a <= #80 ~a;
    b <= #40 ~b;
    c <= #20 ~c;
    end

initial begin
#160
$finish;
end</pre>
```

다음은 boolean 함수 ((A + B) · C)'의 결과입니다. (11 page - (B))



결과인 Output이 동일한 것으로 보아 (A'·B') + C' = ((A + B)·C)' 임을 알 수 있습니다. 이는 드모르간의 법칙을 통해 확인할 수도 있습니다.



동일 여부 비교는 A XNOR B 연산으로 구현했고, 차이 여부 비교는 A XOR B 연산으로 구현했습니다. A > B연산은 A * B'식으로, A < B 연산은 A'* B로 구현할 수 있습니다. 대소 비교 연산은 입력값이 2개뿐이기 때문입니다. 이렇게 4가지 1bit 비교기를 Boolean 연산을 통해 구현할 수 있었습니다.

5.

실제 simulation 결과는 제가 생각했었던 결과와 동일하게 성공적으로 나왔습니다. 두 가지 논리식의 시뮬레이션과 값의 비교를 했었습니다. 동일한 시뮬레이션 결과가 나왔다는 것을 확인하는 것을 통해 복잡한 논리식을 변환할 때 발생하는 equivalece를 직접 하드웨어적으로 구현해 볼 수 있었습니다. 또한, 1 bit 연산기를 구현하기 위해 비교연산자 뿐만 아니라 단순한 논리 연산을 통한 함수 구현으로 할 수 있다는 것을 깨달았습니다.

6.

비교연산자에 대해 더 조사를 해보았습니다. verilog에서는 다음과 같은 비교연산자들을 지원합니다. > : 크다, < : 작다, >= : 크거나 같다, <= : 작거나 같다, == : 같다, != : 다르다 비교연산자는 결과가 참일 경우 1을, 거짓일 경우 0을 조건문에 활용하거나 1비트 레지스터나 wire에 할당할 수 있습니다.

2 bit 비교기

입력		출력			
X	Y	X=Y	X≠Y	X>Y	X <y< td=""></y<>
X_1X_2	Y_1Y_2	\mathbf{F}_1	F_2	F_3	F ₄
00	00	1	0	0	0
	01	0	1	0	1
	10	0	1	0	1
	11	0	1	0	1
01	00	0	1	1	0
	01	1	0	0	0
	10	0	1	0	1
	11	0	1	0	1
10	00	0	1	1	0
	01	0	1	1	0
	10	1	0	0	0
	11	0	1	0	1
11	00	0	1	1	0
	01	0	1	1	0
	10	0	1	1	0
	11	1	0	0	0

이를 이렇게 논리회로로 구현할 수 있습니다.

