基于 FPGA 的双路 I2C 总线异常分析仪

AMD 自主选题赛道完整设计报告

文档日期：2026 年 10 月 23 日

摘要

本作品面向双传感器系统的通信调试与备用链路验证，解决单条软件日志难以同时说明“主路何时异常、备用路是否应答、数据是否完整读出”的问题。系统采用 AMD Artix-7 XC7A100T，以单一 50MHz 时钟对两条 I2C 总线的四根信号线进行并行采样，每通道 50MSa/s，所有样点和事件共享 20ns 时基。FPGA 内部同时运行双路协议解析、持续低电平监视、事务摘要、跨总线关联规则和 BRAM 写入；MCU 负责真实传感器业务及故障注入，电脑负责校验、显示、归档和回放。

分析仪先确认 A 路指定地址 NACK 或 SCL 持续低，再分别核验 B 路是否在 1ms 内完成目标写地址 ACK，以及随后是否在 2ms 内完成规定的 14 字节读取。262144 点环形缓存保存 5.24288ms 四通道波形；单块 RAM 冻结上传时，协议解析与事件生成继续运行，由有界 FIFO 排队。采用 1M baud UART、04 版分块协议和两级 CRC 校验，将固定故障证据与最新有效 B 波形分别保留。

2026 年 10 月 21 日独立重测取得 100 份完整波形，包含 M1 正常 20 轮、M2 地址 NACK40 轮、M3 持续低 40 轮。100 轮 B 数据及 20 轮 M1 的 A 数据均与同轮 MCU 参考逐字节一致；该测试区间 CRC、帧序、重组、七路 FIFO 丢失及忙时未保存计数均为零。完整波形主机接收批次耗时平均 1.660386s。实现占 19321 个 LUT、7857 个寄存器和 32 个 RAMB36，50MHz 约束下建立余量 4.423ns。报告同时给出版本演进、真实模型协作纠错、可复用 Skill 和复现步骤，并明确单缓存波形空窗、队列容量及测量口径。

关键词：FPGA；双路 I2C；统一时基；故障关联；环形缓存；可追溯验证

1 选题背景与应用价值

1.1 从应答判断走向故障取证

在传感器采集原型中，程序可以通过返回值发现通信失败，却不一定保留失败附近的线路细节。若 A 路异常后立即访问 B 路，仅有“切换成功”提示还不能回答三个问题：故障从哪个线路事件开始计时，B 的目标地址是否真正应答，后续寄存器数据是否完整。将 MCU 软件日志与电脑接收时刻直接相减，也会混入执行、缓存和串口传输延迟。

本作品把实际总线作为观察对象，从同一组原始样点生成事件和波形，以明确的规则连接 A 故障与 B 读取。它适用于实验室传感器接口排查、双设备备用策略验证和 FPGA 协议监测教学。现成开发板与传感器模块组成原型，作品的工程成果集中在 RTL、MCU 激励、传输协议、上位机及验证数据，没有独立定制机械结构。

1.2 设计目标与已有方法的关系

I2C 规范已经定义 START、STOP、地址、ACK 和 NACK 等基本含义；协议译码本身属于已有方法。NXP 官方规范还说明接收端在第 9 个时钟应答，主机结束读取时可以使用 NACK。因此，本作品将创新与应用价值落在跨总线的分级核验和证据管理，而不把普通译码描述为独创。

实际问题	作品提供的对应能力	可核查输出
两条总线的时间难对齐	四路同时取样、共用 64 位源 tick	原始四通道样点及事件时间
地址 ACK 被误作数据有效	1ms 地址应答与 2ms 完整读分别判定	两类独立结果帧
刷新后故障现场被覆盖	固定故障和最新 B 分别引用已归档捕获	捕获编号、元数据和 SHA256
只有最终截图难复核	保存原始流、样点和同轮 MCU 参考	逐轮表与离线回放审计

作品没有进行与商业逻辑分析仪或其他处理器方案的等条件对照，不据此声称全面性能领先。选择 FPGA 的理由是将本项目需要的并行数据通路直接实现为硬件，并让所有判断受同一时钟约束；其他架构能否达到同样目标需要另行实验。

2 平台、版本与设计指标

2.1 实际平台

FPGA 使用升腾 Pro Artix-7 开发板，工程器件为 xc7a100tfgg484-2。被测端为 STM32F103C8、A 路 MPU6050 和 B 路 MPU6500，两条总线相互独立，正常 7 位地址均为 0x68。A、B 的身份寄存器分别实读 0x68 和 0x70；身份值与总线地址含义不同。两路软件 I2C 保留既有 MCU 引脚，模式按键及 OLED 用于选择和观察激励状态。

项目	正式配置或已核查结果	依据
FPGA 系统时钟	50MHz，单一时钟域	E01、E05
数字输入	A-SCL、A-SDA、B-SCL、B-SDA，共 4 路	E01、E02
采样	每拍一组 4 位样点；每通道 50MSa/s，20ns/点	E01
原始缓存	262144 点，4bit/点，逻辑容量 128KiB	E01、E05
完整时间窗	5.24288ms；触发索引 131072	E01、E04
规则阈值	低确认 25000 样点；关联 50000 间隔；完整读 100000 间隔	E01、E02
FPGA UART	1,000,000 baud，8N1，04 协议，只发送	E02
实际工具	Vivado2018.3；MCU 使用 Keil ARMCC5.06 update5	E05、E09

Vivado2018.3 是形成现有映像和实现报告的实际版本。AMD 指南允许使用其他工具版本，但要求说明并保证脚本可复现；本报告据实声明版本，不把现有结果称为 2025.2 或 2026.1 验证结果。环境、源文件校验和及复现执行结果由 E10 登记。

2.2 证据版本分层

正式 FPGA 映像 SHA256 为 ef8cad742ec7c726048eac5982d16090dda800126693f2e9465dc90c64860ec2。2026 年 10 月 21 日的 100 轮属于该硬件配置和当时软件链路。截至 10 月 22 日，电脑端已陆续增加原因显示、导航、译码原始量和接收时钟；最新电脑端通过 27 项单元测试及 GUI、历史流离线回归，不能将这一结果改写为“最新 PC 版本重新完成实体 100 轮”。历史阶段九报告只用于演进和协作案例，最终功能以 E01 至 E07 为准。

3 系统架构与软硬件划分




图 1 系统与 FPGA 并行处理架构

图 1 为依据最终源码绘制的结构示意。MCU 及两块传感器构成被测系统；

FPGA 四个监听口均为输入，不产生 SCL、SDA 或 ACK，也不执行主备切换；电脑处理经过校验的数据与显示交互。

3.1 FPGA 承担的并行工作

四根异步输入先经过两级寄存器同步，再形成同一拍的四位样点。相同样点同时送往环形 RAM、A/B 两个协议解析器和 A/B 两个低电平监视器。每条总线保留自己的解析状态、位计数、地址方向、数据和摘要。A 路等待第 9 位时，B 路仍可识别自身边沿；规则模块和 RAM 写入也不需要等某一条协议处理结束。

这里的“并行”体现为多个时序模块在同一个 50MHz 上升沿更新。它不是对四根线逐次轮询，也不是由上位机收到字节后再决定源事件先后。内部每秒形成 5000 万组 4 位样点，对应 200Mbit/s 原始采样位流；这表示输入到片上数据通路的逻辑速率，不能当作 UART 上传带宽或被测 I2C 速率。

以 400kHz 目标 SCL 为例，一个周期为 2.5μs，50MSa/s 对应约 125 个采样点；旧 10MSa/s 配置约为 25 点。采样时间步长由 100ns 细化为 20ns，有利于分辨地址第 9 位、短间隔和跨总线先后关系。这是由配置计算的分辨率，输入同步及规则流水延迟仍按各自接口定义。

3.2 任务分工依据

层次	主要任务	分工原因
FPGA 实时通路	同步、采样、双路译码、持续低确认、源 tick 关联、缓存	同时观察多路状态并固定判断粒度
MCU 被测端	初始化、14 字节业务读取、NACK/拉低激励、备用读取	提供真实器件应答和可重复场景
FPGA 上传通路	有界事件排队、帧仲裁、RAM 读取、CRC 和 UART	将高速局部取证与低速传输分开
电脑端	帧解析、完整性校验、原始归档、显示、回放和导出	利用主机处理文件和交互，避免实时规则依赖 UI

task_last_top.v 负责板级连接和复位同步释放，analyzer_core.v 连接功能模块。上电自动监测，不依赖电脑下发布防命令。采样、解析和规则只依赖 FPGA 时钟，UI 刷新或 CSV 导出不会改变源 tick。这样安排也使原始波形、事件结果与主机显示可以分别验证。

4 同一时基采样与异常关联

4.1 样点和事件的时间定义

全工程 64 位 sample_tick 每 20ns 加一。解析器在完整第 9 位后发布一拍 valid，并携带造成该事件的源 tick。地址字段可能在下一事件前保持，因此消费端必须同时判断 valid，不能把旧地址反复当成新应答。未观察到 START 的片段不猜测地址；正常读结束时的主机 NACK 与地址 NACK 分别处理。

输入同步会引入延迟，且数字取样存在 20ns 网格。各通道采用一致的同步与取样结构，关联比较在该数字观察时基内成立；20ns 是配置的采样周期，绝对时基没有用外部仪器校准。事件公布拍、UART 帧到达顺序和电脑墙上时钟均不等于源事件发生时刻。

4.2 两级关联规则



图 2 故障确认、地址应答和完整读取的时间关系

图 2 为规则时序示意，阈值属于本作品的应用策略。规则先锁存 A 首次故

障，再依次回答“B 是否及时应答”和“B 是否完整读完”。

阶段	接受条件	结果及边界
A 故障起点	A 的 0x6A 写地址 NACK，或 A-SCL 第 25000 个连续低样点	锁存首次源 tick，重复故障不重启窗口
B 地址应答	B 的 0x68 写地址 ACK，间隔≤50000 ticks	等于 1ms 认可；下一间隔仍未匹配则超时
B 完整读取	从首个 68/W ACK 开始，规定事务结构满足且 STOP 间隔≤100000 ticks	成功、不完整、超时分别记录

完整读取要求：68/W ACK、寄存器指针 3B ACK、重复 START、68/R ACK、14 个数据字节、前 13 字节 ACK、最后字节主机 NACK、STOP。B 读地址 ACK、其他地址 ACK 或地址 NACK 不能替代首个目标写地址 ACK。只看到最后 NACK 也不能认定完整读成功。

持续低按低样点数量确认：首个低样点记为 K，第 25000 个记为 K+24999。名义阈值为 500μs；从首个低样点编号到确认编号的差为 499.98μs，二者是“样点数量”和“样点间隔”的不同口径。40 轮 M3 原始数据均核对到 24999 的编号差。同一连续低区间只报一次，恢复高电平后才重新计数。

4.3 截止点和取证点

规则以事件源 tick 比较，在处理同一批样点的事件后判断超时，避免边界 ACK 因寄存器传递而被抢先判超时。完整读 STOP 也按源编号处理边界。对应精确截止、同拍匹配、重复 A、复位和 64 位编号场景由确定性仿真验证，见 E06。

关联成功或超时提出故障波形请求，原因分别为 5 或 4；没有进行中关联时，正常 B 完整读 STOP 可请求原因 6 波形。故障请求优先，首次接受的原因保持。A 故障只启动等待，随后结果才请求捕获，这样故障前史和 B 行为能进入同一窗口。

trigger_tick 是 RAM 控制器实际接受请求并写入的样点，不冒充源事件 tick。

经事件寄存器传递，典型捕获点比源边界晚 2 个样点。波形索引满足 first_sample_tick + trigger_index = trigger_tick；事件标记用自身源 tick 换算。二者分别保存，才能解释波形和规则之间的固定处理延迟。

5 原始缓存、事件队列与传输协议

5.1 BRAM 环形缓存

滚动阶段每拍写入一组 4 位样点，18 位地址自然绕回。完整窗口严格包含触发前 131072 点，以及触发点和之后共 131072 点；触发沿写入点属于后半段，再写 131071 点后冻结。总逻辑容量为 262144×4bit，即 1048576bit、128KiB；时间窗为 262144×20ns，即 5.24288ms。

读出按首地址加时间偏移访问，不能把物理地址误当成触发索引。同步 BRAM 读有返回延迟，上传状态机等待 read_valid 后使用数据。地址和读使能采用同步控制，数组不逐点复位，复位清有效历史计数。若历史不足，按实际点数输出短窗，并设置标志，不伪造前史。存储结构及控制实现与 AMD UG473 存储资源指南所述同步块 RAM 使用方式相配合；实际资源以 E05 实现报告为准。

5.2 上传期间保留事件可见性

波形只有一块 RAM，后采样、冻结及上传期间不能再保存另一份完整原始波形。期间 A/B 解析、低确认、关联和完整读判断仍运行，事件分别进入七个深 32 条 FIFO：A 摘要、B 摘要、A 故障、B 故障、关联结果、完整读结果、状态配置。FIFO 满时丢新条目并累计计数；满且同拍出队可接纳新条目。

仲裁在完整帧之间切换，事件与波形均获得发送机会；连续事件最多发送两帧后让一块波形前进。状态单独上报七路丢失、峰值以及 RAM 忙时未保存数。队列丢失与波形未保存是两种情况，不能合成“系统无损”一句话。正常约 5 秒一轮的 100 轮计数为零，只支持该测试负载下的结论。

5.3 04 协议与打包效率

内容	设计约定
公共头	AA55、版本 04、类型、32 位帧序、64 位源 tick、capture_id、长度
帧级校验	CRC16-CCITT-FALSE，覆盖版本到负载末尾
波形帧	开始 40、数据块 41、结束 42；完整波形 1024 块
样点打包	一字节容纳两个 4 位样点，低半字节先；奇数末点高半字节为零
完整波形校验	CRC32 按时间顺序解包后的样点字节计算
一致性检查	块偏移连续、无重复/越界、点数一致、CRC32 正确后才公布

262144 点打包成 131072 字节；包含开始、分块开销和结束帧，不含实时记录时共 163952 字节。1M baud、8N1 每字节占 10 位，对应纯线上理论时间 1.63952s；它是协议计算值。实测主机批次差约 1.660s，包含 USB 缓冲与调度，不能称为独立仪器测得的 TX 线时间。

200Mbit/s 内部原始位流与 UART 的 1Mbit/s 线速相差 200 倍；8N1 有效字节能力还需扣除起止位及协议开销。半字节打包减少了冗余，却不能让 UART 连续传送全速四通道原始数据。系统因此采用片上窗口取证加持续事件摘要，而不声称全程原始波形无空窗。字段、CRC 测试向量、会话复位和错误拒收规则见 E02 协议说明。

6 上位机显示与可追溯数据管理

上位机将串口接收、协议解析和归档放在后台线程，UI 每 100ms 读取合并快照。合并的是显示状态，原始串口字节和事件日志仍保留。接收字节队列有容量上限，满时中止并报告，不在漏数据后继续声称完整。新配置建立新会话，捕获编号与会话号组合，防止 FPGA 重新配置后的编号覆盖旧文件。

故障区 pinned 固定一份已保存的故障证据，latest_b 只更新为包含真实完整

B 读取的捕获。两份引用互相独立，最新 B 刷新不重建固定故障坐标轴，用户可缩放查看原故障。新关联结果通过 correlation_id 与波形开始帧关联；没有对应开始帧时，只显示事件结论，不能为忙时结果生成一份不存在的波形。

每份完整捕获保存样点 BIN、元数据 JSON 及 SHA256，CSV 和图像导出不作为原始数据落盘的前提。绘图从完整样点提取所有实际边沿，保留单样点脉冲，避免简单隔点抽取掩盖短事件。A/B 译码面板给出加速度、温度、角速度的有符号 16 位原始量；未统一核查量程和器件换算前，不套用同一物理量公式。

最新 PC 顶部另显示电脑收到异常记录的年月日、毫秒和时区。该时间在串口驱动交付批次、入解析队列前记录，分片帧以收齐的批次为准；后续 B 结果不刷新首次异常时间。回放明确标注来源，旧档没有时钟就不补造。这个时间帮助查找记录，源事件间隔仍由 FPGA tick 计算。最新 PC 验证见 E07；实物双窗口与导出验证见 E03，二者版本分别登记。



图 3 实物测试期间的上位机双窗口

图 3 是 2026 年 10 月 21 日实物测试保存的历史界面，固定故障为捕获#21，最新 B 为#78，用于展示两份证据分别保留的使用方式；它不是第 100 轮截图，也不是 10 月 22 日新增接收时钟后的界面。

7 验证方法与实测结果

7.1 逐层建立验证链

验证采用“确定输入检查 RTL 边界—综合实现—真实器件场景—同轮参考比对—原始流回放”的顺序。8 个 RTL 自检覆盖正式深度地址绕回、逐点读回、1ms 等边界与超界、低确认 N-1/N、队列满及同拍出入、奇数窗、UART 停顿、忙时持续事件和错误读取拒绝。

正式 262144 点整链仿真为缩短运行时间将 UART 参数加速，采样率和深度保持正式值；实际 1M 波特率另由 UART 及串流激励逐位解码检查。仿真时间不作为实物上传耗时。既有整链输出 494768 字节，重组 3 份正式深度波形，帧 CRC、帧序缺失和重组错误为零，详见 E06。

7.2 三类真实场景及反例

场景	实际激励	核对重点	证据
M1 正常	A/B 依次完整读取 14 字节	两路内容、正常 B 原因 6 捕获	E03、E04
M2 地址 NACK	A 故意访问 0x6A，再读 B	A 第 9 位 NACK、B 首写 ACK 与完整 STOP	E03、E04
M3 持续低	A-SCL 持续拉低，确认后读 B	低确认起点、A 低期间 B 独立读取	E03、E04
B 地址缺失	B AD0 置高，0x68 不再应答	关联超时，不误报本轮完整 B 成功	E03




图 4 M1 正常读取的原始样点

图 4 依据实收原始样点绘制。M1 中 A/B 是依次读取，用来核对两个解析通路及同轮参考，不把这一场景说成两路真实重叠。




图 5 M2 地址 NACK 与备用读取

图 5 将 A 受控地址 NACK、B 目标应答和完整读结束放在同一源时间轴。M2 故障确认到 B 首写 ACK 平均 38.041µs；首 ACK 至完整 STOP 平均 409.8475µs，两段分别计时。




图 6 M3 持续低与 B 路读取

图 6 体现 A-SCL 被保持低电平时，B 解析与记录仍独立进行。M3 低确认到 B 首写 ACK 平均 29.7335μs；首 ACK 至 STOP 平均 409.809μs。A 原始连续低区间平均 1000.456μs，不能把“低确认至 ACK”解释为从首个低样点开始的全部耗时。




图 7 B 目标地址缺失反例

3 轮地址缺失反例均在 1000.02μs 发布超时，符合等于 1ms 仍可接受、下一 20ns 间隔才超时的规则；无本轮完整 B 成功。恢复 AD0 低后，M2 三轮和 M1 三轮恢复。该反例表明结果来自目标地址与真实应答条件，而非只按预设延迟生成成功提示。

7.3 独立 100 轮重测




图 8 100 轮测量与实现结果

指标	结果	统计口径
完整捕获	100 份，每份 262144 点	M1 20、M2 40、M3 40
B 数据对照	100 轮均逐字节一致	同轮 MCU 的 14 字节参考
A 数据对照	M1 全部 20 轮一致	M2/M3 的 A 为受控故障
正常区间错误	CRC/帧序/重组均 0	独立重测原始流
队列与抓拍计数	七路 FIFO 丢失及忙时未保存均 0	约 5 秒一轮的规定场景
主机接收耗时	最小 1.658638、平均 1.660386、最大 1.662247s	BEGIN/END 所在接收批次差
原始流审计	数量、点数、样点 SHA256 全部匹配	重新解析原始流对照实收归档

参考比对不是以 FPGA 摘要自证正确：逐轮记录 MCU 模式和轮号，从保存的 SCL/SDA 样点独立解码 14 字节，再比对同轮 MCU 数据。E04 逐轮表给出捕获文件、参考位置、样点摘要和结论，可沿任意一行回到原始证据。

固件目标为 400kHz，地址字节内数字采样观测 A 平均约 401.063kHz、B 约 378.369kHz。报告使用观测值，不把配置目标当作两路精确实测值，也没有据此认证全部 I2C 电气时序。

7.4 失败保留与恢复边界

首次 100 轮尝试在第 8 份上传时因辅助快照文件替换遭遇 WinError 5 退出，前 7 份和未完成流单独保留，没有拼入通过的 100 轮。辅助取证脚本改为冲突计数后重试，使快照发布不再中断原始归档；独立重测期间 1 次冲突未造成波形或字节丢失。修复范围是辅助脚本，正式生产映像未改变。

串口句柄重连、上传中断后重连、同一 bit 的 JTAG 重新配置及上传中重配置均有恢复证据；有意中断产生的拒收不混入正常零错误统计。3 次实际断电重启由操作者确认，但每次仍含重新配置和 MCU 核对/复位步骤，不能称为无调试器的无人干预启动试验。最初完整接线下的 B 初始化失败也保留，因启动映像及电气状态未独立核实，不指定唯一根因。

8 设计演进与性能资源取舍

8.1 从阶段九到最终版



图 9 版本演进和资源取舍

指标	历史阶段九正式版	最终版	可比解释
系统时钟	50MHz	50MHz	同一目标时钟
每通道采样率	10MSa/s	50MSa/s	配置提高 5 倍
缓存深度	32768 点	262144 点	增加 8 倍
完整时间窗	3.2768ms	5.24288ms	增加 1.6 倍
UART 配置	115200	1000000	不是实测上传加速比
LUT	6384	19321	约为旧版 3.03 倍

指标	历史阶段九正式版	最终版	可比解释
寄存器	3828	7857	约为旧版 2.05 倍
RAMB36	4	32	与原始缓存深度扩展相应
WNS	5.641ns	4.423ns	各版 50MHz 实现结果
主要规则	地址级关联	加低确认来源及完整 14 字节核验	功能范围发生变化

以上是有来源的优化前后性能资源表，但属于不同功能版本的设计演进，不是等功能受控实验。旧正式版数据来自修正参数后的构建；旧 6659 LUT 属于成功诊断配置，不能用与 6384 的差值声称同功能优化收益。当前对照也不计算最高工作频率或功耗收益，证据见 E05、E09。

8.2 主要设计判断

提高采样率能缩小数字边沿量化步长，但若点数保持 32768，时间窗会缩短到 0.65536ms，不足以覆盖既定关联需求。因此同步将缓存加深 8 倍，换取 5.24288ms 窗口。32 个 RAMB36 是映射后的实际物理资源，128KiB 是 4 位样点的逻辑存储量，不能混用两种容量口径。

扩大缓存又增加传输量，最终版用双样点半字节打包、256 点分块、1M 整数分频 UART 及帧间公平仲裁改善传输组织。50MHz 除以 50 得到正式 1M 配置，无整数分频误差；其他候选波特率不具备同等上板证据。打包前后在相同样点内容下，原始编码字节从 262144 降为 131072，这是格式容量计算，不是附加硬件基准测量。

功能扩展带来 LUT、寄存器和存储增加，同时保持 50MHz 目标时序通过。最终版 LUT 约占 30.47%、寄存器约 6.20%、RAMB36 约 23.70%；WHS 为 0.036ns，DRC 违规 0。建立余量比旧版减少说明新增路径消耗了部分裕量，不能把采样率

提升直接解读为运算逻辑最高频率提升。单缓存方案保留了结构可理解性和可验证边界，代价是上传阶段原始波形空窗。

9 大模型协作过程与真实纠错

9.1 协作材料与职责

大模型参与源码与日志阅读、接口梳理、验证设计、问题定位和文档整理；操作者确认硬件接线、功能范围并反馈现场现象。协作按“明确对象与版本—提出可核对判断—工具或实测反证—最小修正—回归”推进，结果以实际证据约束。所存 176 条可见用户/助手摘录含时间、消息 ID 和源记录摘要，见 E08；它们保留历史方案，不能直接作为最终版结论。原记录未明确模型具体型号，报告不推测。

9.2 案例一：身份值、总线地址与供电

2026 年 10 月 17 日，操作者在 log_011 指出 MPU6500 的 ID 为 70、MPU6050 为 68，并发现 6500 的地和 3.3V 未接通。模型在 log_012 修正判断：“这和它们的 I²C 地址 0x68/0x69 是两回事”，先核实引脚再进行独立诊断。log_016–017 记录补接后两块设备在两种参数下各 32/32 成功。

该过程促成把器件身份、7 位地址、供电和当前接线分开登记。它证明当时独立寄存器通信恢复，不能证明所有惯性物理量正确或最终整机已通过。报告因此只将这一案例用于说明排查方法，而最终数据一致性引用后来的 100 轮。

9.3 案例二：名为正式版的映像继承诊断参数

操作者在 log_096 要求按既定步骤开始联调。模型先报告空闲及基础场景通过，随后 log_102 发现“正式版”成功时也出现原因 05 波形，与当时正式配置要求冲突。log_103 明确纠正：“旧‘正式版’的综合日志中，顶层和核心的 SAVE_SUCCESS 实际都绑定为 1”。原汇总只检查构建完成，漏掉实际参数。

修正采取两版本显式传参，核对顶层与核心绑定、映像摘要及上板行为。log_105 记录重建后的正式版复测成功时只报结果。这个案例属于历史阶段九；最终版按新需求允许成功取证，不能继续套用旧“成功不抓波”标准。可复用经验

是文件名和构建成功都不能单独证明配置，必须交叉核对参数、产物与行为。

9.4 案例三：编译通过未保证 MCU 位时序

操作者在 log_156 确认可下载测试，模型完成编译和模型检查后进行板上验证。log_163 说明首次读取未通过，周期记录与反汇编发现关键等待循环在优化后未保留；模型据此撤回仅凭源码和编译成功建立的时序预期，修正等待方法并复测。

之后模型曾提出双硬件 I2C，但操作者说明 PB6/PB7 被占用；log_171 回到实际引脚约束，保留 PB13/PB14 并按固定时间基准推进软件时钟。这个过程保留了提议、反证和收敛，体现硬件条件对方案的约束。旧独立 MCU 周期观测不能替代最终 FPGA 原始样点测量，故最终报告采用 A 约 401kHz、B 约 378kHz 的实际观测口径。

10 Skill 提炼、复用方法与边界

技能包将上述经验整理为 fpga-evidence-workflow，重点在事件时间、产物配置及证据结论三个一致性，配套接口模板、提示词工作流和失败案例。另保留 project_tutor 原项目教学快照，含课本和历史阶段索引；它用于说明来源，不将项目路径和固定引脚当成通用参数。入口见技能包说明。

经验来源	提炼方法	已验证效果	使用边界
事件公布晚于发生拍	接口写清 valid、源 tick、公布延迟和波形索引	来源项目逐拍/边界检查可追踪	多时钟域需另设计跨域传递
正式/诊断参数混淆	同时核对脚本参数、实际绑定、SHA256 与行为	旧参数继承问题修正	换工具/IP 缓存需重新检查
等待循环被优化	源码、反汇编、周期记录及线路观测分列	独立 MCU 读取恢复	换主频、编译器或 GPIO 必须重测
ACK 扩大为读取成功	先写验收对象，再选择证据与反例	最终分开两级结果及原始参考比对	清单不能替代真实测试

陌生项目可先复制接口模板，将板卡、时钟、采样率和事件定义换成实际值，再用确定性激励验证延迟和截止点，最后填写证据表。提示词模板要求提供具体文件与结果，让模型指出每个判断的依据及反例；新写模板不充当历史对话。失败清单要求先缩小问题层次，再做最小改动，避免同时改接线、固件和 RTL 导致根因不可区分。

Skill 的有效性由来源工程案例支持，尚无陌生队伍跨板量化验证，不虚报复用收益。它不授权下载、改线或发布；不包含 PYNQ 使用成果，也不申请通用 PYNQ Skill 加分。最终版新增的源 tick、14 字节完整读和证据口径可作为该工作流的应用例，具体参数仍以项目文档为准。

11 从零复现、材料导航与局限

11.1 复现顺序与预期结果

完整工程随英文目录提交包提供。先从根目录 README 进入，核对版本清单与 E10，再按下列顺序操作；构建、下载、接收和证据审计应分别保存日志。

1. 将工程解压或克隆到纯英文路径，核对 source_manifest.json。安装 Vivado2018.3、Keil/ARMCC 及 Python，按锁定依赖创建独立环境；驱动、工具路径和实际 COM 号按本机配置。

2. 执行 sim/run_sim.ps1 -VivadoBin <Vivado 的 bin 目录>，确认 8 个激励的自检标记通过。实际 1M 逐位验证与加速整链分别检查，不能合并耗时口径。

3. 用 build/build_fpga.ps1 -VivadoBin <Vivado 的 bin 目录>从源码和 XDC 重建正式 1M 配置，核对器件、20ns 约束、黑盒/锁存器、时序与 DRC。重建 bit 不保证逐字节与历史 bit 相同，应同时核对输入、配置及功能结果。

4. 用 build/build_mcu.ps1 指定-Uv4Path、-FromElfPath 和-PythonExe，编译 Failover400 目标，核对反汇编中的计时循环，保存 AXF、HEX 与摘要。按当前符号读取参考，禁止沿用其他版本的固定内存地址。

5. 断电核对四条监听支线、共地和 3.3V 逻辑。A-SCL/SDA 对应 MCU PB10/PB11 和 FPGA L13/M13，B 对应 PB13/PB14 和 M16/M15，FPGA TX 为

N17。以实际板卡资料核实连接器方向和供电，不能将不同板卡电源输出互接。

6. 配置 FPGA 后先使 MCU 处于 M0，电脑打开实际串口、1M/8N1，核对 04 配置帧为 20ns、262144 点及三项阈值。再依次运行 M1、M2、M3，检查原因、B 首 ACK、完整 STOP 和原始数据。

7. 用 tools/check_pc.ps1 -PythonExe <Python 解释器>执行电脑端检查。保存完整原始流及同轮 MCU 参考，执行离线回放和逐字节比对。核查 CRC、帧序、重组、7 路 FIFO 和忙计数，检查固定故障在最新 B 更新后仍可回看。

例如在包根目录创建电脑端环境后，可按实际安装位置执行下列入口。命令中的工具路径应替换为本机值；硬件配置与 MCU 下载仍需按根目录操作说明单独执行。

```
python -m venv .venv
& ./.venv/Scripts/python.exe -m pip install -r ./src/pc/requirements-lock.txt
& ./tools/check_pc.ps1 -PythonExe "$PWD/.venv/Scripts/python.exe"
& ./sim/run_sim.ps1 -VivadoBin 'C:/Xilinx/Vivado/2018.3/bin'
& ./build/build_fpga.ps1 -VivadoBin 'C:/Xilinx/Vivado/2018.3/bin'
& ./build/build_mcu.ps1 -Uv4Path 'C:/Keil_v5/UV4/UV4.exe' -FromElfPath 'C:/Keil_v5/ARM/ARMCC/bin/fromelf.exe' -PythonExe "$PWD/.venv/Scripts/python.exe"
```

仅查看历史图表能复核所存数据，不能代替本机重新构建或新硬件测试。新目录实际执行到哪一步、哪些依赖需要人工配置，以 E10 的复现验证记录为准。

2026 年 10 月 23 日，英文提交副本在本机新目录实际完成 8 组 RTL 自检、正式 1M FPGA 综合实现和 bit 生成、MCU 独立编译与反汇编计时循环核对。FPGA 资源仍为 LUT19321、寄存器 7857、RAMB36 32，WNS4.423ns、WHS0.036ns，DRC 错误 0；全部 13 个 RTL/XDC 文件摘要与原正式源码一致。新建 Python3.12 隔离环境按锁定清单安装后，27 项单元、GUI 回调、RTL 流、12 份基础场景及 3 份反例历史流回放和后台归档均通过。MCU 重建 Flash 有效负载与历史正式 HEX 相同。该记录证明本机英文目录复现，未进行新的下载或上板测试；完整结果见 E10。

11.2 证据索引

编号	包内入口	用途
E01	docs/design.md	最终实现、参数、模块和时序定义
E02	docs/protocol_04.md	04 协议、CRC、采样编码及状态字段
E03	data/hardware_20261021/hardware_report.md、hardware_summary.json	实物测试、恢复、反例和统计口径
E04	同目录 rounds_100_measured.csv、continuous_100_rerun/	100 轮、原始流、样点、参考及回放审计
E05	build/reports/final/	正式资源、时序、DRC 和输入记录
E06	sim/results/	RTL 自检和串流验证
E07	data/pc_validation/fault_clock_20261022_150909/	最新 PC 版本验证、27 项测试与离线回归
E08	report/ai_logs/	真实协作摘录及导出清单
E09	build/reports/baseline/	历史正式版资源与演进来源
E10	source_manifest.json、reproduction_validation.json	提交副本来源、一致性及复现状态

完整映射和文件校验由证据索引提供。图 4 至图 7 为真实数字样点重绘；图 1、图 2 和图 9 为依据源码、规则与报告绘制的说明图，不能当作外部仪器实测照片。

11.3 实际局限与扩展方向

本版单 RAM 冻结上传存在原始波形空窗，上传期间持续的是解析、规则和有界事件记录，不能承诺任意事件率下无损。未来可评估双缓存或更高带宽接口，但需重新核算存储、仲裁和数据一致性。1ms 与 2ms 是已定义应用策略，持续低

阈值也可能命中合法的长时钟拉伸，迁移时应按目标系统重新配置和验证。

当前没有模拟电压、上升时间、过冲等测量，数字波形不证明电气合规或唯一故障根因。未执行超过 100 轮的长期测试、其他波特率同等验证、独立 TX 线端计时及物理 USB 数据拔插测试。后续可增加错误读取专用实物激励、更多协议规则和量程核查后的物理量转换，并沿用原始流、参考值和版本清单的证据链。

11.4 参考资料

[1] 全国大学生嵌入式芯片与系统设计竞赛，2026 年 AMD 选题指南，第 3.3 节及第六部分。以项目提供原件为提交要求依据。

[2] NXP Semiconductors. UM10204: I2C-bus specification and user manual, Rev.7.0, 2021-10-01，第 3.1.4 至 3.1.6 节。用于 START/STOP 和 ACK/NACK 含义，不能代替本作品测试。

[3] AMD. 7 Series FPGAs Memory Resources User Guide, UG473, v1.14, 2019-07-03。用于块 RAM 设计参考，实际占用以实现报告为准。

[4] 本项目最终实现、04 协议、2026 年 10 月 21 日实物报告及原始数据，见 E01 至 E06。

[5] 本项目电脑端 2026 年 10 月 22 日验证及历史协作摘录，见 E07 至 E09。官方在线资料核查日期：2026 年 10 月 23 日。