基于 FPGA 的双路 I²C 总线异常分析仪

摘要

在主备冗余的传感器采集系统中，主传感器读取失败后，主控制器改读备用传感器。验证这一切换，需要回答三个问题：主路故障何时被确认，备用传感器是否在规定时限内应答，规定的数据是否完整读回。程序日志只反映最终结果；通用逻辑分析仪能解码两路报文，跨两条总线的时间关系和读取完整性仍要人工逐次判读。

本作品基于 AMD Artix-7 FPGA 设计了双路 I²C 总线异常分析仪。它只接收、不驱动被测总线，四根信号线由 50 MHz 时钟同步采样，两路事件使用同一套 20 ns 样点编号计时。判定分两级：第一级检查主路故障确认后 1 ms 内，备用传感器是否应答目标写地址；第二级检查其后 2 ms 内，是否按规定步骤读完 14 字节。第一级出结果时，片上缓存冻结判定点前后共 5.24 ms 的原始波形，经 1 Mbaud 串口分块上传，由电脑校验、保存，并可离线重新解码。

作品在 STM32 与 MPU6050、MPU6500 组成的真实主备原型上完成测试。2026 年 10 月 21 日的连续 100 轮测试覆盖正常读取、主路地址无应答和主路时钟线持续低三类场景：100 份波形全部完整保存；从样点重新解码的备用数据 100 轮、正常主路数据 20 轮，与 MCU 记录的读数逐字节一致。备用传感器地址改变的 3 轮反例均判为应答超时；仿真中地址已应答、只读回 13 字节的读取，被第二级判为不完整。设计占用 30.47% 的 LUT 和 23.70% 的 Block RAM，50 MHz 下建立时间余量为 4.423 ns。开发中与大模型协作的纠错经验，已提炼为两个可复用的技能包。

关键词： FPGA；I²C；主备切换；两级判定；统一时基；波形取证

第一部分　作品概述

1.1　功能与特性

本作品是基于 AMD Artix-7 FPGA 的双路 I²C 总线异常分析仪，只接收、不驱动被测总线，主要功能如下：

- 同时解析两条总线的起始、地址、数据、应答和停止条件；
- 确认主路的两类故障：地址无应答，时钟线持续低；
- 分两级判定备用读取：1 ms 内是否应答目标地址，其后 2 ms 内是否完整读回 14 字节；
- 第一级出结果时自动保存前后共 5.24 ms 的原始波形，电脑端校验、归档，并可离线复查。

1.2　应用领域

作品面向主备传感器采集系统的开发与验收[1]，用于核对备用响应与完整读取、定位地址和时钟异常，并为接口教学提供可回放的双总线记录。本次验证对象为 STM32 与 MPU6050、MPU6500 组成的主备原型。

1.3　主要技术特点

- **单时钟并行通路。** 四根线经两级同步组成 4 位样点，两路协议解析、低电平计数、规则判定和波形缓存在同一 50 MHz 时钟下并行工作，事件先后由硬件决定，不依赖软件轮询。
- **源样点编号随事件传递。** 64 位编号每 20 ns 加 1，每个事件携带它在总线上发生时的编号，后级寄存器延迟不改变计时依据。
- **硬件检查完整读取结构。** 第二级按 I²C 规范[8]逐项核对写地址、寄存器 0x3B、重复起始、读地址、14 字节及其应答和停止条件。
- **环形缓存触发冻结。** 262144 点片上缓存持续写入，触发后再采集后半段并冻结，读出时按触发点恢复时间顺序。
- **分类队列与校验上传。** 7 个事件队列与波形块共用 1 Mbaud 串口，每帧 CRC16、整份波形 CRC32，电脑端校验通过才保存。

1.4　主要性能指标

表 1-1　主要性能指标（测量口径见 3.3 节）

指标	数值
监听对象	2 路 I²C，4 根线，只接收
采样间隔	20 ns（每通道 50 MSa/s）
两级判定时限	应答 ≤ 1 ms，读完 ≤ 2 ms
自动保存波形	262144 点，5.24 ms
数据一致性（实测）	100/100 轮逐字节一致
资源与时序（实测）	LUT 30.47%，BRAM 23.70%，WNS 4.423 ns

1.5　主要创新点

1. **两路事件同一时间编号。** 四根线由同一时钟每 20 ns 采样，故障与备用应答的间隔由样点编号直接相减得到。

2. **应答与完整读取分两级判定。** 能识别“地址已应答、14 字节未读完”的情况，两级各有计时起点和结论。
3. **判定附带原始波形。** 第一级出结果即冻结前后 5.24 ms 的样点，可离线重新解码，与 MCU 读数逐字节对照。

1.6 设计流程

先明确主备切换的验收条件，再完成 RTL 仿真、综合实现、逐步上板和 100 轮连续测试，最后从保存的原始数据离线复查。现场结果与预期不符时，核对映像参数、编译程序和波形，修正后重新验证（4.3 节）。

第二部分 系统组成及功能说明

2.1 整体介绍

系统由被测 MCU、FPGA 分析仪和电脑组成（图 2-1）。MCU 执行主备读取和故障激励，保存每轮参考数据；FPGA 只接收四根总线信号，完成同步采样、解析、判定和触发保存；电脑负责校验、归档、显示与回放。




图 2-1 系统整体框图

实时采样与跨总线判定在 FPGA 内完成，以统一的样点编号计时；电脑承担存储与交互，USB 缓冲和系统调度不进入总线计时。MCU 作为被测对象，其读数用于独立参考（表 2-1）。

表 2-1 软硬件划分及依据

部分	承担的工作	交给下一环节的数据	划分依据
STM32 与两块传感器	初始化、14 字节读取、主备切换、人为制造故障	总线上真实的 SCL/SDA 信号；内存中的每轮读数记录	被测业务本身，保持原有引脚与时序
FPGA 实时通路	输入同步、两路解析、低电平确认、两级判定	带源样点编号的事件、判定结果、冻结波形请求	需要每 20 ns 连续采样并即时判定
FPGA 存储与传输	波形缓存、触发后继续采集、事件队列、分块校验上传	事件帧与冻结的波形（04 版协议）	高速样点暂存片上，低速接口按需上传
电脑	接收、拼接、校验、保存、显示、导出、回放	可查看的波形、解码数据和复查记录	无实时要求的大容量存储与交互

逻辑分析仪和示波器可解码 I²C 报文并按条件触发[2-4]，专用协议分析仪侧重单总线持续记录[5]，ILA 观察 FPGA 内部信号[6]；已有研究也通过时序、长度和地址行为监测传感器总线异常[7]。本作品在同一时基上关联主路故障与备用读取，检查应答时限和完整读取结构（表 2-2）。

表 2-2 完成本题验证的几种方式

方式	能直接得到的结果	判定“备用读取是否及时、完整”还需要的工作
逻辑分析仪双路采集与软件解码[2]	两路的地址、数据、应答和时间戳	逐次找出故障与备用应答，换算时间差并核对读取步骤；可用 HLA 扩展[3]编写 Python 脚本处理解码帧
示波器协议触发[4]	按地址、读写、应答等条件触发单条报文	跨两条总线的时限条件需逐次读图或导出后处理
专用 I²C 协议分析仪[5]	单条总线非侵入监测，位级定时 20 ns	产品为一组 SCL/SDA 接口，观察两路需两台设备并对齐时间
FPGA 片上逻辑分析仪 ILA[6]	FPGA 内部信号按条件触发捕获	需另行设计总线接入和判定逻辑，ILA 负责观察
本作品	两级判定结论、带源样点编号的事件、判定时冻结的原始波形	判定对象（地址、寄存器、长度）改变时，修改 RTL 并重新验证

2.2 硬件系统介绍

2.2.1 硬件整体介绍

FPGA 平台为升腾 Pro 开发板，器件 XC7A100T-2FGG484，板载 50 MHz 时钟接 W19 管脚。被测端为 STM32F103C8：A 路（主路）连接 MPU6050，B 路（备用）连接 MPU6500，两条总线相互独立，两块传感器的 7 位地址都是 0x68（B 路 AD0 接低）。两块芯片的身份寄存器 0x75 读数分别为 0x68 和 0x70[9-10]，MCU 初始化时据此确认接入的芯片型号。连接关系见图 2-2 和表 2-3。




图 2-2 硬件连接示意

表 2-3 监听与通信连接

信号	MCU 引脚与外设	FPGA 管脚
A-SCL / A-SDA	PB10 / PB11，MPU6050	L13 / M13
B-SCL / B-SDA	PB13 / PB14，MPU6500	M16 / M15
FPGA 串口发送	至电脑 USB 串口（1 Mbaud）	N17

信号	MCU 引脚与外设	FPGA 管脚
MCU 结果串口	PA9（115200 baud，可选接电脑）	—
系统时钟	—	W19，50 MHz

四根监听线都接 FPGA 的输入管脚，电平标准 LVCMOS33，与被测系统共地。FPGA 不向被测总线输出任何信号，总线的高电平仍由被测系统原有的上拉提供。

2.2.2 机械设计介绍

本作品由 FPGA 开发板、STM32 板和两块传感器模块经导线连接组成，未设计专用机械结构。实物布置见 3.1 节。

2.2.3 电路各模块介绍

FPGA 内部的模块连接见图 2-3，图中标出了各模块之间传递的关键信号。顶层 `task_last_top` 只做管脚连接，功能集中在 `analyzer_core` 中。下面按数据流向逐个说明。

（1）输入同步与样点编号（i2c_input_sync）。四根总线信号各经两级同步，组成 4 位样点，位序为 A-SCL、A-SDA、B-SCL、B-SDA。50 MHz 计数器为每个样点编号，两个事件的编号差乘以 20 ns 即为时间差。




图 2-3 FPGA 内部模块与关键信号

（2）协议解析与读取摘要（i2c_monitor、transaction_summary）。两路解析器独立识别起始、地址、数据、应答与停止，输出携带 event_sample_id 的单周期事件。读取摘要按固定条件产生 full_read：0x68 写地址应答、寄存器 0x3B、重复起始、0x68 读地址、14 字节、前 13 字节 ACK、末字节 NACK 及 STOP。后级寄存器延迟不改变事件编号。

（3）故障确认（i2c_monitor、line_low_watch）。 地址场景中，A 路对写地址 0x6A 不应答，即确认故障。持续低场景中，`line_low_watch` 对 A-SCL 的连续低样点计数，到第 25000 个时确认故障：若低电平的第一个样点编号为 K，确认样点为 K+24999，两者相距 499.98 μs。确认后，这次故障的编号作为计时起点；其后的重复故障只计数，起点保持不变。

（4）两级判定（failover_rules）。 判定的时间关系见图 2-4 和表 2-4。

第一级以 A 路故障确认为起点，只接受 B 路写地址 0x68 的 ACK，判断其是否在 1 ms 内到达；超时后不启动第二级。第二级从该 ACK 计时，要求规定的完整读取在 2 ms 内以 STOP 结束，输出完整、步骤不符或超时。计时定义见表 2-4。




图 2-4 两级判定的时间关系

表 2-4 两级判定的计时定义

判定	计时起点	终点或条件	时限	结论
持续低确认	低电平的第一个样点	连续第 25000 个低样点	约 500 µs	故障确认
第一级：地址应答	A 路故障确认的样点	B 路写地址 0x68 的应答	≤ 50000 个样点（1 ms）	及时 / 超时
第二级：完整读取	上述 B 路写地址应答	步骤齐全的读取结束时的停止条件	≤ 100000 个样点（2 ms）	完整 / 步骤不符 / 超时

在同一个样点上，规则模块先处理到达的事件，再检查是否超时，所以正好落在截止点上的应答判为及时。三项时限是 RTL 参数（`LOW_LIMIT`、`WINDOW_TICKS`、`READ_TICKS`）。第二级检查读取步骤，字节内容在实验阶段另行与 MCU 读数比较（3.3 节）。

（5）波形缓存（capture_ring）。32 个 Block RAM 保存 262144 个 4 位样点，容量 128 KiB。缓存连续循环写入，接受请求后保留触发前 131072 点，并继续采集含触发点在内的 131072 点，再冻结为 5.24288 ms 波形。第一级结果触发故障波形保存；无故障待判时可保存正常 B 路读取，故障请求优先。first_tick 与 trigger_index 之和为 trigger_tick，用于恢复源时间。

（6）事件队列与传输（record_fifo、wave_stream、frame_tx、uart_tx）。7 个深度为 32 的 FIFO 分别保存两路读取摘要、两路故障、两级判定结果和状态。发送端每发至多两帧事件便穿插一块波形，队列溢出和忙时未保存均累计计数。上传期间继续解析与判定，完整波形冻结和上传完成前不接受下一次波形保存。

串口采用 1 Mbaud、8N1。事件与波形分块共用 22 字节帧头，携带帧序号、源样点编号和波形编号，并用 CRC16 校验；整份波形另用 CRC32 校验。每字节存两个 4 位样点，一份完整波形共 163952 字节，理论上传时间为 1.63952 s。帧类型及逐字节定义见提交包 docs/protocol_04.md。

2.3 软件系统介绍

2.3.1 软件整体介绍

软件由 MCU 测试固件和电脑端程序组成（图 2-5）。MCU 执行测试激励，将每轮结果写入 LastReport，并可从 PA9 输出带校验的文本；电脑端接收 FPGA 记录，完成校验、归档、显示与回放。实测参考数据的取得方式见下文。




图 2-5 软件组成与数据去向

两类参考数据的取得路径相互独立：FPGA 波形来自总线上的原始样点，MCU 读数来自 MCU 内存。2026 年 10 月 21 日的测试中，测试脚本在每轮读取结束后的空闲点，经 Keil 调试接口连续两次读取 112 字节的 `LastReport`，内容一致才保存，同时记录读取前后 CPU 的运行状态；保存的记录含内存原文，按轮号与 FPGA 波形配对。

2.3.2 软件各模块介绍

MCU 固件。PB10/PB11 与 PB13/PB14 两组 GPIO 实现软件 I²C，按固定时间基准翻转时钟。PB12 选择 M0～M3：空闲、正常读取、A 路地址无应答和 A-SCL 持续低；非空闲模式每 5 s 一轮。地址字节内 SCL 平均频率为 A 路 401.063 kHz、B 路 378.369 kHz，流程见图 2-6。




图 2-6 MCU 固件流程

电脑端程序。数据依次经过接收、帧解析、波形拼装与保存显示（图 2-7）。解析器以帧头和 CRC16 重新同步；拼装器检查开始帧、块偏移、点数和 CRC32，不完整或校验失败的波形整份丢弃且不补零。保存时由原始样点重新解码，输出 BIN、JSON 和 SHA-256；界面每 100 ms 更新快照。

表 2-5　软件主要函数的输入与输出

所在部分	函数	关键输入	关键输出
MCU	`main`	按键 PB12、5 s 定时	调用 `App_RunOnce(Mode)`
MCU	`Failover_Run`	模式 `Mode`	`LastReport`：轮号、故障类型、故障时刻、A/B 读取状态与 14 字节、备用应答与读完耗时
MCU	`Backup`	故障时刻 `FaultCycle`	B 路读数、`BackupAckUs`、是否 ≤1000 μs、`BackupSuccess`
MCU	`Sensors_Read`	总线号	从 0x3B 起的 14 字节、事务状态
MCU	`ReportUart_Send`	`LastReport`	PA9 文本行，带异或校验
电脑	`Receiver._read`	串口字节	（字节块，接收时间）入队
电脑	`Parser.feed`	字节块	完整帧列表；CRC 错误、帧序缺失计数
电脑	`Assembler.accept`	波形开始、块、结束帧	校验通过的完整波形
电脑	`Session._save`	完整波形、事件记录	BIN、JSON、SHA-256；固定故障与最新 B 路引用
电脑	`Application.poll`	快照（每 100 ms）	界面刷新




图 2-7　电脑端处理流程

第三部分　完成情况及性能参数

3.1　整体介绍

作品已完成由 FPGA 开发板、STM32 被测板、两块惯性传感器和电脑组成的实物系统（图 3-1）。正式 FPGA 映像使用 1 Mbaud 串口，SHA-256 为 ef8cad742ec7c726048eac5982d16090dda800126693f2e9465dc90c64860ec2，与测试记录和提交包中的映像一致。总线测试结果全部来自 2026 年 10 月 21 日的上板记录。




图 3-1　系统实物（正面）




图 3-2 系统实物（45°斜拍）

3.2　工程成果

3.2.1　机械成果

本作品没有专用机械结构，板卡与传感器的布置见图 3-1。

3.2.2　电路成果

FPGA 与被测系统的接线见图 3-3。最终实现的资源与时序见表 3-1：主要开销在 Block RAM，波形缓存需要 262144 × 4 bit = 1 Mbit，占用 32 个；逻辑资源主要用于两路解析、判定规则、7 个事件队列和分块传输。设计未使用 DSP，50 MHz 约束下建立时间余量为 4.423 ns，片上约七成 LUT 可供扩展[12]。




图 3-3　监听线与传感器接线

表 3-1　最终实现的资源与时序（Vivado 2018.3 实现报告）

资源或指标	使用量	可用量	占比
Slice LUT	19321	63400	30.47%
Slice 寄存器	7857	126800	6.20%
Block RAM Tile	32	135	23.70%
DSP	0	240	0%

资源或指标	使用量	可用量	占比
建立 / 保持时间余量	WNS 4.423 ns / WHS 0.036 ns	—	无失败路径
设计规则检查（DRC）	违规 0	—	—

工具版本。指南推荐 Vivado 2026.1 或 2025.2[13]；本作品沿用开发初期已验证的 Vivado 2018.3，以保持正式构建与 10 月 21 日实测可比。MCU 采用 ARMCC 5.06 update 5。提交脚本已在 2018.3 的纯英文目录从零重建，FPGA 时序、DRC 及 MCU 固件与正式版一致；新版工具迁移尚待验证。

3.2.3 软件成果

电脑端界面见图 3-4。①显示累计接收量和完整性错误计数，错误计数均为 0；②固定显示首次故障波形；③显示最近一次正常 B 路完整读取；④列出捕获与判定记录，关联应答耗时、完整读取结果和 14 字节数据。界面按电平跳变绘图，保留仅持续 20 ns 的变化；程序通过 27 项单元测试。



图 3-4 电脑端界面（2026 年 10 月 21 日）

3.3 特性成果

3.3.1 验证方法与场景

验证分四层：仿真检查边界条件，工具报告检查实现质量，上板测试检查真实行为，离线复查检查从原始字节到统计结论的每一步（表 3-2）。实测场景中，数据正确性用两条独立来源比较（图 3-5）：一条是 FPGA 保存的原始样点，由电脑重新解码出字节；另一条是 MCU 内存中同一轮的读数，经调试接口读出。两者按 MCU 轮号与波形编号配对后逐字节比较。




图 3-5 同轮参考数据的取得与比对

表 3-2 验证场景与结果汇总

场景	激励方式	预期判定	实际结果	轮数	层次
M1 正常读取	A、B 两路正常读取 14 字节	保存正常的 B 路完整读取	两路数据与参考值逐字节一致	20	实测
M2 地址无应答	A 路访问写地址 0x6A	应答及时，完整读取成立	全部通过，最慢 40.98 µs	40	实测
M3 时钟持续低	A-SCL 拉低约 1 ms	应答及时，完整读取成立	全部通过，最慢 32.66 µs	40	实测
备用地址改变	B 路 AD0 接高，0x68 不再应答	应答超时，不进入第二级	每次都在 1000.02 µs 报超时	3	实测
地址恢复	AD0 恢复接低	恢复完整读取	M2、M1 各 3 轮恢复	6	实测
链路恢复	串口重连、上传中断后重连、重新配置 FPGA、上传中重新配置	丢弃不完整波形，随后恢复	4 类均通过	4 类	实测
读取步骤异常	错误寄存器、13 字节、读地址不应答、中途不应答、缺少停止条件	第一级通过，第二级不判为完整	5 种激励全部按预期	—	仿真
原始数据复查	重新解析 10 月 21 日的全部原始字节	与保存的波形和逐轮摘要一致	100 份波形拼接一致，数据逐字节一致	100	离线复算

8 组 RTL 自检均通过，覆盖缓存回绕、判定边界、UART 发送、队列压力、忙时保存和错误读取，日志见提交包 sim/results/。整链路仿真为缩短运行时间提高了串口速率；正式 1 Mbaud 由另两组串口和数据流测试逐位核对。

3.3.2 正常读取

M1 模式下，MCU 依次正常读取 A、B 两路，用来检查两个解析通路。20 轮 M1 都保存了完整波形，从样点重新解码的两路数据与对应的 MCU 读数逐字节一致。

3.3.3 地址无应答后的备用读取




图 3-6 地址无应答后的备用读取（第 21 份波形，由保存的原始样点绘制）

图 3-6 取自 100 轮测试中的第 21 份波形（MCU 第 60 轮）。A 路访问写地址 0x6A，第 9 位 SDA 为高，即无人应答，规则在此确认故障。40.98 µs 后，B 路对写地址 0x68 作出应答，第一级成立；再过 411.30 µs，主机对末字节不应答并发出停止条件，第二级成立。两段时间分别占 1 ms 和 2 ms 时限的 4.1% 和 20.6%。

图中 (b)(c)(d) 三个放大窗口上方的数字，是程序在每个 SCL 上升沿读到的 SDA 值，第 9 位用色块标出。这份样点的解码结果与 MCU 第 60 轮的读数见表 3-3，14 个字节完全相同。

表 3-3 第 21 份波形的备用读取数据对照

字节序号	由保存的样点解码（十六进制）	MCU 同一轮读数（十六进制）
0–6	FC A9 01 3E 40 A1 09	FC A9 01 3E 40 A1 09
7–13	37 00 B4 01 A3 FF 28	37 00 B4 01 A3 FF 28

3.3.4 时钟持续低期间的备用读取

图 3-7 取自第 61 份波形（MCU 第 102 轮）。A-SCL 持续为低，到第 25000 个低样点时规则确认故障，与低电平开始相距 499.98 µs。B 路在故障确认后 32.66 µs 应答，再经 409.80 µs 完成读取；A 路被拉低期间，B 路通信和解析照常进行。40 轮 M3 的确认样点与低电平第一个样点的编号差都是 24999，与“第 25000 个低样点确认”的设计一致。




图 3-7 时钟持续低期间的备用读取（第 61 份波形，由保存的原始样点绘制）

3.3.5 备用地址改变

本组反例检验规则只接受目标地址的应答。将 B 路传感器的 AD0 引脚接高，其地址变为 0x69。每轮开始时 MCU 仍按 0x68 预备 B 路，第 9 位为不应答；预备失败后，MCU 在 A 路故障确认后不再访问 B 路，B 路在 1 ms 窗口内没有任何通信（图 3-8）。3 轮测试中，分析仪均在故障确认后 1000.02 µs，即 1 ms 截止后的下一个样点，给出“地址应答超时”。AD0 恢复接低后，M2、M1 各 3 轮恢复完整读取。




图 3-8 备用地址改变时的超时判定（由保存的原始样点绘制）

3.3.6 两级判定各自识别的情况

仿真示意图 3-9 比较正常 14 字节读取与 13 字节读取：两者地址均及时应答，第二级根据完整事务结构给出不同结论。目标地址无应答时，第一级超时，第二级不启动。



图 3-9 正常读取与 13 字节读取的两级判定对照（按仿真激励绘制的示意）

tb_bad_reads 对每种异常读取都检查两点：第一级结论为及时，第二级结论不为完整；最终日志为 `PASS ALL tb_bad_reads rejected=4 read_timeout=1`，即四种步骤异常被拒绝，缺少停止条件的一种判为超时。13 字节读取在停止条件到来时 `full_read` 不成立，按 RTL 判为“步骤不符”。

3.3.7 连续 100 轮测试

连续测试约每 5 s 一轮，依次为 20 轮 M1、40 轮 M2、40 轮 M3。原始串口数据、样点、波形说明文件和 MCU 每轮的读数分别保存。逐轮结果见图 3-10，汇总见表 3-4 和表 3-5。




图 3-10 100 轮连续测试的逐轮时间

表 3-4 连续测试的数据与传输结果

项目	结果	统计范围
完整波形	100/100 份	每份 262144 个样点
B 路数据逐字节对照	100/100 轮一致	全部三类场景
A 路数据逐字节对照	20/20 轮一致	正常的 M1 场景
帧 CRC 错误、帧序缺失、波形拼接错误	均为 0	本次连续运行
7 个 FIFO 的丢失数、忙时未保存数	均为 0	约每 5 s 一轮的测试负载
从判定到缓存接受保存请求	均为 2 个样点（40 ns）	80 份故障波形

表 3-5 两类故障下的总线时间（由 FPGA 样点编号换算）

测量对象	轮数	最小值/μs	平均值/μs	最大值/μs	时限/μs
M2：故障确认 →B 路写地址应答	40	37.96	38.04	40.98	≤ 1000
M3：持续低确认 →B 路写地址应答	40	29.64	29.73	32.66	≤ 1000
M2：B 路写地址应答 → 读取结束	40	409.80	409.85	411.30	≤ 2000
M3：B 路写地址应答 → 读取结束	40	409.80	409.81	409.82	≤ 2000

表 3-5 是分析仪测得的被测原型表现。每类故障的第一轮应答略慢（40.98 μs 和 32.66 μs），其余各轮集中在 37.96～37.98 μs 和 29.64～29.66 μs，被测的切换逻辑在重复运行中表现稳定。电脑接收一份完整波形用时 1.658638～1.662247 s，平均 1.660386 s；计时从收到开始帧到收到结束帧，包含 USB 缓冲和系统调度，与 1.63952 s 的理论值相符。

10 月 28 日，对保存的原始数据做了一次独立的离线复算：重新解析 16496704 字节的原始串口数据，拼出的 100 份波形与保存的样点和逐轮摘要完全一致，重新解码的数据也与每轮参考值一致。从原始字节到表 3-4、表 3-5 的统计结论，可以重复得到相同结果。

3.4 优化过程与前后对比

开发从单路、10 MSa/s 的早期版本演进到双路、50 MSa/s 版本。表 3-6 汇总关键改动、性能收益与资源代价。

表 3-6 优化前后的性能与资源对比

改动	优化前	优化后	收益与资源代价	依据
完整读取检查	仅按目标写地址应答判成功	核对 14 字节与完整事务结构；识别步骤异常和缺少 STOP	新增逻辑计入整体 LUT 增长，未单列统计	早期按规则推导；最终正常读取有实测，5 种异常为仿真
采样与缓存	10 MSa/s；32768 点；3.2768 ms	50 MSa/s；262144 点；5.24288 ms	50 MSa/s 下原缓存仅 0.655 ms；扩容覆盖 1 ms+2 ms 窗口；BRAM 4→32	窗口计算；资源实现报告
样点打包	每点 1 字节；295024 字节/波形	每字节两点；163952 字节/波形	上传字节减少 44.4%；不占额外 BRAM	计算值
串口速率	115200 baud；理论 14.23 s/份	1 Mbaud；理论 1.64 s，实测均值 1.660386 s/份	理论耗时减少 88.5%；分频系数改变，资源基本不变	理论与实测分列
版本总体资源与时序	LUT 6384；寄存器 3828；BRAM 4；WNS 5.641 ns	LUT 19321；寄存器 7857；BRAM 32；WNS 4.423 ns	50 MHz 约束下的整体版本对照	实现报告

早期判定结果按仅检查目标地址应答的规则推导；最终正常读取来自实测，5 种读取异常来自仿真。缓存与上传时间按配置计算，资源和时序取实现报告。

3.5 复现说明

以下步骤从零开始完成环境部署、构建、上板运行和结果比对。命令在提交包根目录的 PowerShell 中执行，工具路径按本机安装位置替换。

1. **硬件搭建（操作者）。** 按表 2-3 和图 2-2 接线：两块传感器分别接 MCU 的 PB10/PB11 和 PB13/PB14，B 路 AD0 接低；四根监听线接 FPGA 的 L13、M13、M16、M15，FPGA 与被测系统共地；FPGA 串口 N17 经 USB 串口接电脑。
2. **环境部署。** 安装 Vivado 2018.3、Keil MDK（ARMCC 5.06 update 5）和 Python 3；建立虚拟环境并按锁定的依赖文件安装；运行电脑端单元检查，预期 27 项全部通过。
3. **构建与仿真。** 运行 8 组 RTL 仿真，预期每组日志出现自检通过标记；再运行完整的电脑端回归。重建 FPGA，核对器件、50 MHz 约束、资源、时序和 DRC 与表 3-1 一致；重建 MCU，预期 0 错误、0 警告，并核对反汇编中保留了计时循环。提交包的 `checksums.sha256` 可用于核对文件完整性。
4. **下载与运行（操作者）。** 先下载 FPGA 映像和 MCU 固件，两者位于提交包的 board/firmware 目录：映像为 `task_last_1000000.bit`（SHA-256 以 ef8cad74 开头），固件为 `mcu4_400.hex`。启动电脑端程序，以 1 Mbaud、8N1 连接，核对上电配置帧中的 20 ns 步长、262144 个样点和三项时限（25000、50000、100000 个样点）。按 PB12 依次切换到 M1、M2、M3，每 5 s 一轮，检查界面上的故障确认、B 路应答和完整读取结果。
5. **结果比对。** 每轮结束后，在 Keil 调试会话中读取 `LastReport` 的 B 路 14 字节，或用 USB 串口接收 PA9 输出的结果行；与该轮波形 JSON 中由样点解码出的 B 路数据逐字节比较，预期一致。历史 100 轮的逐轮结果见 `data/rounds_100.csv`。

```
python -m venv .venv
./.venv/Scripts/python.exe -m pip install -r ./src/pc/requirements-lock.txt
./tools/check_pc.ps1 -PythonExe "$PWD/.venv/Scripts/python.exe" -UnitOnly
./sim/run_sim.ps1 -VivadoBin 'C:/Xilinx/Vivado/2018.3/bin'
./tools/check_pc.ps1 -PythonExe "$PWD/.venv/Scripts/python.exe"
./build/build_fpga.ps1 -VivadoBin 'C:/Xilinx/Vivado/2018.3/bin'
./build/build_mcu.ps1           -Uv4Path           'C:/Keil_v5/UV4/UV4.exe'           -FromElfPath
'C:/Keil_v5/ARM/ARMCC/bin/fromelf.exe' -PythonExe "$PWD/.venv/Scripts/python.exe"
./tools/run_pc.ps1 -PythonExe "$PWD/.venv/Scripts/python.exe"
```

配置帧不符时，回到映像与参数核对；总线读取失败时，先用单个传感器读取，再逐根接回监听线，找出问题所在的环节。报告中各项结论与提交材料的对应关系见表 3-7，其中 H 代表完整记录中的 `data/hardware_20261021_164502/` 目录。

表 3-7 结论与证据索引

结论	位置
采样、时间编号、判定规则、缓存与接口的实现	提交包 `src/vivado_prj/rtl/`、`docs/design.md`、`docs/protocol_04.md`
8 组仿真自检	提交包 `sim/results/`、`src/vivado_prj/sim/`
资源、时序与 DRC	提交包 `build/reports/`
场景、反例、恢复与性能统计	提交包 `data/test_summary.csv`、`data/performance_summary.csv`
100 轮逐轮结果	提交包 `data/rounds_100.csv`；原始记录 continuous_100_rerun/
每轮 MCU 参考记录（调试接口读出的内存原文）	原始记录 mcu_live_172639/reports.jsonl
图 3-6、图 3-7 与表 3-3 的样点	原始记录 continuous_100_rerun/ 中第 21、61 份波形（样点 SHA-256 以 280ed85d、db3f6048 开头）
版本演进与资源对比	提交包 `data/version_comparison.csv`
协作原文与技能包	提交包 `report/ai_conversations.md`、`report/ai_collaboration.md`、`skill/`

第四部分 总结

4.1 可扩展之处

双缓存与更快的接口。 当前只有一块缓存，冻结和上传期间不能保存第二份完整波形。片上约 76% 的 Block RAM 未用，可改为两块缓存轮流使用，或换用更快的上传接口。

判定对象参数化。 把目标地址、寄存器和读取长度改为参数并由电脑端下发，同一映像即可适配其他主备系统；统一时间编号与两级判定的方法也可用于 SPI 等总线。

更多实物反例与电气测量。 为读取步骤异常编写专门的 MCU 激励程序，在实物上逐类验证；增加模拟通道测量电压和边沿，并用外部基准校准采样时钟。

4.2 心得体会

MPU6500 的身份值 0x70 与总线地址 0x68 的混淆，以及供电未接通的经历，使我们在改动接线后先让 MCU 单独读通传感器，再接入 FPGA 监听，逐步区分被测系统与分析仪的问题。

联调中的两次纠错让完成判据落到实际参数与板上行为：核对综合日志、映像摘要、反汇编和波形，并在修正后重新测试。

100 轮连续采集曾因工具快照文件冲突中断。我们保留失败记录，修复工具后从头重跑，获得可从原始字节重复核验的连续数据。协作中，智能体承担源码和日志分析，操作者补充现场限制与设备反馈。

4.3 大模型协作说明

4.3.1 协作方式与智能体工作流

本项目使用 gpt6.1sol 与 Codex 协作。操作者提出任务并承担接线、供电和现场观察；智能体调用项目技能，读取源码、日志和构建报告，执行构建、下载、读回与数据核验，并根据反馈修正方案（图 4-1）。




图 4-1 人与智能体的协作流程

提交包 report/ai_conversations.md 收录 176 条可见消息原文，report/ai_collaboration.md 为精选案例，均保留编号、时间和消息 ID。默认提示词保持原文：“使用 $fpga-bus-analyzer-tutor，结合我的实际进度安排下一项小任务，用通俗中文和必要图解讲解，并为示例代码添加详细中文注释。”

4.3.2 案例一：名为“正式版”的映像带着诊断参数

操作者要求开始联调（log_096）后，模型在配置成功后检查波形，发现正式版继承了诊断参数。保留模型的一段回答：“M1 的 3 轮关联也都成功……但发现一个异常：标为“正式版”的 bit 在成功时也抓了原因 05 波形。我先核对 bit 的构建参数，保留这次异常证据。”（log_102）。定位、修正与复测过程见表 4-1。

表 4-1 案例一的纠错轨迹

环节	内容	记录
初始结论	构建完成、配置成功，即视为正式版	log_100
矛盾证据	正式版在成功时也保存了原因 05 波形	log_102
定位原因	综合日志中 SAVE_SUCCESS 实际绑定为 1，汇总只看了构建完成标志	log_103
修正	正式版与诊断版分别显式传参，并核对综合日志中的实际取值	log_103
复测	M1 连续 3 轮，成功时只报告结果	log_105

4.3.3 案例二：编译通过的固件，总线时序却不对

等待循环被编译优化删除，造成软件 I²C 时序异常（log_163）；修正等待后，M1～M3 各 3 轮读取通过，但时钟仍偏慢（log_164）。改用硬件 I²C 的建议因 PB6/PB7 已占用而撤回（log_170-171），最终保留原接线并按固定时间基准安排时钟翻转。

4.4 技能包提炼说明

提交包 skill/含两个技能：fpga-bus-analyzer-tutor 提供 11 阶段的学习与实现指导，fpga-evidence-workflow 由联调纠错提炼，组织接口与时间约定、失败案例和验证工作流。表 4-2 列出三项代表规则的来源、验证结果与边界。

复用时填写实际板卡、时钟、事件含义与时间单位，并用已知输入核对时间编号和输出。MCU、编译器或时钟域变化时，按表中边界重新验证；本机路径按使用者的资料位置调整。

表 4-2 技能规则的来源、验证与边界

规则	来源的失败或观察	提炼后的验证	边界及确定方式
事件携带源样点编号，与公布拍、RAM 地址、波形索引分开	阶段七：事件公布时当前编号已比源编号大 1（10 月 12 日）	10 月 21 日实测：40 轮 M3 的确认编号差均为 24999；80 份故障波形的保存请求均晚应答 2 个样点	只在单一 50 MHz 时钟域验证过，多时钟域列为失效条件
映像正确性同时核对脚本参数、综合实际取值、映像摘要和板上行为	案例一：正式版继承诊断参数（10 月 19 日）	正式映像 SHA-256 与测试记录、提交包一致（3.1 节）；复现步骤要求上电后核对配置帧	在 Vivado 2018.3 的综合日志格式上使用，更换工具或参数机制需重测
MCU 时序以反汇编和实测波形为准	案例二：等待循环被编译优化删除（10 月 19 日）	10 月 23 日从零重建 MCU 时核对反汇编中保留了计时循环	依赖本项目的 MCU、主频和编译器，更换任一项需重测

第五部分 参考文献

[1] CHAU S N, ALKALAI L, TAI A T, et al. Design of a fault-tolerant COTS-based bus architecture[J]. IEEE Transactions on Reliability, 1999, 48(4): 351-359. DOI: 10.1109/24.814517.

[2] Saleae. I2C analyzer user guide[EB/OL]. [2026-10-29]. https://www.saleae.com/support/protocol-analyzers/analyzer-user-guides/using-i2c.

[3] Saleae. High-level analyzer (HLA) extensions[EB/OL]. [2026-10-29]. https://www.saleae.com/support/extensions-api/extensions/high-level-analyzer-extensions.

[4] Keysight Technologies. I2C and SPI protocol triggering and decode for Infiniium oscilloscopes: data sheet 5990-3925[EB/OL]. [2026-10-29]. https://www.keysight.com/sg/en/assets/7018-02136/data-sheets/5990-3925.pdf.

[5] Total Phase. Beagle I2C/SPI protocol analyzer[EB/OL]. [2026-10-29]. https://www.totalphase.com/products/beagle-i2cspi/.

[6] Xilinx. Integrated logic analyzer v6.2 LogiCORE IP product guide: PG172[EB/OL]. (2016-10-05)[2026-10-29]. https://docs.amd.com/api/khub/documents/w1BckBqYd0w2WsdXTPu1og/content.

[7] MORE S, BATISTA E, DALEY K, et al. SentryBus: a multi-vantage observability model and validated instrument for I2C sensor-interface manipulation[EB/OL]. (2026-08-17)[2026-10-29]. https://arxiv.org/abs/2608.17082.

[8] NXP Semiconductors. I²C-bus specification and user manual: UM10204 Rev. 7.0[EB/OL]. (2021-10-01)[2026-10-29]. https://www.nxp.com/docs/en/user-guide/UM10204.pdf.

[9] InvenSense. MPU-6000 and MPU-6050 register map and descriptions: RM-MPU-6000A-00 Rev. 4.2[EB/OL]. (2013-08-19)[2026-10-23]. https://invensense.tdk.com/wp-content/uploads/2015/02/MPU-6000-Register-Map1.pdf.

[10] InvenSense. MPU-6500 register map and descriptions: RM-MPU-6500A-00 Rev. 2.1[EB/OL]. (2013-09-16)[2026-10-23]. https://invensense.tdk.com/wp-content/uploads/2015/02/MPU-6500-Register-Map2.pdf.

[11] AMD. 7 series FPGAs memory resources user guide: UG473 v1.14[EB/OL]. (2019-07-03)[2026-10-29]. https://docs.amd.com/v/u/en-US/ug473_7Series_Memory_Resources.

[12] Xilinx. Vivado design suite user guide: design analysis and closure techniques: UG906 (v2018.3)[EB/OL]. (2018-12-05)[2026-10-23]. https://docs.amd.com/v/u/2018.3-English/ug906-vivado-design-analysis.

[13] 全国大学生嵌入式芯片与系统设计竞赛组委会. 2026 FPGA 赛道选题指南（AMD）[EB/OL]. (2026-08-31)[2026-10-29]. http://www.fpgachina.cn/?page=download.