
설계과제 HW2

학번 및 이름: 20160394 임효상

* 문제 3, 4, 5번은 같은 testbench를 사용할 수 있습니다. 1, 2번의 답을 자필로 적어 스캔하여 제출하고, 나머지는 설계한 모듈과 testbench의 verilog 코드를 첨부하고 각 시뮬레이션 결과를 모든 입력 case를 커버할 수 있도록 capture하여 스캔본과 한 파일에 첨부하여 제출하세요. 이때, divider에 학번을 적으세요.



1. Full adder의 진리표를 완성하세요.

Α	В	Cin	Cout	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	U	1
0	1	1	,	0
1	0	0	0	/
1	0	1	/	0
1	1	0	1	0
1	1	1	1	/

2. Full adder의 Cout과 Sum에 대해 카르노 맵을 그리고 간소화된 논리식을 적으세요.

B,Cin A	00	01	11	10
0	0	0		0
1	0	I		1)
10	rit			

Sun =
$$AB'Cin' + A'B'Cin + ABCin + A'BCin'$$


= $AB'Cin' + A'B'Cin + ABCin + A'BCin'$
= $A'(B'Cin + BCin') + A(B'C' + BC)$
= $A'(B \times Cin)' + A(B \times CC)$
= $A \times Cin'$

문제 3,4,5 번에서 사용한 testbench 는 다음과 같습니다.


```
23 🖨 module tb_fa();
24
25 1
     reg A, B, Cin;
     wire S, Cout:
26
27
    fa f1 (.a (A), .b (B), .cin(Cin), .sum(S), .cout(Cout));
28
    fa2 f2 (.a (A), .b (B), .cin(Cin), .sum(S), .cout(Cout));
29
    fa3 f3 (.a (A), .b (B), .cin(Cin), .sum(S), .cout(Cout));
30
31 ⊜ initial begin
32
     A = 0;
     B = 0;
33
     Cin = 0;
34
35
     #5
     A = 0;
36
37
     B = 0;
38
     Cin = 1;
     #5
39
40
     A = 0
41
     B = 10
     Cin = 0;
42 1
     #5
43
    A = 0;
44
    B = 1;
45
46 | Cin = 1;
47
     #5
48 A = 1;
49 B = 0;
50 Cin = 0;
51 #5
52 A = 1;
53 | B = 0;
54 : Cin = 1;
55 | #5
56 A = 1;
57 | B = 1;
58 : Cin = 0;
59 #5
60 | A = 1:
61 B = 1;
62 | Cin = 1;
63 🖨 end
64
65 ⊝ endmodule
66
```


3. Full adder 의 논리식을 continuous assignment 통해 설계하고 모든 입력을 커버하는 testbench 를 작성하여 시뮬레이션하세요. 단, 1 time unit delay 를 줄 것.

```
23 🖨 module fa(a, b, cin, cout, sum);
24
25
     input a;
26
     input b;
27
     input cin;
     output cout, sum;
28
29
   assign #1 cout = (b & cin) | (a & cin) | (a & b);
30
     assign #1 sum = a ^b ^ cin;
31
32
33 :
34 ← endmodule
```



4. 다음과 같이 A, B, Cin을 concatenate하여 a_b_cin이 정의했을 때 case 문을 이용하여 full adder module을 설계하고 모든 입력을 커버하는 testbench를 작성하여 시뮬레이션하세요.





5. Hierarchical design은 submodule을 이용한 설계를 의미합니다. Half adder module을 submodule 로 사용하는 full adder를 설계하고 모든 입력을 커버하는 testbench를 작성하여 시뮬레이션하세요. 이때 half adder는 procedural assignment를 이용하여 설계하고 full adder는 continuous assignment를 이용하여 설계하세요.

Full adder

```
|module fa3(a, b, cin, cout, sum );
23 🖨
24
25
          input a,b,cin;
26
          output cout, sum;
27
28
          wire w1, w2, w3;
29
          ha h1(.A(a), .B(b), .S(w1), .C(w2));
30
          ha h2(.A (w1), .B (cin), .S(sum), .C(w3));
31
32
33
          assign cout = w2 | w3;
      0
34
35 ⊝
          (endmodulle
```

Half adder

```
22 🖨
           lmodule ha(A,B,S,C);
23
           input A,B;
24
           Coutput S, C:
25
           | reg | r1, r2;
26
27
28
           Wassign S = r1;
      \circ
           assign C = r2;
29
30
31 🖨 🔘
           always 0(*)
32 🖨
           begin
      0
               r1 = A \cap B;
33
      0
                r2 = A \& B;
34
35 🖒
           lend.
36 :
37 🖨
           endmodule:
38
```

