
## 설계과제 HW4 1) 2<sup>N</sup> divider

## 20160394 SEAS



```
module tb_clk_div();

reg clk, rst;

wire clk_2_0394, clk_4_0394, clk_8_0394;

initial begin
    clk <= 1;
    rst <= 0;
    #5
    rst <= 1;
    #10
    rst <= 0;

end

always #5 clk <= ~clk;

divide_by_2 clk_24816(clk, rst, clk_2_0394, clk_4_0394, clk_8_0394);

endmodule
```


(ounter를 사용해 2<sup>N</sup> d.lv.lder를 구현했다.
[3] 크기의 count ll 병을 이용한다.
배월 [0] 이 바뀔 때 마다 clk\_4가 변화한다.
이론통해 2² d.lv.lder 효과를 불숙있다.
내열의 [1] 이 바뀔때 마다 clk\_8이 변화한다.
이를통해 2³ d.lv.lder 효과를 불숙있다.
마 Posedge 마다 clk\_2가 변화한다.
이를통해 2' d.lv.lder 효과를 불숙있다.
이를통해 2' d.lv.lder 효과를 불숙있다.
이와 같은 방법으로 배열크기를 확장하면 2<sup>N</sup> d.lv.lder를 만들 두었다.
하지만 2³ d.lv.lder부터 clock의 posedge
지점이 코드 구조상 달라진다.

## 2) N Livider

Name	Value	0 ns	 10 ns	1	20 ns	1	30 ns	1	40 ns	1	50 ns	 60 ns	1	70 ns	1	80 ns	1	90 ns	1
¼ dk	0																		
16 clk_3_div_0394	1																		
lack_4_div_0394	1																		

Ndivider는 인력구파수는 I/N 버 되는 출력구파수는 언론다.
3divider는 기존 일억되는 클럭 주기의 3배가 되도록 출력을 내보면다. N에 출수 이트로 50% duty 비로는 나누지 못한다.
4 divider는 기존 일억되는 클럭 주기의 4배가 되도록 출력을 내르낸다. N이 작무이로 50% duty 비로 나눌수 있지만 코드상 그렇게 하지 않았다.

## 3) 파라미터 값을 받는 Nd. Vider



reg cik)

parameter n = 4)

wire clk\_out\_0394;

initial clk = 0;

always #5 clk = ~clk;

clk\_Ndiv clk\_ndiv(clk,n,clk\_out\_0394);

클럭 100MHB, 미=4조 설정했다. 왼쪽은 test bench 코드이다. 미=4도 4 주파수크 클릭은 나는것을 보수 있다.