

MRAM

互补状态数字求值与完整写验

以互补 MTJ 的 bitcell 数字 CIM 为代表路径，结合 28 nm 读写电路证据，估算同一局部状态的两路服务能力。结果是有资源与成功写验条件的工程预算，非同一芯片的两路实测。

1 主模式、证据角色与逻辑映射

采用 MRAM-06 的互补二进制 MTJ 与 bitcell 内数字化机制：每个存储 bit 用两个 MTJ 分别保存 W 和 $\overline{W}$ ，输入触发差分感测，产生数字 AND，后续用整数加法树与移位累加形成结果。该论文为 40 nm 实测宏；本文沿用其机制，按共同的 28 nm、近标称 0.9 V/25°C 外围参考构造局部设计，绝不把原 540 MHz@1.2 V、最佳能效 @0.65 V 与较高电压无观测读错拼成一个工作点。

MRAM-03 是 28 nm 1T1MTJ 普通存储宏，提供完整写 access 与感测时序锚点；MRAM-04 的 28 nm 2T2MTJ 差分存储宏补充读时间尺度。二者用于支持工程时隙，均不能直接提供本文数字 CIM 的完整 MVM 周期。MRAM-01 则是电阻串联求和、时间域读出：其 13–29 ns 列响应、11.1 MHz 运行和左右两侧各写一拍属于另一组织，本章不将它们代入数字路径。

共同任务是 128×128 INT8 矩阵乘 INT8 向量。 $b_S = b_R = 1$ Byte/元素， $B_S = 128$ Byte；逻辑权重容量 16384 Byte，输出为 128 个 24-bit 整数。物理状态是

$$128 \times 128 \times 8 = 131072 \text{ 互补 bit 对}, \quad 2 \times 131072 = 262144 \text{ MTJ}.$$

八个位平面共同表示一份矩阵，符号位采用补码负权；不因互补编码或输入展开增加逻辑 payload。DCIM 的精确性指整数算术无量化损失，仍以正确存储与感测为前提，不是系统 BER 保证。

项目	本章参考选择与必要资源
计算组织	保留共享 R0：逐输入 bit，八位权重并行，每轮 32 项、16 输出；所选 $32 \times 16 \times 8 = 4096$ 个互补 bitcell 同时读/乘，配置 16 路整数归约与更新。
阵列选择	输入项分四组、输出分八组；需要行组使能、输出选择和未选写区隔离。原论文 64 bank、每 bank 256×4 是具体实例，不升级为 MRAM 必需约束。
更新组	一行中的八个 INT8 权重，即 64 对、128 MTJ， $B_R = 8$ Byte；一个局部更新域，逐组选通。
接口	64 个逻辑权重 bit 在本地形成 128 个物理 P/AP 目标 bit，经共同 128-bit 编码接口一拍装入。只将八个权重计为有效写入。

表 1: 映射与资源是参考设计选择，未作等面积约束，也未声称复现原论文宏。

2 Streaming: 逐位展开与完整数字服务

MRAM-06 的原生数字 bitcell 支持输入触发的数字 AND。原宏每 bank 在一拍内处理 256 个一位输入与四位权重，四位输入仍需四拍；更高权重精度通过 bank 合并。它支持多位重构机制，却不意味着任意 INT8 矩阵一拍完成。本文为统一比较采用 R0 的较小归约宽度，八位权重同时可用，逐个输入 bit 重新执行规定读服务，不用原文恒定输入可保持输出的特例减少最坏数据调度次数。

完整 MVM 的轮数由逻辑覆盖得到

$$N_D = N_{rd} = 8 \text{ 输入位} \times \frac{128}{32} \text{ 输入组} \times \frac{128}{16} \text{ 输出组} = 256.$$

每轮先用 t_m 完成所选 bitcell 的预充/恢复、专用读建立及数字化，再用共同 T_D 完成 32 项整数归约与累加更新。输入捕获和最终提交另各一拍，阶段顺序执行，无跨向量流水复用假定：

$$\Delta_S = 256(t_m + T_D) + 2T_D, \quad \rho = \frac{128}{\Delta_S} \text{ GB/s} \quad (\Delta_S \text{ 以 ns 计}).$$

这里没有 ADC 或 TDC 时隙。 t_m 是本参考在所声明负载下的完整可复用媒体读槽，不能用单个 MTJ 的翻转时间或单个 latch 的传播延迟替代。

2.1 读槽为何选择 3/5/10 ns

MRAM-04 pp.1-2 在 28 nm、32 kb 2T2MTJ 宏给出 1.3 ns read access，读位线电压 0.3 V（不能把读位线偏置当成核心供电）。它与互补差分路径较接近，但属于专用 CRE-VSA 存储读，不能直接充当 bitcell CIM 的整轮时间。MRAM-03 pp.6-7 给出 2.8 ns@1.2 V、25 °C，约 10^{-5} 读错误率；这个电压和错误率不能搬到新设计。

因此选择 $t_m = 3/5/10$ ns 配合共享短/参考/长 $T_D = 2/5/10$ ns。3 ns 短端依赖互补感测、小局部负载和足够的行驱动/隔离；5 ns 为参考移植预算；10 ns 允许更长的建立与恢复。它们是由完整存储读量级和 MRAM-06 本地数字化机制支持的工程选择，不是固定 0.9 V 下的三个硅测 PVT 点。新增 4096 个活动 bitcell 的扇出、归约负载与读扰动仍需电路验证。

参考点 $t_m = T_D = 5$ ns，故

$$\Delta_S = 256 \times (5 + 5) + 10 = 2570 \text{ ns}, \quad \rho = 128/2570 = 0.04981 \text{ GB/s}.$$

其中媒体读占 1280 ns、数字归约占 1280 ns、边界占 10 ns。小 bitcell 的快速响应不会消除输入位展开和有限输出通道的 256 轮占用。

3 Resident：两相互补写入与两支路状态验证

3.1 实际选通与电流路径

MRAM-06 p.2、Fig.2b 和 SI p.4 Fig.2 明确两相写：先将两个 MTJ 都写为 P ，再把其中目标一侧写为 AP ；本文严格保留该序列。不是“左侧一次、右侧一次”的任意互换，也不是 Flash 擦除。SI 原图对 256 对 bitcell 标出第一相 $512I_W$ 、第二相 $256I_W$ 的行电流，支持按真实活动支路计数。

本文每组 64 对，配置 128 条可选择极性的 MTJ 写电流路径及能够承受总电流的 SL 驱动。第一相 128 MTJ 同时置 P ，所需总驱动能力为 $128I_W$ ；第二相各对只有目标一侧置 AP ，64 条同时活动，需 $64I_W$ 。这些驱动及选择资源是本文配置，并非由 128-bit 数据接口推断得到。只提供 64 条第一相路径时必须分组重算，不能沿用本结果。

3.2 验证覆盖物理互补性

原论文 p.9 给出逐 row 写后读验、错误 row 重写，却没有完整写验绝对周期。单读一个差分逻辑输出可能漏掉 P/P 或 AP/AP 非法状态。本章增加 **64 条单端 P/AP 感测通道及参考、左右支路隔离选择、64 个并行比较器和 128 bit 状态检查锁存**。每次分别读左侧 64 MTJ 、右侧 64 MTJ ，各用一个完整低偏置读槽 t_m 和一拍比较；最后确认每支路匹配目标并且每对一 P 一 AP 。

这是明确的参考电路扩展，原 MRAM-06 的差分逻辑读不能免费提供独立状态验证。支路选择、低偏置模式建立和复位均放入所选读槽；比较拍累积 pair-valid 和 target-match。外部控制完成拍恢复计算模式。本组未写完、两支路未通过之前，不计 resident payload 完成。

阶段	每组占用	物理状态和资源
命令/编码/完成	$T_{front} = 2T_D$	128 个物理目标 bit，一数据拍与命令同拍；前后控制共两拍。
第一写相	t_W	128 个 MTJ 全置 P ；单相完整物理槽。
跨相切换	T_D	重新配置 SL/BL 极性及目标 mask。
第二写相	t_W	64 个目标 MTJ 置 AP ，另侧保留 P 。
两批读验	$2(t_m + T_D)$	每批 64 个单端状态读回与比较，合计检查 128 个 MTJ 。

表 2: 一次完整尝试 $C = 2t_W + 2t_m + 3T_D$ ，前端控制在事务中只计一次。重试保留目标数据，重复完整两写相及两批验证。

4 写时隙、失败预算与服务终点

4.1 原值、工程槽与覆盖边界

MRAM-03 pp.5-7 描述写时同时感测和自终止。Fig.21 与正文给出约 20 ns 对应 10^{-5} 级写错误及 47% 节能；约 30 ns 时曲线已到 1 Mb 测试的 10^{-6} 零观测错误分辨地板，正文同时报告 61% 节能。地板不是测得的真实失败概率，更不是移植后概率保证。自终止主要支持节能，不能据此把外部服务槽改为平均翻转时间。

本文取 $t_W = 20/30/30$ ns 为单方向完整物理写槽，覆盖该相驱动初始化、施加写电流、翻转/终止及恢复，锚定原 write access 的量级；不再另外加一遍裸写脉冲或任意高压余量。共享 $2T_D$ 是本地事务控制，额外一拍是两相之间的极性切换，两批低偏置验证独立增加。原论文没有可供逐项相减的延迟拆分，故这些是可审查的分阶段工程预算，不是从原完整 access 中识别出的实测子项。实际电路若将其中阶段合并，应按共享 R4 替代覆盖项再复算。

4.2 有限预算和成功判据

主情景明确分配一次完整尝试，终点是两个 MTJ 的绝对 P/AP 状态都通过验证，故

$$\Delta_R^{(1)} = T_{\text{front}} + C, \quad C = 2t_W + 2t_m + 3T_D.$$

这是一次被验收的完整服务预算，不能称为无条件的每次写入成功时间。若校验失败，该组不产生有效 B_R ，但已经耗费的两相写和验证时间必须保留。唯一的更新对照为恰好重写一次整组，第二次完成并通过验证：

$$\Delta_R^{(2)} = T_{\text{front}} + 2C.$$

重试保留编码目标，重新执行先双 P、再选侧 AP、两批状态验证；不计第二遍 payload，也不重新计已保持的装载数据。此对照不是宣称两次必然成功；超出预算的失败事务不能纳入已完成吞吐，实际持续服务需用本实现的组重试统计修正。

每组第一相 128 个、第二相 64 个状态命令，总计 192。仅用于量级压力检查，将短/参考/长单命令输入记为 $p = 10^{-5}/10^{-6}/10^{-6}$ ，锚定原 20/30 ns 数据与有限样本地板。形式上的组内 union bound $192p$ 为 0.192%/0.0192%/0.0192%，组内不需独立性；但这些 p **不是本文 2T2MTJ、0.9 V 与新负载的已验证概率**，因此不进入主表时间，不从它们推出新实现成功率或无限重试期望。

尤其是 MRAM-03 的 2.8 ns 读本身带约 10^{-5} 错误条件，独立单端验证不能被默认成无误。本文增加验证资源并明确覆盖全部物理状态，同时把正确感测作为参考设计待满足条件；必须以新偏置、负载和判决裕量验证误接受/误拒绝。20/30 ns 仍有文献量级锚点的有限工程写槽，可靠性数据缺口不改变两相、验证批次和实际驱动计数。

5 两路成对结果、手算与聚合

情景	t_m/t_W (ns)	Δ_S (ns)	Δ_R (ns)	ρ (GB/s)	τ (GB/s)	RI*
短	3/20	1284	56	0.09969	0.14286	0.6978
参考	5/30	2570	95	0.04981	0.08421	0.5914
长	10/30	5140	130	0.02490	0.06154	0.4047
参考, 重写一次	5/30	2570	180	0.04981	0.04444	1.1206

表 3: 成对情景: $B_S = 128$ Byte, $B_R = 8$ Byte。前三行为单轮完整写验通过的有限预算; 末行为恰好一次整组重写且随后成功的占用对照, 未纳入前三行情景范围。

前三行保持同一互补映射、一个更新域、128 条第一相驱动和两批单端验证。**表中 Δ_R 为有限完整写验并通过的服务预算**; 原 1T1MTJ 的错误量级仅作旁注压力输入, 不能把表称为新实现测得的吞吐。由共同 API 对每一行情景计算

$$\rho = \frac{B_S}{\Delta_S}, \quad \tau = \frac{B_R}{\Delta_R}, \quad \text{RI}^* = \frac{128}{8} \frac{\Delta_R}{\Delta_S}.$$

参考点取 $T_D = t_m = 5$ ns、 $t_W = 30$ ns, 手算为

$$\begin{aligned} C &= 2 \times 30 + 2 \times 5 + 3 \times 5 = 85 \text{ ns}, \\ \Delta_R &= 10 + 85 = 95 \text{ ns}, \\ \tau &= 8/95 = 0.08421 \text{ GB/s}, \\ \text{RI}^* &= 16 \times 95/2570 = 0.5914. \end{aligned}$$

互补两相写在一次尝试中占 60 ns; 两支路媒体验证 10 ns、两拍比较 10 ns、跨相切换 5 ns、事务控制 10 ns。主表未给有限样本错误率附加虚假的时间精度; 决定结果的是完整两写相、128 个物理状态的验证与有限计算资源, 不依赖小数点后的失败率修正。

若本组恰好失败一次, 重复的两写相及验证增加完整 85 ns, $\Delta_R = 180$ ns, $\tau = 0.04444$ GB/s, ridge 为 1.1206; streaming 不变。可见 write-verify 不能仅用原 20 或 30 ns 的单相 access 替代。

三个主情景的展示范围为 $\rho \approx 0.024\text{--}0.10$ GB/s、 $\tau \approx 0.061\text{--}0.15$ GB/s, 成对 ridge 约 0.40–0.70。它们是有限配对情景, 不是统计置信区间或 MRAM 全实现范围。长外围时隙同时降低两路吞吐, 但两相磁写槽保持 30 ns, 使两路变化不同比例, ridge 并不普遍抵消。

5.1 局部事务可聚合为整矩阵更新

对齐的八权重组不需要先擦整页/整块。一个 128×128 矩阵可顺序执行 $16384/8 = 2048$ 个相同事务; 有效 payload 和所有服务占用都乘 2048, 故 τ 不变。参考整矩阵时间约 $194.56 \mu\text{s}$; 这保留每组控制, 并未暗中摊薄开销。稀疏单权重写若仍动用整组, 需要明确掩码/保留数据及有效字节, 不能仍以 8 Byte 计入一次一权重更新。维护、编码和失败重写均不重复增加 Q_R 。

6 适用边界、维护与后续实测重点

本章主模式的读为非破坏性读，服务窗中 refresh 和破坏性读 restore 占用均取零。MRAM-03 在其读偏置及约 3 ns 访问条件下报告超过 10^{16} 次连续读取未观察到扰动，这是读扰动实验，不能改称写耐久寿命。本文需要低偏置和读时间满足新 bitcell 的扰动约束；若加入周期检查/刷新，必须计入该局部资源的维护占用。

写耐久和保持作为独立可行性条件，不混入瞬时 τ 。本两相机制先双 P 再选侧 AP，每次写入对不同物理 MTJ 的切换负担不同；工作负载、温度、偏置与厂商允许次数共同决定寿命。没有来自所建参考单元的写耐久验证，故不嫁接资料中其他器件的最佳循环次数。

MRAM-05 的 xSPI 产品在 persistent memory 模式下支持连续写、无页跨越限制，并把 ERASE 用于命令兼容。它可以支持“STT 更新不必物理先擦除”的语义，不提供本地 bitcell 写并行度或 28 nm timing。本章两相置 P/置 AP 是所选互补 bitcell 的写法，不能升级为全部 MRAM 的必要写步骤；其他 1T1MTJ 或电阻求和组织须另外定义读写路径。

可直接用于后续 Table I 的是所声明互补 DCIM 主模式下的配对结果。尚需电路或硅测收敛的三点为：4096 个活动 bitcell 与 16 路归约的 3/5/10 ns 读预算；128 路第一相并发电流和跨相恢复是否满足 20/30 ns 单相物理槽；64 条单端验证通道能否在两批中可靠识别 P/P、AP/AP 及错向互补状态。重试概率应在这些条件下测得，再评估持续服务能力与尾延迟。

本地证据与复算入口

来源	本地 PDF 页序、关键定位与本章用途
MRAM-06	2025, <i>Nature Electronics</i> , DOI: 10.1038/s41928-025-01479-y . pp.2/4 Fig.2: 互补数字化和两相写；p.5: bank 与位串行；p.9: row 写验/重写；SI p.4 Fig.2: 两相电流支路。
MRAM-03	2019, <i>JSSC</i> , DOI: 10.1109/JSSC.2018.2872584 . pp.4–7 Figs.9/15/17/19/21: 完整读写时序、偏置/温度及有限样本错误地板。
MRAM-04	2018, <i>ISSCC</i> , DOI: 10.1109/ISSCC.2018.8310394 . pp.1–2 Figs.30.3.2–6: 28 nm 互补存储读与三阶段感测。
MRAM-01	2022, <i>Nature</i> , DOI: 10.1038/s41586-021-04196-6 . pp.6–8 Methods: 电阻求和、TDC、左右顺序写，明确另一路径。
MRAM-05	Everspin EMxxxLX/B/HR v3.7, 2026-07-23. pp.15/41–48: 连续写与兼容命令；只用于更新语义。

详细原值和工程桥接见 `notes/evidence.zh.md`。输入与统一结果分别见 `data/inputs.json` 和 `data/results.json`。`scripts/check_mram.py` 导入共享计算 API，默认只读核查，`--emit` 才刷新结果与数值表；共享 JSON/API 及本地原 PDF 均记录 SHA-256。`scripts/build.sh` 构建独立 PDF 并逐页渲染。