

HfO₂ 系 FeRAM 的局部数字 CIM 服务估算

1 主模式与证据边界

本例采用 **HZO 二元 1T1C 存储阵列加局部数字乘加**：极化状态经感测放大器 (SA) 判为 bit，再执行整数乘法与归约；破坏性读后的整条激活行恢复属于每次读服务。它是依据真实 HfO₂ 系存储阵列构造的参考数字 CIM 组织，不是原文已测 CIM 宏。共同任务为 128×128 INT8 矩阵乘 INT8 向量， $B_S = 128$ Byte、逻辑权重容量 16384 Byte、输出 128 个 24-bit 整数。一个 bit 对应一个 FeCAP，每个 INT8 权重用八个 cell；本例不采用 PZT 商用 F-RAM 数字，也不借用混合 FeCAP-memristor 推理性能。

FERAM-03 的 64 kbit 实测阵列采用 TiN/HZO/TiN、11 nm HZO。在 2.5 V 下，Fig.11 分别给出无失败的 8 ns sense 和 14 ns write；Fig.9 清楚区分 BL 预充、感测、极化翻转及 data writeback。8 ns 不是读周期，14 ns 也没有被原文证明为单独一相极化脉冲。这两个值只锚定已实现的操作时间尺度。后文用完整阶段预算服务共同任务，不以存储器最短访问时间直接替代 CIM 周期。[1]

互补证据说明为何恢复窗口不能任意缩短。FERAM-02 的 8 Gb、5 nm HZO 阵列使用 SAWAR；正文明确感测之后重写、等待 t_{WR} 、预充并关断访问管。20 ns 约对应 70% 极化响应，仍有约 30% 需要更长写时间， ΔV 约 65 ns 附近饱和。它不能证明另一种 HZO 的所有 cell 都能 20 ns 完成。FERAM-04 的 32 Gb、5.7 nm 掺杂 HZO 阵列则报告完整 $t_{RC} = 185$ ns、 $t_{RCD} = 85$ ns、 $t_{WR} = 10$ ns、 $t_{RP} = 80$ ns 及 $t_{AA} = 26$ ns；Data 0 恢复发生在预充期间，所以 10 ns 不能单独作为完整写服务。两组是结构和电压不同的交叉锚点，不拼接成一颗实测芯片。[2, 3]

共同 28 nm、0.9 V 只约束数字外围参考。存储读写锚点保留 2.5 V 域及兼容的访问管、电平转换与驱动需求；没有将 11 nm 膜厚当作工艺节点，也不按 130 nm 到 28 nm 比例缩短极化时间。名义 25°C 是参考设计条件，原文没有给本组织的全温度/PVT 保证。精确整数合同以二元存储正确为前提，不等同于对所有存储故障的保证。

2 位布局、感测资源与恢复粒度

令逻辑输入位置 $i = 0, \dots, 127$ 、输出 $j = 0, \dots, 127$ 、权重 bit $k = 0, \dots, 7$ 。定义 $s = i \bmod 32$ 、 $g = \lfloor i/32 \rfloor$ 、 $h = \lfloor j/16 \rfloor$ ，映射为

$$\boxed{\text{分片} = s, \quad \text{局部行} = 8g + h, \quad \text{列} = 8(j \bmod 16) + k.}$$

每片 32 条 128-bit 局部行，共 32 片； $32 \times 32 \times 128 = 131072$ 个数据 cell 正好表示一份逻辑矩阵，没有跨片复制同一权重。每次选择 (g, h) ，**32 片各激活一整条 128-bit 行**；一轮得到 32 个输入项、16 个输出的八位权重，共 4096 bit。

1T1C 没有将权重电流直接模拟求和。按照 FERAM-03 Fig.8–9，选中 cell 与 BL 连接，PL 激励产生状态相关电荷，SA 将 BL 与参考比较、锁存并放大；其中一个极化方向在读过程中翻转，再由 SA 保存的数据恢复。本文采用原文的标号约定：Data 1 读时变成 Data 0，再恢复 Data 1；不同论文的 0/1 命名可以相反，不改变阶段计数。计算要用到的 4096 bit 全部感测，其所属的 32 条完整局部行全部占用恢复窗口。不会只给“发生翻转的几个 bit”付时间，也不会在 SA 已恢复后再按 8 个权重 bit 追加八次 restore。

资源/动作	所选组织及代价
感测与恢复	每片 128 个 SA/状态锁存和对应恢复驱动, 共 4096 个; 另有 4096-bit 当轮读码寄存器。32 个局部行/PL 驱动可并行支持已激活行的读后恢复。
数字计算	16 条输出通道, 每通道处理 32 项; 八位权重并行、输入逐 bit。局部乘法/归约、符号扩展及累加资源须支持共同 T_D , 采用 R0 的一拍/轮。
外部更新	一套 128-bit 目标数据锁存、128 个 BL 目标驱动及一个片/行更新选择域; 一事务只写一片的一行。读恢复由各片自身 SA 锁存驱动, 不经过这个外部数据更新域。
隔离	各局部行具有可独立选择的 WL/PL 控制; 未选行 WL 关闭, 未更新分片不启动写序列。若实现的实际 PL 激活范围更大, 须按真实范围重建预算。

表 1: 参考组织的必要资源。32 片是位布局与局部读资源, 不是 32 份独立逻辑矩阵; 本例不作等面积比较。

R0 每输入 bit 有四个 g 组、八个 h 组, 共

$$N_D = N_{rd} = 8 \times 4 \times 8 = 256.$$

一向量包含 8192 次局部行读/恢复服务, 即 256×32 ; 4096 bit 并行读, 累计恢复覆盖 $256 \times 4096 = 1048576$ bit。每个权重 cell 每向量被读/恢复八次, 来自输入位串行的重复使用, 并不是 8 Byte 的输入 payload。即使输入 bit 为 0, 主情景也执行固定调度, 不利用数据稀疏性跳读。二进制补码最高位取负位权, 24-bit 累加器承载最终精确整数结果。

3 有限读写预算及阶段覆盖

用 t_s 表示感测和 SA 锁存窗口, t_p 表示所选设计每个目标极性相位的保持窗口, t_e 表示专用建立、关闭的合计。 t_e 覆盖 BL 预充/参考形成、WL/PL 偏置建立与边沿、SA 复位及返回可复用状态, **不再包含 t_s 或 t_p** 。读侧完整占用为

$$t_{m,D} = t_s + t_p + t_e. \quad (1)$$

顺序调度时, SA 数据先转入 4096-bit 当轮读码寄存器, 再完成 writeback 与 SA 复位, 数字级仍可取得读码; 本地捕获/有效码锁存属于读窗口的建立关闭控制, 不另追加一份完整读。D0 读码寄存器供一轮计算后可复用, D1 另设跨八个输入 bit 的独立权重锁存, 保持不受当轮数据通路重用影响。不假设计算与 restore 重叠。公共输入捕获和结果提交计在共享边界两拍; 专用 BL 预充并不是另加一次公共 T_I , 数字路径也不使用 ADC。

预算 (ns)	短	参考	长	依据及性质
t_s : 感测/SA 锁存	8	20	50	8 ns 来自 FERAM-03 的实测 sense; 20/50 ns 是其 1–50 ns 扫描范围内的较长设计窗口。
t_p : 每极性保持	14	50	100	14 ns 原值是 write latency; 移植时为每相保守保留此窗口, 不断言原测量需要两倍 14 ns。50 ns 位于 Fig.11 扫描内, 100 ns 来自 Figs.10/12 的表征操作条件。
t_e : 建立与关闭	20	40	80	工程分配为前后各 10/20/40 ns。Fig.9 证明各阶段必要; 8 ns 感测提供局部响应尺度, NVDAM 的 80 ns 预充及 185 ns 整周期核对较长量级。
完整读 $t_s + t_p + t_e$	42	110	230	含一相恢复; 不是原器件实测整周期。
完整物理更新 $2t_p + t_e$	48	140	280	两目标极性相位, 无模拟多级 verify。

表 2: 原值、设计窗口与合计分开。时间情景不是三颗芯片或三个已测 PVT 角。

这里的 20/40/80 ns 不是从 NVDRAM 周期中扣出的测量值。它是对开行和关行两端的有限设计分配：最短各 10 ns，超过 8 ns 局部感测锚点的量级；参考各 20 ns；长窗口各 40 ns。长完整读 230 ns 与 185 ns 大阵列周期同量级，但没有声称严格覆盖所有实现。源文的 t_{RP} 可能含极化恢复，因而**不能把 80 ns 实测预充块再叠到 100 ns 恢复相位上**；本例 80 ns 是重新定义、明确排除极化保持的工程窗口。最关键待电路验证量是这段驱动/均衡预算及 4096 bit 并行恢复下的负载能力。没有通过固定的“成功”标签把它改写为测量事实。

整行混合 0/1 如何写。选择可直接控制每列 BL 目标电平的两相 PL 组织，避免从一个字接口推断能同时提供正负高压。目标 0 列保持 BL=0，目标 1 列保持 BL= V_W ；先保持 PL= V_W ，再保持 PL=0。取 $V_{FE} = V_{PL} - V_{BL}$ ，则目标 0 经历 $(+V_W, 0)$ ，目标 1 经历 $(0, -V_W)$ ，无论原状态如何，都得到目标极化。原生 1T1C 的 PL/BL 感测和 writeback 波形支持这种电压关系，但完整两相混合数据调度是本文选择。

两相各占 t_p ，共 128 个 cell 的完整状态更新；它既不是 C2FeRAM 专有的擦后编程，也不意味着每 cell 都需要两次翻转。原文 14 ns write 可能已覆盖原芯片的写操作，本文主动选择每极性相位都留 14 ns 以上的较保守移植预算；不能将 $2t_p$ 回报成原文写 latency。前后偏置/均衡 t_e 只付一次，BL 目标码在两相之间保持。二元状态采用开环写，与原存储阵列证据一致；不引入多级模拟 program/verify、无限重试或擦除摊销。

本例针对在上述电压和预算下满足二元存储判决的参考 cell 群。若预算内不能建立可判别状态，该操作是失败服务；不可计为成功字节或暗中延长到无限次重试。短情景不采用 5 nm HZO “20 ns 全部 cell 完成”的错误前提。读写精度、温度、负载与寿命的适用性仍需实现验证。

4 共同服务公式、结果和一次组织对照

共享 API 读取 R0 和短/参考/长外围配置，数字节拍 $T_D = 2/5/10$ ns。两拍边界开销保留，得到

$$\Delta_S = 256(t_s + t_p + t_e + T_D) + 2T_D. \quad (2)$$

每个 resident 事务更新一条 128-bit 局部行，即 16 个 INT8 权重， $B_R = 16$ Byte。128 个目标 BL 驱动是声明的实际配置；128-bit 接口恰好一拍装入，首批与命令同拍，共同准备/完成成为 $2T_D$ 。因此

$$\Delta_R = 2T_D + t_e + 2t_p, \quad \rho = \frac{128}{\Delta_S}, \quad \tau = \frac{16}{\Delta_R}, \quad \text{RI}^* = 8 \frac{\Delta_R}{\Delta_S}. \quad (3)$$

以 ns 代入，带宽数值为十进制 GB/s，ridge 无量纲。 $b_R = 1$ Byte/权重，与一次事务 $B_R = 16$ Byte 不同。读恢复不会增加 Q_R ，两相写与内部编码不会将同一行 payload 计两遍。

整矩阵替换可按 32 片各 32 行顺序执行 1024 次同样事务；所有 16384 Byte 恰好覆盖一次，时间也乘 1024，所以 τ 不变。保留逐行命令/完成，不虚构整矩阵 burst 免控制。这里的外部写域只选一行，是一种有限硬件选择；32 片并行读/恢复依赖本地 SA 数据，不代表外部更新也有 32 套目标码广播、驱动与调度。任意小于一行的局部更新若没有逐 bit 保持能力，须感测保留同一激活行的其余内容，再写整行，不能直接沿用 16 Byte 吞吐。

情景	Δ_S (μ s)	Δ_R (ns)	ρ (GB/s)	τ (GB/s)	RI*	整矩阵写 (μ s)
短	11.268	52	0.01136	0.30769	0.03692	53.248
参考	29.450	150	0.00435	0.10667	0.04075	153.600
长	61.460	300	0.00208	0.05333	0.03905	307.200

表 3: 同一 1T1C 二元映射的成对工程情景。 $B_S = 128$ Byte、 $B_R = 16$ Byte；末列为 1024 次局部行事务的聚合。

组织 (参考时隙)	读/计算轮	Δ_S (μ s)	ρ (GB/s)	τ (GB/s)	RI*
D0 每输入 bit 重读	256/256	29.450	0.00435	0.10667	0.04075
D1 锁存后八次复用	32/256	4.970	0.02575	0.10667	0.24145

表 4: 只改变数字锁存复用。D1 另有 4096-bit 权重锁存和 32 拍捕获, 不改 resident 更新宽度。

参考点手算为

$$t_m = 20 + 50 + 40 = 110 \text{ ns}, \quad \Delta_S = 256(110 + 5) + 10 = 29450 \text{ ns},$$

$$\Delta_R = 10 + 40 + 2 \times 50 = 150 \text{ ns}, \quad \text{RI}^* = 8(150/29450) \approx 0.04075.$$

参考读中, restore 占 12800 ns (43.46%)、专用建立关闭 10240 ns (34.77%)、sense 5120 ns (17.39%), 计算及边界 1290 ns (4.38%)。若错误地删去 restore, 会把 Δ_S 减至 16650 ns, 将 ρ 高估 1.769 倍。参考写中两极性保持占 100/150, 专用建立关闭 40/150, 接口控制 10/150; 该完整周期不是单个 14 ns 脉冲。

短/参考/长成对情景给出 $\rho = 0.00208\text{--}0.01136$ GB/s、 $\tau = 0.0533\text{--}0.3077$ GB/s, 成对 ridge 为 0.03692–0.04075。独立端点交叉相除的外包络为 0.00677–0.2130, 应与成对范围区分。较窄成对 ridge 来自本设计中两路极化和驱动窗口随情景同向变化, 不是对 HfO₂ 材料或任意外围选择普遍稳健。

D1 只改变读后复用。对每个 (g, h) , 先完成一次 4096-bit 感测/恢复, 再装入额外 4096-bit 数字权重锁存, 随后计算全部八个输入 bit, 才换下一组。增加一拍捕获, 每向量共 32 拍; 数字计算仍为 256 拍, 完整物理读从 256 次减至 32 次, 每次仍恢复全部激活行。该对照由共享 DCIM 的 read-reuse 接口表达:

$$\Delta_{S,D1} = 32 \times 110 + 256 \times 5 + 32 \times 5 + 2 \times 5 = 4970 \text{ ns}.$$

参考 ρ 和 ridge 提高 5.93 倍, τ 不变; 恢复覆盖由每 cell 八次降为一次。额外锁存和 4096-bit 捕获通路是实物资源, 不能将它称为原 FeRAM 器件更快或改称 SRAM 权重阵列。选中组存于数字锁存, 不涉及模拟保持精度或浮置铁电节点保持时间。

5 非破坏读边界、维护与适用性

FERAM-01 的 C2FeRAM 提供另一条真实机制依据: M1 在读时关闭, 使 C_{FE} 端浮置; PL 经普通耦合电容 C_{PL} 控制 M2 栅节点 G, 通过 M2 通道读电流, 电流可在列上求和。它是一个 FeCAP 加一个普通电容的 2T2C cell, **不是两个互补 FeCAP 自动表示一个 bit**。若另选差分 $(w, \bar{w})$ 编码, 每 bit 需要两个此类 cell, 即 4T4C, 并需说明输出差分转换、偏置项去除和两支路写目标; 本主情景没有这项编码, 也没有免费借用互补输出。[4]

该文 Fig.3 与 p.3 说明 C2FeRAM 行写先 write-0、再 write-1; 未选 cell 的 WS 置于 $-V_W$, 所选 BL/PL 施加相反写偏置。PL 是计算输入选行端, WS 是写选通端, 不能把两者混为一条普通字线。其紧凑 3D 提案还讨论相邻 PL 交错激活来抑制耦合; 此处没有把提案约束升级为所有 HZO FeRAM 的必要两倍循环。

C2FeRAM 读时不沿 FeCAP 的写路径抽取翻转电荷, 所以原文允许不在每次推理后立即重写。但是 p.3 仍指出节点 G 漏电可能需要 restore。实验采用 165–195 pF FeCAP、470 pF 耦合电容, $V_W = 2$ V、 $V_D = 50$ mV; 10^6 次读后约 10^3 电流比、G 节点高态大于 0.36 V。模拟则用 3–7 fF FeCAP 和 5 fF 耦合电容, 写窗口 10–100 ns; 离散电容、fF 模拟及网络模型不能混用为已测 28 nm 阵列周期。本文不在缺乏该阵列漏电保持时间时把 C2 维护率设为零, 也不强制它付 1T1C 逐读 writeback。它作为机制边界保留, 不为其另造数值主情景。

主 1T1C 状态存于剩余极化，活动服务窗口内不采用额外定时刷新；破坏性恢复已逐读计入。此选择不承诺无限数据保持：FERAM-03 的 85 °C 保持实测为 100 min 量级并投影 10 年，Fig.3 的 10^{11} 寿命表述含频率外推，不是全部以本预算实测到该循环数。其原始正文与图表层级在证据笔记分开。主 D0 最坏高态 cell 每向量承担八次破坏读循环，D1 一次；给定可用耐久 E 时，均匀热点至多约 $E/8$ 或 E 次向量，还须扣外部更新消耗。这是可行性限制，不用寿命平均速率替代瞬时 τ 。

本例沿用共同逻辑合同、R0 数字计数、配对外围和单更新域；映射资源与两相写为显式选择。完整读窗口已含 restore，未另加 185 ns 大阵列周期或重复预充。结果最受重复读组织、极化保持和专用行驱动预算影响；D1 说明结构选择足以移动 ridge 近六倍。复算脚本直接导入共享 API 并锁定 JSON/API 及原 PDF 哈希，输入、操作次数、单位和结果均保存在本案例数据中；无需改共同理论或共享接口。

参考文献

- [1] J. Okuno et al., “SoC compatible 1T1C FeRAM memory array based on ferroelectric Hf_{0.5}Zr_{0.5}O₂,” VLSI Technology, 2020. DOI: [10.1109/VLSITechnology18217.2020.9265063](https://doi.org/10.1109/VLSITechnology18217.2020.9265063). 本地 FERAM-03, 2 页。
- [2] M. Sung et al., “Low Voltage and High Speed 1Xnm 1T1C FE-RAM with Ultra-Thin 5nm HZO,” IEDM, 2021. DOI: [10.1109/IEDM19574.2021.9720545](https://doi.org/10.1109/IEDM19574.2021.9720545). 本地 FERAM-02, 4 页。
- [3] N. Ramaswamy et al., “NVD RAM: A 32Gb Dual Layer 3D Stacked Non-volatile Ferroelectric Memory with Near-DRAM Performance for Demanding AI Workloads,” IEDM, 2023. DOI: [10.1109/IEDM45741.2023.10413848](https://doi.org/10.1109/IEDM45741.2023.10413848). 本地 FERAM-04, 4 页。
- [4] X. Ma et al., “A 2-Transistor-2-Capacitor Ferroelectric Edge Compute-in-Memory Scheme with Disturb-Free Inference and High Endurance,” IEEE EDL, vol.44, no.7, pp.1088–1091, 2023. DOI: [10.1109/LED.2023.3274362](https://doi.org/10.1109/LED.2023.3274362). 本地 FERAM-01, 4 页作者接受稿。