

RRAM 二状态位切片的局部服务估算

1 二状态 RRAM 的局部求值与有限写服务预算

本节采用二状态 HRS/LRS、八个等尺度权重位平面、32 项局部求和，以及 16 个独立编程/二状态校验通道。在共同 28 nm 外围条件下，三个成对工程情景给出 $\rho \approx 0.00588\text{--}0.02379$ GB/s、 $\tau \approx 0.10804\text{--}0.33099$ MB/s、 $RI^* \approx 54.4\text{--}71.9$ ；参考点分别为 0.01249 GB/s、0.21927 MB/s 和 56.95。它们是完整步骤和成功条件明确的参考服务预算：波形与读回量级由本地文献锚定，驱动资源、恢复余量和尝试次数由本文选择。它们不要求先复现同一芯片的全部实测，也不被解释为材料固有范围或测量保证区间。

1.1 状态实现、共同任务及读侧计数

共同任务仍为 128×128 INT8 矩阵乘 INT8 向量， $b_S = b_R = 1$ Byte/element，交付 128 个 24-bit 容器。输入接收到结果就绪是 streaming 边界，resident 边界则从本地命令/数据接收到对应状态可计算。八个位平面保存补码权重，数字重构对符号位使用 -2^7 ；一个逻辑 INT8 权重占八个二状态 cell，全矩阵为 16384 Byte、131072 cell，物理广播、位展开和重试不重复增加 payload。

读结构以 RRAM-05 的 28 nm TaO_x WH-2T1R 为锚点。T1 承担 memory 选择，T2 构成解耦的 CIM 通路；其 64×128 cell 阵列含四个 64×32 子阵列，32 项电流求和有直接测量支持。原文以 $m = 1, 2, 4$ 的 T2 尺寸及 MSB 冗余组成三位空间权重 (PDF p.3 Fig.3/4、p.4 Fig.7)。本文采用八个相同 $m = 1$ 平面，不沿用空间加权或冗余择优：每平面四个 32 输入组、两个 64 输出块，总共 64 个 32×64 子阵列构成同一矩阵，未复制独立服务单元。

在 $V_{TBL} = 0.1$ V、 $V_{BL} = 0.3$ V、 $V_{WL} = 0.6$ V 时， $m = 1$ 的 LRS 电流约 $0.5 \mu\text{A}/\text{cell}$ ，扣除泄漏后的 HRS 小于 30 nA；Fig.17 展示到 32 个活动 cell 的线性求和。沿用 R0 的八平面并行、每平面 16 ADC、16 数字输出通道和每轮两拍重构；32 项二进制部分和 $0 \dots 32$ 需六位码，使用共同名义十位/有效约八位 SAR。计算语义为经校准的近似 ACIM 重构，没有新增必须满足的算法误差证明。

原 RS-CSA 的 PH0 承担电流稳定及漏电补偿，实测时隙 5 ns；PH1–PH4 逐次比较并扣除参考，实测四位输出 access 为 66 ns，13 ns 是作者优化估计 (PDF p.5 Fig.9/10、p.7 Fig.18)。本设计保留 PH0 对应前端，并用公共 SAR 替代量化功能，取 $t_{m,A} = 5 \text{ ns} + h_A$ 。公共 T_I 在访问关闭时完成输入形成，随后才使能阵列并建立电流，不再次把同一输入建立塞进 PH0。主情景采用 $h_A = 0$ 的接口预算；电流转电压、共模及采样负载需相容，额外 $h_A = 5 \text{ ns}$ 仅作为接口敏感性。66/13 ns 都不与公共 ADC 时隙叠加。

每向量 $B_S = 128$ Byte，八输入位、四行组、八个 16 输出组依次执行，因此

$$(N_E, N_C, N_{\text{rec}}, N_{\text{dig}}) = (256, 256, 256, 512), \quad N_{\text{scalar}} = 32768.$$

无跨组模拟保持和跨向量流水，输入捕获与结果提交共两拍。共享 A 模板给出

$$\Delta_S = 256(T_I + 5 \text{ ns} + h_A + T_A + 2T_D) + 2T_D, \quad \rho \approx 128 \text{ Byte}/\Delta_S. \quad (1)$$

共同短/参考/长时隙为 $(T_I, T_A, T_D) = (2, 10, 2)$ 、 $(5, 20, 5)$ 、 $(10, 50, 10)$ ns，故主情景的 Δ_S 为 5.380、10.250、21.780 μs 。

1.2 二状态程序：可借用的操作锚点与成功窗

RRAM-05 的典型 $R_L/R_H = 10/100\text{ k}\Omega$, Fig.7(b) 的模拟条件另列 LRS 10%、HRS 30% 变化标准差。本文据此选一个可检验的二目标验收条件：

$$\text{bit 1: } R_L \in [8, 12]\text{ k}\Omega, \quad \text{bit 0: } R_H \geq 70\text{ k}\Omega.$$

这是围绕典型状态的设计窗口，并非由标准差推出的良率界。memory 通路用每 lane 两个可切参考的 binary 比较器判定 LRS 上下窗或 HRS 单边门槛；参考电平在所读偏置下标定，验收的是同一组将被 CIM 使用的 cell。八位逻辑权重仍由八个二状态 cell 表示，没有引入中间模拟级。

RRAM-01 的 NeuRRAM 实验实际采用 $1\mu\text{s}$ SET/RESET 脉冲，初始 SET/RESET 幅度为 1.2/1.5 V，失败后按 0.1 V 步进，读回耗时 1–10 μs 。方法见 PDF 第 10 页，波形见第 18 页扩展数据图 3。RRAM-02 的 28 nm Fig.8(b) 又给出最终 SET 的 BL 电压约 1.1–1.5 V (PDF p.7)。这些证据可支持可调专用写域和微秒级操作预算，不必要求其原宏与目标参考设计完全相同。

桥接范围必须明确：NeuRRAM 是 HfO_x 含 TaO_x 热增强层，RRAM-05 为 TaO_x ，属于跨 stack 波形借用。本文 LRS 窗对应约 83–125 μS ，比 NeuRRAM 的 $g_{\max} = 30/40\mu\text{S}$ 更高；虽然窗口比其 $\pm 1\mu\text{S}$ 精调更宽，不能据此证明所需尝试更少。因此只借 $1\mu\text{s}$ 脉宽与可调幅度的操作锚点，不移用 8.52 次平均脉冲、56 $\mu\text{s}/\text{cell}$ 集成投影、99% 成功率、三轮再调谐或 30 min 测试等待。

参考程序固定每次 SET/RESET 脉冲为 $1\mu\text{s}$ ；初始幅度取上述 1.2/1.5 V，同极性失败时每次增加 0.1 V，所列情景最高 SET/RESET 为 1.3/1.8 V。器件需能在所选可编程电压和限流条件下达到目标窗，这是参考实现的条件；不以这些电压反推切换速度。每次高压建立和写后回读偏置/恢复各预留一个 $1\mu\text{s}$ 波形时隙。两项是明确的工程余量，既不是原文测量，也没有用数 ns 的低压数字拍代替它们。

本地 binary 读验采用统一的外围能力预算。输入/地址选通用 T_I ，读回前端另取 5 ns 建立；窗口比较、采样及锁存的完整时隙取 $T_B = T_A = 10/20/50\text{ ns}$ 。RRAM-05 的 PH0=5 ns、PH1 内在延迟 5 ns 支持局部建立/判决的量级，完整 sense 时隙则沿用共同能力预算，没有按 SAR 位数缩放。这个 memory 窗口前端的适配属于工程选择；组内 done 归约与 mask 提交另计一拍。NeuRRAM 原 1–10 μs 读回及外部 DAC/ADC 控制限制保留在证据表，未被强加为本地 binary SA 的内在延时或主服务等待。

RRAM-03 的二状态 1 Mb P&V 显示，大多数 cell 在名义条件完成，少数需要追加；每次 SET/RESET 后读比较阈值 (PDF p.5)。RRAM-06 则显示组内等待最慢完成、RESET 较慢和自终止机制，但绝对时间轴被归一化。因此选 $(K_R, K_S) = (1, 1), (2, 1), (4, 2)$ ，分别表示两相位一次完成、RESET 多一次修正，以及 RESET 三次追加/SET 一次追加的运行情景。 K 是一批最慢活动 cell 的预算尝试数，不是实测分位数、普适上界或由模拟平均值折算的数字。通过的 lane 由 mask 关闭；最终全通过才算成功 payload。超过该情景次数而未到窗的服务不计为该情景成功，超时按失败报告。

1.3 16-lane 写组织、几何映射及完整步骤

RRAM-05 的 memory 电流 SA 与 CIM 的多位 RS-CSA 分开，故二状态写验并不物理必需逐 cell 调用完整公共 SAR。RRAM-06 进一步给出每 IO 两个 G0/G1 写终止模块、两套共享 AWC/YMUX 控制以及组内全 done 后推进的组织 (PDF p.1、p.2 Fig.3–7)。本设计以八权重平面对应八 IO，每 IO 配两个编程列组，明确选择 $p = 8 \times 2 = 16$ ；这不是从 128-bit 数据口推断出来的并行度。

几何如下。固定一个输出位置及其在八位平面上的同一物理 WL，32 输入列分成 G0 的 0–15 列与 G1 的 16–31 列。一个 16 权重事务选 G0 的 0–7 列和 G1 的 16–23 列。第 $k = 0 \dots 7$ 批在每平面选择列 k 和 $16 + k$ ：每批完成两个逻辑权重的八位，共 16 cell；八批恰好覆盖 16 个完整 INT8 权重的 128 cell。另一个事务覆盖 8–15 和 24–31 列，重复至全部行组/输出即可覆盖同一矩阵。128-bit 本地缓冲完成 payload 到平面/列组的转置，不改变 $B_R = 16\text{ Byte}$ 。

同一 WL 不假设能同时混合两种脉冲极性。更新先对这 128 cell 分八批 RESET 并校验，再按目标为 1 的 mask 分八批 SET 并校验；两相位都完整计时。非目标 cell 在 SET 中不导通，但本固定调度仍保留该相位预算，不从数据稀疏或地址跳过额外加速。每批等待两个列组内的活动 lane 全部通过才推进。这个 RESET-first 策略借鉴 RRAM-06 的组织，而没有把 RESET 隐藏到 idle 或算成免费预处理。FORMING 是进入正常更新模式前的初始化，不逐次重做。

新增资源为 16 个独立耐压写驱动及限流/关断支路、32 个 binary 比较器、两个组地址计数器、每 lane 数据/活动/done 状态和一个共同控制域。每 lane 的电源能力预算取 0.30 mA，阵列峰值预算 4.8 mA；最高 1.8 V 除以 LRS 窗下界 8 k Ω 为 0.225 mA，只用于量级核对，不声称它是动态编程电流测量或必需限流值。需有支持 1.8 V 的独立 I/O 器件、电平转换和限流资源，不能用 RRAM-05 的 core 0.8 V/IO 1.2 V 测量供电证明耐压。以上并行发生在一份矩阵内，未增加独立 bank/服务单元。

命令与首个 128-bit 编码数据批同拍，事务准备/最终提交共 $2T_D$ 。每次尝试按“地址与模式控制一拍、HV 建立、1 μ s 脉冲、回读/恢复、binary 选通/建立/完整 sense 时隙、组内 done 归约/掩码提交一拍”执行。成功完成的完整 resident 间隔用共享 D 模板表示为

$$\begin{aligned} B_R &= 16 \text{ Byte}, & N_P &= 128/16 = 8, \\ \Delta_R &= 2T_D + 8 \sum_{z \in \{R, S\}} K_z(t_{\text{HV,up}} + t_{p,z} + t_{\text{HV,return}} + T_I + 5 \text{ ns} + T_B + 2T_D), \\ \tau &\approx B_R/\Delta_R, & \text{RI}^* &\approx \frac{128 \Delta_R}{16 \Delta_S}. \end{aligned} \quad (2)$$

这里 N_P 表示物理编程批数；数据装入仍只有一拍。内部 RESET/SET、失败重试和位平面不增加逻辑写入字节。

1.4 有限范围、组成及公平对照

情景	K_R/K_S	Δ_S (μ s)	Δ_R (μ s)	ρ (GB/s)	τ (MB/s)	RI*
短预算	1/1	5.380	48.340	0.02379	0.33099	71.881
参考	2/1	10.250	72.970	0.01249	0.21927	56.952
长预算	4/2	21.780	148.100	0.00588	0.10804	54.399

表 1: 同一 B32-W16 参考组织的有限成对服务预算。 $B_S = 128$ Byte, $B_R = 16$ Byte; GB、MB 均为十进制。组内所有活动 cell 在所列尝试次数内达窗是情景完成条件，次数不是实测尾部上界。

参考情景的完整写过程为 16 个 RESET 尝试批与 8 个 SET 尝试批：每批含 1 μ s 脉冲、前后各 1 μ s HV 余量、5 + 5 + 20 = 30 ns 选通/感测及两拍公共控制，最终得到 $\Delta_R = 72.970 \mu$ s。有限主范围来自上述三个成对情景；单独交叉端点得到的约 17.8–220.2 外包络不是主范围。写入受哪些因素控制，可从表 2 直接区分。

情景	脉冲时隙	HV 建立/恢复预留	binary 选通/感测	控制/提交	合计
短预算	16	32	0.272	0.068	48.340
参考	24	48	0.72	0.250	72.970
长预算	48	96	3.12	0.980	148.100

表 2: 完整 resident 占用分解，单位均为 μ s。脉冲列按并行批预留时隙计，1 μ s 脉宽借自原文实际波形；HV 前后各 1 μ s 是工程余量，binary 列含输入选通、5 ns 建立以及 10/20/50 ns 完整 sense 时隙；该预算非本地 SA 实测内在延时。

主情景的 ridge 约 54–72，不由“RRAM 应当很大”预设。参考点 $24\mu\text{s}$ 是所预算的脉冲持续时间， $48\mu\text{s}$ 为显式 HV 前后余量，局部选通/感测加控制仅 $0.97\mu\text{s}$ 。因此本程序的主导项是编程波形、恢复预留和达到窗口的重复次数；约三分之二写占用属于所选 HV 余量，不能全部归为材料不可消除的切换时间。若实际驱动支持更短恢复，替换这两项即可重算，不能将本表写成 RRAM 材料定律。成对长预算的 ridge 略低，是共同读周期增长快于此处写预算，并不表示重试变得有利。

参考点组织	活动写 lane	verify 读回 (ns)	Δ_R (μs)	τ (MB/s)	RI*
B32-W16 binary	16	30	72.970	0.219268	56.952
B32-W1 binary	1	30	1167.370	0.013706	911.118
B32-W1 SAR	1	30	1167.370	0.013706	911.118

表 3: 同一两阶段程序、脉冲、HV 预留、成功窗和 $K_R/K_S = 2/1$ ，仅改变活动并行度或校验通路。三行读侧相同， $\Delta_S = 10.25\mu\text{s}$ ；W1 仅启用已配置硬件中的一个 lane，SAR 复用原 CIM 转换器。

表 3 的第一、二行仅把活动写并行度 16 改为 1，仍保留同样的二状态通路、窗口、脉冲、HV 余量及尝试数，物理部分占用恰增 16 倍；单 cell 策略并非介质必需。第三行在同一单活动 lane 下复用已有 CIM ADC，读回部分同样为 $T_I + 5\text{ns} + T_A = 30\text{ns}$ ，故在统一完整 sense 预算下，W1 binary 和 W1 SAR 的时间相同。这不声称两种感测电路内在延时相等；它表明主点相对单 cell 对照的收益来自 16 个明确配置的驱动/独立读回通道，没有通过删掉 SAR 或把 binary 判决设为零来加速。

读侧仍主要受四个 32 项组及 ADC 累计次数影响。参考点内公共输入形成、ADC 和数字重构合计 8960 ns，5 ns 前端共 1280 ns，边界 10 ns。若接口额外需要 $h_A = 5\text{ns}$ ，则 $\Delta_S = 11.530\mu\text{s}$ 、 $\rho \approx 0.01110\text{GB/s}$ ；主 write verify 走解耦 memory 通路， Δ_R 与 τ 不变，而 ridge 约 50.63。读侧接口预算与主写感测配额不再被无条件捆绑。

1.5 R0 对接、估算边界与复算

R1 的共同任务、单矩阵边界及近似 ACIM 合同不变；R2 依据 32 项证据增加行分组；R3 保持八位平面、128 ADC、16 数字通道和无模拟保持；R4 保留 5 ns 专用前端并按公共 SAR 预算适配；R5 明确增加 16 个编程 lane 和专用 binary 窗口感测，计入实际两相位操作及掩码/重试。并行资源没有等面积等成本主张，也没有把 128-bit 口直接当成 128-cell 编程。结构及两路随动记录均见输入 JSON。

本轮不确定性收敛为两项：选定程序和窗口在目标 cell 上对应的组内尝试次数，以及跨 stack 编程波形及本地窗口感测预算的适配。本文已把它们变成可复算的有限情景及完成条件，不要求先取得完整良率、算法精度或同芯片两路实测才允许工程估算。相应地，主范围也不包含未达窗的失败尾部，不能被引用为通过认证的最大写时长。原文的 10 ns 读扰脉冲、1–10 ns 控制器能力、归一化 page-write 改善，以及封装产品的毫秒提交都未被偷换成本地完整写周期。

读后恢复没有被添加为 RRAM 必需维护；若部署条件需要状态重新校准或保持维护，应计入资源占用，不能增加逻辑 Q_R 。耐久与寿命另作可行性约束。读写作用于同一阵列，独立 memory SA 不自动提供同时读写；两路独立服务能力仍受同一边界内资源互斥约束。

本节的操作计数、完整服务与吞吐计算均调用共享接口，未修改公共实现。data 目录的输入 JSON 分开保存原值、跨实现操作锚点、工程选择与 R1–R5 记录。结果 JSON 给出有限主结果、物理映射列表、占用分解和两项参考点对照。脚本核对 128cell/16Byte 覆盖、同 WL 分相、尝试计数、完整服务及源文件哈希；数字表自动生成。这一交付完成的是参考设计估算，测量验证仍是后续校准其参数的途径。

表 4: 原始证据与工程选择分列。页码为本地 PDF 页序。

ID/来源	原值、单位、条件	定位	采用/换算及限制
E01 RRAM-05	28nm; 64×128 cell 由 4 个 64×32 子阵列构成; 32 输入项; RHRS/RLRS 典型 100/10 kΩ; m=1 的 LRS 约 0.5 μA, HRS<30 nA; Fig.7(b) 仿真使用 LRS10%/HRS30% 变化标准差 VTBL=0.1 V、VBL=0.3 V、VWL=0.6 V; 3-bit 空间权重、4-bit 原读出; RRAM-05 为 BEOL TaOx	PDF p.3 Fig.3/4; p.4 Fig.7; p.7 Fig.16/17	二状态与 m=1 读取; 选择 LRS8-12kΩ/HRS≥70kΩ 为设计验收窗, 原 typ 与仿真标准差不冒充保证界
E02 RRAM-05	PH0=5 ns; PH1-4 各 20 ns; 4-bit 输出 access=66 ns; 按 5/1/1/1 ns 估计优化 access=13 ns PH0 电流稳定与漏电补偿; PH1-4 比较和逐次参考扣除; 测试板外部 DAC 提供偏置	PDF p.5 Fig.9/10; p.7 Fig.18 及正文	5ns 作读前端锚点; PH1 intrinsic5ns 支持本地判决量级; binary 完整 sense 用共同 10/20/50ns 能力预算, 另计选通/建立; 非 SAR 精度缩放
E03 RRAM-05	memory 模式以 AX/ay 选择 cell, DIN/DOUT 数据; CIM 通路 with memory 通路解耦 IO 器件承受写电压, core 器件用于 CIM; 未报告完整 write/verify 时间或 128cell 并行	PDF p.3 Fig.3(a)/(b) 及 D 节	memory 电流 SA 与 CIM 读出解耦支持专用 binary verify; 不再把逐 cell 完整 SAR 当物理要求; 本设计新增明确的 16lane 资源
E04 RRAM-03	28nm、1Mb; 每 SET/RESET 后读比较阈值; 大多数 cell 名义条件完成, 数十 cell 需额外 program; 读扰测试 10 ns 脉冲 二状态 P&V 后 HRS/LRS 分布无重叠; 不报告绝对 SET/RESET/verify 周期或重试分布	PDF p.5 E 节及 Fig.9; p.4 Fig.7	二状态阈值 P&V 支持一次及少量追加尝试情景; K 为设计情景而非统计; 10ns 读扰脉冲仍不替代完整读回
E05 RRAM-06	40nm、2Mb; 两个 G0/G1 组, 每 IO 每组选一列; 组内全 done 再推进; timeout 报 fail; 时间轴归一化; 99.2% page-write 缩短 HRPW 先在 idle RESET 全页再 SET 所需 cell; FORMING 为另一步; 无绝对 page 时长	PDF p.1 AF/ARST/ASET; p.2 Figs.3-10	采用每 IO 双 group、独立 mask/done 及分组等待机制, 8 位平面 × 双 group 选择 16lane; 显式 RESET 再 SET 并计全部 RESET; 不从归一化图取绝对时间
E06 RRAM-01	130nm; SET 初值 1.2 V、RESET1.5 V、步进 0.1 V; 脉宽 1 μs; read 1-10 μs; ±1 μS; 30 次极性反转 timeout; 平均 8.52 脉冲; 集成预测 56 μs/cell 差分多级; gmin=1 μS, gmax=30/40 μS; 99% 达窗; 外部 DAC/ADC 控制限速; 3 轮重编程后至少 30min 再测推理; HfOx 加 TaOx 热增强层, 与 RRAM-05 的 TaOx 不同 stack	PDF p.10 Methods; p.11 延续; Extended Data Fig.3 在 PDF p.18	跨 stack 借用实际 1μs 波形; 1-10μs 读回保留测试层级, 不压入本地 binary 主服务。8.52 次/56μs、成功概率和 G 目标不移用

ID/来源	原值、单位、条件	定位	采用/换算及限制
E07 RRAM-02	28nm、576K; 64 ADC; 512 输出 需 8 轮; 单 cell verify; 模拟 program 最多 1000 脉冲; 32/128 输入 MVM 相对误差 1.14%/2.03% 1T1R/2T2R/hybrid 多级差分; 速 度按平均脉冲数比较	PDF pp.3-5 Figs.2-5; p.7 Fig.11 正文	保留 32 项主读分组; 28nm 最终 SET 幅度见 E10; 多级平均脉冲 数不充当 binary 分布
E08 RRAM-04	256 Byte buffer; tWC 在 50% 翻 转为 8500/17000 μ s 典型/最大, 100% 为 16000/25000 μ s; SPI 最 高 5MHz 1.65-3.6 V, -40 至 85°C; CS 上升 启动 NVM 提交, WIP 清零才结束	PDF p.9 WRITE; p.17 AC 表	完整数字存储提交证据, 与本地 CIM 单元分开; μ s 到 ns 乘 1000; 不能配本读侧给 ridge
E09 共享基线	128×128 INT8; BS=128 Byte; 8 权重平面、每平面 16ADC、16 数 字通道、每轮 2 拍; TI/TA/TD 为 2/10/2、5/20/5、10/50/10 ns 共同 28nm、0.9 V/25°C 近标称参 考, 非实测 PVT 保证; 顺序服务	shared_parameters.json common_conditions / reference_instance / selection_rules; tex/01、02	共同逻辑/读 ADC/数字预算不变; 读 r=32; 写并行由 16 个驱动/双 组寻址给出, 非 128bit 口
E10 RRAM-02	最终 SET 编程 BL 电压约 1.1-1.5V; 插图 WL 约 0.6-0.7V 28nm、1T1R/2T2R/hybrid 模拟编 程, 图为末次 SET 的分布而非 binary 完整波形	PDF p.7 Fig.8(b)	与 RRAM-01 共同支持 1V 量级可 调专用写域; 不据图反推脉宽或循 环次数
E11 本文选择	16lane、32binary 比较器; 每 lane 限流 300 μ A、总 4.8mA; 每次 HV 建立/回读各 1 μ s; 两目标验收窗; binary 完整 sense 时序 10/20/50ns、另计选通和 5ns 建立 8 位平面 × 双组, 2 计数器和独立 mask/done; 1.8V/8k Ω =225 μ A 只 作额定电流量级检查; 1.8V 需独立 耐压 I/O/电平转换, 原 core0.8V/IO1.2V 测量不提供耐压 证明	输入 JSON: 采用参数、写资 源	补齐可审查资源及 HV 恢复预算, 明确工程选择; 不把欧姆比值声称 为 RRAM 动态编程电流测量