

3D NAND 局部 CIM 服务估算

SLC 映射、完整操作与有限参考结果

1 3D NAND: SLC 参考设计的两路服务估算

本节采用不复制逻辑权重的 SLC 主映射、显式电流积分前端和完整页写/块擦预算，完成共同 128×128 INT8 任务的数值估算。三个成对情景得到 $\rho = 75.1\text{--}76.5$ kB/s；持续同地址整矩阵重写的 $\tau = 1.35\text{--}4.57$ kB/s、 $RI^* = 16.7\text{--}55.7$ 。它们描述给定资源与成功完成条件下的参考设计；器件原值、工程预算及推导量分列记录。另保留 108 次复制作为唯一组织对照，不据此选取各路径最快数值。

1.1 SLC 状态、固定逻辑任务与原生映射

NAND-05 使用 16-layer、64 Gb SGVC SLC 芯片测得：在选中 $V_G = 1$ V、 $V_{BL} = 0.2$ V、未选中 $V_{pass} = 4.5$ V 条件下，ON 电流均值约 2 nA、标准差约 0.3 nA，OFF 电流低于 0.5 pA (PDF pp.1–3、Fig.6)。两阈值态代表一个权重 bit；ON 态在饱和平台工作，降低对阈值微小漂移的敏感性，并不要求一个 cell 存储或精调八位模拟值。NAND-04 的 32-WL 模型沿用相关电流依据，两状态仍需 write-verify；其 Fig.8 明确展示不做 input decimal mapping 时的低电流求和，证明复制不是功能成立的必要条件。16 层实测器件与 32-WL 参考模型保持区分，原文算法准确率不迁移为本 128 项任务的精度保证。[2, 1]

原生几何保持 NAND-04 PDF pp.2–3 所选 $13824 BL \times 32 WL \times 3 SSL$ /block、64 块/subarray、 $144 \mu m$ BL 长度。一个选中 WL/SSL 页沿全部 BL 展开，为 13824 bit，即 1728 Byte。两个 subarray 共 128 块，构成八个权重位平面 $\times 16$ 个并行输出；八个数据 WL 组依次给出 128 个输出。它们组成一份矩阵和一个更新域，不是独立输入服务的复制。输出 j 、权重位 k 对应

$$\text{block} = (k, j \bmod 16), \quad \text{data-WL} = \lfloor j/16 \rfloor.$$

主情景 $c = 1$ ：每页 128 个逻辑权重 bit 占用 128 条 BL，每 bit 一个 SLC cell；其余 BL 输入保持在 SL 虚地电位，编程时 inhibit，另两个 SSL 不参与。完整物理页仍装入 1728 Byte 编码/掩码，不按有效 cell 数删减接口成本或缩短 program 周期。 $c = 108$ 对照把同一输入及对应权重 bit 等权复制 108 次，恰好占满 13824 条 BL；它仍逐输入 bit 处理，不增加逻辑 payload。

1024 个数据页合起来完成 16384 Byte INT8 矩阵。每页只有 16 Byte 的逻辑 bit 片段，八个相应位平面页才完成 128 个 INT8 权重，故主 resident 事务取整矩阵 $B_R = 16384$ Byte。每块仅八个有用数据页，另有两个已知码校准页；原生 96 个 WL/SSL 位置不能全部放入擦除摊销分母。未用 WL 不自动作为未来版本的 append 空间，也不扩大当前可计算状态。

1.2 读前端：从电流、显式资源到完整求值

普通 NAND 读需要页缓冲逐 bit 判决；本路径由 BL 提供输入，SL 汇合串电流，再做转换和数字重构。普通存储 t_R 不能直接充当 SL-CIM 周期。保留原 WL/BL 偏置与约 16 pF 的 SL 寄生，新增 128 路有反馈的虚地积分前端，每路另配 $C_F = 16$ pF 反馈/积分电容，总计 2048 pF；新增电容与原 SL 寄生是两份不同资源。16 pF 是以文献负载为锚点的非激进电容选择，0.4 V 是 0.9 V 外

围内的有用输出摆幅选择。积分器输出变化不移动 SL 电位，因此 $V_{BL} = 0.2 \text{ V}$ 相对于 SL 的器件条件不变；采样/参考适配为 ADC 保留输出余量。

按名义 ON 电流，一个满量程部分和对应 $I_{FS} = 128c \times 2 \text{ nA}$ 。固定积分时间由电荷守恒推导，不随某次输入的实际非零数缩短：

$$T_{int} = \frac{C_F \Delta V}{I_{FS}} = \frac{16 \text{ pF} \times 0.4 \text{ V}}{128c \times 2 \text{ nA}} = \frac{25}{c} \mu\text{s}. \quad (1)$$

$c = 1$ 的 256 nA 满量程因此积分 25 μs ；零输入也占用同一窗口。这里没有将 530 ns 的原 SL 建立时间按电流比机械放大，亦没有认为低电流自然保持原速度。

NAND-04 Table 1 的 303 ns WL 建立、12 ns BL 建立、530–750 ns SL 建立来自 RC/HSPICE 模型，后者针对 max-bit 输入映射。本文将 530/640/750 ns 作为新反馈前端适配 16 pF 负载的建立预算，恢复/复位再分配同长预算；恢复是新增工程选择，640 ns 为区间中点，均不是新电路实测。反馈前端须在这些预算内将 SL 稳定于虚地并复位积分器。共同 T_I, T_A, T_D 继续承担低压输入、SAR 样本时隙和数字阶段。

一次 $B_S = 128 \text{ Byte}$ 向量按八个 WL 输出组执行，每组先建立 WL，再处理八个输入 bit。每次八个权重平面并行、共 128 个 SAR 样本；16 条输出通道重构。参照 NAND-05 Fig.12，在 R0 两拍合并/累加前增加一拍数字增益/偏移校正，并配置 128 个小乘法器，因此 $k_A = 3$ 。补码符号位按负位权重构，交付 128 个 24-bit 结果；输出、位展开和广播不增加 B_S 。共享接口给出

$$N_E = N_C = 64, \quad N_{dig} = 192, \quad N_{scalar} = 8192.$$

将 $t_m = t_{BL} + t_{set} + T_{int} + t_{rec}$ 代入共享 ACIM 模板，并单列八次 WL 控制块，得到

$$\Delta_S = 8t_{WL} + 64(T_I + t_m + T_A + 3T_D) + 2T_D. \quad (2)$$

阶段顺序为建立、积分、采样转换、恢复和数字校正/重构；两拍边界时间包含输入捕获与最终结果提交。不使用跨向量流水、plane/die 并行或外部接口带宽。

共同合同是近似部分和，不是精确 INT8 乘加。以独立 cell 随机变异估计，满量程求和误差相对于一个逻辑计数步长为

$$\frac{\sigma_{sum}}{I_{LSB}} = \frac{0.3\sqrt{128c}}{2c} = \frac{1.697}{\sqrt{c}}.$$

这只估算数据 cell 的随机变异，不含参考页误差；它和 ADC 名义十位、有效约八位是不同误差来源。 $c = 1$ 约 1.70 计数 LSB； $c = 108$ 约 0.163，相关漂移不按该式平均掉。两个组织保持逻辑格式与近似合同，不能声称具有相同最终误差。

1.3 写入预算：可借用的完整操作与有限校准

NAND-01 PDF p.2 的 MLC 完整 program 为 1.3/2.5 ms (typ/max)，TLC 为 1.63/5 ms；两列 erase 均为 15/45 ms。它们是 32-stack floating-gate 商品状态，和所选 SGVC SLC 并非同一产品。这里借用完整高压建立、编程/校验、块擦/校验及恢复的操作量级：选择 $P = 1.3/2.5/5 \text{ ms}$ 的整页 program 预算，以及 $E = 15/30/45 \text{ ms}$ 的整块 erase 预算；30 ms 为中点，5 ms 窗口为实现与额外校验留出余量。不同电荷存储结构的具体脉冲或多级判决终点不直接迁移。这些预算不是 SLC 固有或保证上下界，也不按 1728 Byte 小页或 128 个有效 cell 相对于商品页的比例缩时。[3]

所选写策略是两阈值窗口的 binary program/verify，使 ON 工作在源文饱和平台、OFF 保持分离；0.3 nA 量级的剩余电流随机变异仍进入近似读误差。它不附加逐 cell 八位模拟电流精调。完整 P 包含泵建立、全部内部 program/verify 循环以及恢复；不再另叠同一次 verify。NAND-02 的低/高电平 verify 及 CLK_UP、sense、CLK_DOWN、strobe 步骤，和 SLC burst 的泵 set/reset 省略机制，说明这些阶段不能漏计；本文逐页支付完整预算，不采用 11% 的 burst 折扣。NAND-03 的 75

MB/s 是多 plane die 吞吐，仅作层级核查，不代替本更新域。[4, 5]

每块采用两个已知码 WL，分别提供零点和满量程参考。数据写完后重新读这两页，计算仿射校正系数，再对满量程参考页只打开一半逻辑输入作一次复测，因此每个矩阵事务总计三轮参考读、两次 WL 设置。128 路 ADC 并行采样；16 条系数计算通道分八批，每批一拍差值、24 步定点除法、一拍存储；复测每批两拍做校正/比较，另两拍控制，共

$$N_{cal,D} = 8(1 + 24 + 1 + 2) + 2 = 226.$$

24 步除法是所选 24-bit 逐位算法，系数含 16 个小数 bit。已知码页、除法/寄存器及推理乘法的结构由 NAND-05 PDF p.2、Fig.12 支持；三读和固定拍数是本文实现选择。整个矩阵事务的校准服务为

$$C = 2t_{WL} + 3(T_I + t_m + T_A) + 226T_D. \quad (3)$$

有限复测采用无饱和且半量程残差不超过四个逻辑计数的参考验收门槛，为 $c = 1$ 随机变异和转换误差留余量；它不是所有输入的误差上限。页在 P 截止时未通过 binary verify、块在 E 截止时未完成 erase verify，或校准复测失败，都不发布该矩阵或计为成功 payload；返回失败，不隐含无限重试。后文范围以满足所声明预算/终点的参考操作为对象，不估算全器件良率。

情景	建立/恢复各 (ns)	T_{int} (μs)	P (ms)	E (ms)	C (μs)
短预算	530	25	1.3	15	79.310
参考	640	25	2.5	30	80.687
长预算	750	25	5	45	82.582

表 1: 主情景的选定预算及推导校准时间。 P/E 是完整操作预算； T_{int} 由电荷守恒导出， C 由三次参考读和固定数字序列导出。

1.4 完整 resident 事务与有限吞吐结果

页数据经 128-bit 接口装入，一页需 108 拍，命令及完成另占两拍，故 $F_{page} = 110T_D$ 。提供一页 1728 Byte 缓冲，逐页装入和 program；接口宽度不代表所有 cell 同拍写完。所有 program 及 erase 使用一个更新域。

预擦除 append 要求八个数据 WL 已经擦除、两个参考 WL 已经编程；写完 1024 个数据页后仍执行式 3，不能省去新背面图案引起的重校准。该窗口只支撑声明的数据页。持续同地址整矩阵重写先擦除 128 块，随后重建 1024 数据页和 256 参考页，再校准。冷启动也须建立参考页，不能直接冒用 append 初始条件。两种完整事务为

$$\Delta_{R,app} = 1024(F_{page} + P) + C, \quad (4)$$

$$\Delta_{R,rw} = 1280(F_{page} + P) + 128E + C. \quad (5)$$

校准页不增加 B_R 。持续事务按每个有用数据页核算时，program/装入系数为 10/8、擦除项为 $E/8$ ；分母八来自固定状态实际使用的八页，不是原生 96 页。任意局部更新涉及保留同块其他输出的读出/回写，应另计实际步骤，本节取清楚可复算的整矩阵替换。

共享公式按相同逻辑字节和完整时间计算：

$$\rho \approx \frac{128}{\Delta_S}, \quad \tau \approx \frac{16384}{\Delta_R}, \quad RI^* \approx \frac{1}{128} \frac{\Delta_R}{\Delta_S}.$$

参考点 $\Delta_S = 1.687682$ ms、 $C = 80.687$ μs 。append 与持续重写分别完成于 2.560644 s 和 7.040785 s；写入时间较长源于 1024 个 bit 片段页及单域块擦，而不是将物理冗余加进逻辑字节。

参考事务	数据/参考页	program 次数	erase 次数	Δ_R (s)
预擦除 append	1024/0	1024	0	2.560644
同地址持续重写	1024/256	1280	128	7.040785

表 2: 整矩阵服务操作计数与参考时间。两行都完成 $B_R = 16384$ Byte; 每页完整装入 108 拍加两拍控制, 串行单更新域。

情景	Δ_S (ms)	ρ	τ_{app}	RI_{app}^*	τ_{rw}	RI_{rw}^*
短预算	1.6722	76.55	12.3	6.221	4.571	16.75
参考	1.6877	75.84	6.398	11.85	2.327	32.59
长预算	1.7050	75.07	3.199	23.47	1.347	55.73

表 3: 有限主情景结果; 三个吞吐列单位均为 kB/s (10^3 Byte/s)。append 只针对已有预擦除数据页和已编程参考页的窗口; 两种写入均重新校准。

主情景的成对范围为: 预擦除 append $\tau = 3.20$ – 12.3 kB/s、 $RI^* = 6.22$ – 23.5 ; 持续重写 $\tau = 1.35$ – 4.57 kB/s、 $RI^* = 16.7$ – 55.7 。1 kB/s 等于 10^{-6} GB/s。这些有限结果来自明确的资源、截止预算与操作序列; 不是把原商品 MLC/TLC 的 typ/max 改名为 SLC 测量范围。

参考读服务约 95% 来自 64 次积分; 增加普通数字频率难以显著改变主情景。持续参考写服务中, program 占 3.2 s、erase 占 3.84 s, 物理页利用率和块擦是主要因素; 约 0.704 ms 数据装入/控制与 80.687 μ s 校准已计入。寿命与周期维护仍需结合使用窗口另列, 不转换成年平均速率混入瞬时 τ 。

1.5 单一组织对照与方法接入

参考外围/写预算	T_{int} (μ s)	ρ (kB/s)	τ_{rw} (kB/s)	RI_{rw}^*	σ /LSB
$c = 1$	25	75.844	2.327	32.593	1.697
$c = 108$	0.2315	1248.8	2.327	536.66	0.1633

表 4: 唯一组织对照: 同一前端、字节、完整写预算和校准规则, 仅复制数变化。随机误差列为独立同分布满量程估计; 二者逻辑格式相同, 最终误差能力不相等。

108 次复制保持同样 128 路前端、每路 16 pF 积分电容、输出摆幅、program/erase 预算、页装入和校准规则。电流增大使积分窗口减至 0.231481 μ s; 建立/恢复占用仍存在, 因此参考 ρ 提高约 16.47 倍, 非 108 倍。写入只因校准读缩短而略变, RI^* 随读能力显著增大。主情景所需积分电容充放电电流为每路 0.256 μ A、压摆率 0.016 V/ μ s; 108 对照提高到每路 27.648 μ A、1.728 V/ μ s, 128 路总信号电流约 3.54 mA。更高驱动/压摆能力是对照成立的条件, 这些数值不是测得功耗。更小的随机误差是复制的另一效果, 不能把该对照称为等精度或等 cell 数比较。

本案例沿用 R1 逻辑合同; R2 记录块/SL 与 WL 分组; R3 显式列新增积分和数字校正资源及 108 对照; R4 区分原始模型、操作预算与电荷推导; R5 保持真实页、有效 payload、校准维护及单更新域。现有共享顺序组合接口已经能够表达这些步骤, 无需改共享理论、JSON 或 API。本节已完成该参考设计的有限数值估算; 算术检查验证计数、单位与数据同步, 模拟前端适配及预算内写入的实现能力仍是工程选择的验证对象。不给出最终 Table I 或 workload 结论。

参考文献

- [1] NAND-04: W. Shim and S. Yu, “System-Technology Codesign of 3-D NAND Flash-Based Compute-in-Memory Inference Engine,” IEEE JXCDC, 7(1), 61–69, 2021. DOI: 10.1109/JX-CDC.2021.3093772.
- [2] NAND-05: H.-T. Lue et al., “Optimal Design Methods to Transform 3D NAND Flash into a High-Density, High-Bandwidth and Low-Power Nonvolatile Computing in Memory Accelerator for DNN,” IEDM, 38.1.1–38.1.4, 2019. DOI: 10.1109/IEDM19573.2019.8993652.
- [3] NAND-01: Micron Technology, “Micron 3D NAND Flash Memory Technology,” product flyer, 02/16, 2016, p.2.
- [4] NAND-02: J. M. Thimmaiah et al., “A 2Tb 4b/Cell 6-Plane 3D-Flash Memory with 37.6Gb/mm² Bit Density and >85MB/s Write Throughput,” ISSCC, 15.1, 2026. DOI: 10.1109/ISSCC49663.2026.11409136.
- [5] NAND-03: W. Cho et al., “A 321-Layer 2Tb 4b/cell 3D-NAND-Flash Memory with a 75MB/s Program Throughput,” ISSCC, 30.5, 2025. DOI: 10.1109/ISSCC49661.2025.10904748.

参数证据与定位

表 5: 原始量、采用预算与换算理由。

来源/定位	原值与条件	采用及桥接
NAND-04 PDF pp.2-3 II-A/C, Figs.1/3	13824 BL $\times$ 32 WL $\times$ 3 SSL/block; 64 blocks/subarray; BL length 144 μm 。作者 32 nm 外围 CIM 结构模型; 非商品 16-KiB 页	保留几何; 2 个 subarray 共 128 块组成一份状态。每 WL/SSL 物理页 13824 bit=1728 Byte; 每块 8 个数据页, 另 2 校准页。
NAND-05 / NAND-04 05 PDF pp.1-3, Fig.6; 04 PDF p.7 Figs.7/8	SLC ION $\approx$ 2 nA, sigma $\approx$ 0.3 nA; IOFF<0.5 pA; selected VG=1 V, VBL=0.2 V, Vpass=4.5 V; no-input-copy SL current distribution also reported。05 为 16-layer SGVC 实际器件; 04 为 32-WL 模型。饱和平台降低对 Vth 漂移敏感性, 仍有 cell 电流变异	主情景 c=1, 一逻辑 bit 对应一个 SLC cell; 128 输入最大 256 nA。108 复制是组织对照, 非 INT8 逻辑必需。保留近似误差, 不施加逐 cell 多级电流精调。
NAND-04 PDF p.3 Table 1 / II-C	WL setup 303 ns; BL setup 12 ns @50% sparsity; SL setup 530-750 ns @max-bit input; native SL capacitance $\sim$ 16 pF。RC/HSPICE 估计, 非新积分前端实测	WL 每输出组一次 (8 次/向量), BL 每求值一次。新前端建立用 530/640/750 ns 负载锚定预算; 恢复另分配同长预算, 属新增选择。640 是中点。
本文设计 / NAND-04 参考前端选择; 04 PDF p.3 的 16 pF 负载锚点	Added feedback/integration capacitor CF=16 pF/channel; useful output swing 0.4 V; 128 channels。工程资源选择; 额外总积分电容 2048 pF, 不能冒称原文已有。虚地 SL 保持源文器件偏置	Tint=CF $\times$ 0.4V/(128 $\times$ c $\times$ 2nA): c=1 为 25 μs , c=108 为 0.231481 μs 。新电容、摆幅与时间推导分开标记; 普通存储 tR 不作 CIM 周期。
NAND-04 / NAND-05 04 PDF p.2 II-A 及 p.4; 05 PDF p.2 及 p.3 Fig.6	Both binary threshold states use write-verify; programming voltage $\sim$ 20 V; selected VG lies on ON-current plateau。SLC 两阈值分类及饱和读; 不是 8-bit 模拟 cell 目标	完整 P 覆盖泵建立、program/verify 循环、恢复; 目标是源文 SLC 窗口/电流分离量级, 剩余 0.3nA 随机变异由近似计算承担。
NAND-01 PDF p.2 Key Specifications	MLC tPROG typ/max=1.3/2.5 ms; TLC=1.63/5 ms; both tBERS typ/max=15/45 ms。32-stack floating-gate 商品 MLC/TLC, 非所选 SGVC SLC; 完整内部操作块含相应模式的 verify	选择 P=1.3/2.5/5 ms, E=15/30/45 ms 作为两阈值参考服务预算; 30 是擦除中点。借用完整高压/写验/擦除的量级, 不迁移其多级终点或保证, 不按小页/有效 cell 数缩时。
NAND-02 PDF pp.1-3, Figs.15.1.2/5	Verify includes CLK_UP/sense/CLK_DOWN/strobe and low/high levels; SLC burst saves $\sim$ 11% interior time by pump set/reset skip。QLC 产品的 SLC-cache 机制; 未报告 SLC 绝对 P/E	确认 verify 与泵建立/恢复不能漏计; 参考程序逐页完整执行、不取 11% 折扣。截止仍未通过阈值 verify 则失败, 不把该 payload 计为成功。
NAND-05 PDF p.2 II-(e); p.4 Fig.12	One or two WL known codes; calibration divider/register and inference multiplier。已知码校准与数字校正结构; 固定拍数由本文选择	固定 2 校准 WL, 零/满量程两读后计算系数, 再半输入复测, 共 3 读/2WL 建立; 16 通道 24 步倒数、比较与存储计 226TD。每次求值另 1 拍数字校正, kA=3。
NAND-01 / NAND-03 01 PDF p.2; 03 PDF p.1 及 p.2 Fig.30.5.6	MLC/TLC normal tR=77/100 μs ; QLC 6 planes, 16kB page, 1.3ms program, 75MB/s die throughput。普通存储判决/多阈值模式, 且 die throughput 含 plane 并行	仅作数量级和层级核查; 不用 tR 代替 SL-CIM 积分, 不用 die 吞吐或接口带宽代替单更新域。
公共基线: 参数 JSON 与 R0	128 $\times$ 128 INT8; BS=128 Byte; BR=16384 Byte; 8 planes $\times$ 16 ADC; (TI,TA,TD)=(2,10,2)/(5,20,5)/(10,50,10) ns; write port 128 bit。已接受共同选择; ACIM 近似、128 $\times$ 24-bit 输出; 无等面积约束	逻辑/时隙不改; 导入共享接口算服务。额外数字校正与积分资源显式列为结构接入选择; 不声称 c=1/c=108 等最终误差。