

二进制 PCM 的局部 CIM 服务估算

1 状态、映射与参考实现

本节采用**二进制/SLC PCM**、**八位平面**、**电压式近似 ACIM**，配 32 个实际电流写驱动及复用读侧 ADC 的终态校验。共同 28 nm 外围下，成对工程情景得到 $\rho \approx 0.00104\text{--}0.00521\text{ GB/s}$ 、 $\tau \approx 4.95\text{--}7.97\text{ MB/s}$ 、 $\text{RI}^* \approx 0.211\text{--}0.653$ ；参考点分别为 0.002500 GB/s 、 6.874 MB/s 和 0.364 。结果来自一份完整局部参考设计的操作预算，既不是原论文芯片的实测两路性能，也不是 PCM 材料固有范围。

共同逻辑任务为 $128 \times 128\text{ INT8}$ 矩阵乘 INT8 向量， $b_S = b_R = 1\text{ Byte/element}$ ， $B_S = 128\text{ Byte}$ ，resident 容量 16384 Byte ，交付 128 个 24-bit 结果容器。每个权重用八个二状态 cell 存补码；每平面 $128 \times 128\text{ cell}$ ，全部 131072 cell 。输入/权重符号位均按 -2^7 数字重构。所谓二进制只约束存储状态类别，并不保证所有 SET cell 的电导相同；本节遵循经校准的近似部分和合同，不把 24-bit 容器写成 24-bit 物理精度。

PCM-03 的 40 nm 宏以 2 个 SLC 和 3 个 MLC cell 表示 8-bit 权重，同次激活 8 条 WL，8-bit 输入串行八拍。各列经固定偏置电流 I_M 产生电压 V_{MAC} ，再用四阶段 VSR-VSA 及移位加法读出。其纯 SLC 信号裕量对照支持选取二状态实现，但本文不沿用三只 MLC 或数据相关跳拍。保留该电压式组织的八项分组，八个等尺度 SLC 平面并行，因此输入分 16 组；八项二进制部分和为 $0 \dots 8$ ，共有 9 个等级。8 行是所选实现的结构条件，不能升级为 PCM 的介质上限。

写侧以 PCM-01 的 14 nm 电流 IDAC 与对角译码为锚点：其逻辑上可选一整条 256-cell 对角线，实际上仅 32 个 IDAC 并行，每 IDAC 复用 8 条同极性 SL，完成一条对角线需 8 批。本设计选择**全局 32 个 IDAC**、**八平面顺序写**，每 IDAC 在当前平面复用 4 个输出列。每平面仍为完整 128 行阵列，CIM 模式选同组 8 条输入 WL，program/verify 模式则用对角选通，每个输出列最多选一 cell。

这个组合需要模式隔离开关、电流驱动到位线/源线的路由、两种译码及耐压选通支路；不是把两个原宏直接拼接成实测性能。具体地，每 cell 的访问管栅信号通过新增二选一模式 mux，在输入行 WL 信号与对应对角选择信号之间切换：CIM 模式由所选八行的输入 bit 门控，program/verify 模式由 $r - c$ 对角号门控；未选平面保持关闭。这样同一 PCM 状态由同一访问管服务，两类栅线不会直接短接。每 cell 的模式 mux、两套栅控布线及电平转换是额外资源，其扇出/寄生需落入所选读前端和写驱动建立预算，尚未声称版图等价或电路验证。读模式将写 IDAC 断开，以 I_M 偏置的电压前端服务；写模式断开读前端，由 IDAC 形成 SET/RESET 波形；校验模式仅选单 cell 并复用读侧 SAR。32 路 RESET 的峰值电流配额为 $32 \times 700\text{ }\mu\text{A} = 22.4\text{ mA}$ ，SET 上界为 4 mA，需专用限流供电与 I/O 器件，不能由 0.9 V 核心电源直接保证。八个平面是一份权重矩阵的位切片，没有增加独立服务单元。

2 完整 streaming 求值与前端预算

沿用 R0 的每平面 16 ADC、共 128 ADC、16 条数字输出通道及每轮两拍重构。每 ADC 复用 8 个输出列；每次只求值 16 列，再换组重新建立，无跨组模拟保持。每输入 bit 遍历 16 个行组和 8 个输出组，故共享 API 给出

$$N_E = N_C = N_{\text{rec}} = 8 \times 16 \times 8 = 1024, \quad N_{\text{dig}} = 2048, \quad N_{\text{scalar}} = 131072.$$

这里的标量转换次数不是逻辑输入字节，整个过程仍只服务 128 Byte。

V_{MAC} 随状态组合变化，**SAR 的原始电压码不能直接充当 0...8 的计数**。每 ADC 通道配置 9 等级的标定阈值或小型译码表，将电压码映为近似部分和；需覆盖所选列的偏置/增益差异。第 1 拍并行完成 128 个等级译码和 16 组八平面位权合并，第 2 拍按输入 bit 权重累加到对应输出寄存器。这个有限等级译码与加法满足所选 T_D 是参考实现的资源/时序条件；原四阶段 VSR-VSA 由该前端和 SAR 替换，不再额外累加。SLC 电导离散、泄漏、状态组合非线性及相邻电压分布重叠仍形成近似误差，二状态终态通过不能消除它们。

PCM-03 报告完整 access 范围 3.25–15.9 ns，在 0.95 V 下 8b IN/8b W/19b OUT 的 Shmoo 点为 14.3 ns (PDF p.1、p.2 Fig.11.3.6)。它已包含原宏前端、感测和局部逻辑；不能从中拆出一个实测 cell 延迟，也不能把 14.3 ns 再完整叠到公共输入、ADC 和重构上。这里仅用它支持八项电压前端的数 ns 到数十 ns 量级，选取

$$F_A = T_I + t_{m,A} = 10/20/50 \text{ ns}$$

作为含输入形成和公共复位的总前端预算，覆盖 WL/列选通、固定电流建立及电压节点稳定；原文没有单独测出这三个数。短端要求较快前端，参考和长端给电压建立及接口负载较多预算。公共 SAR 再用 $T_A = 10/20/50 \text{ ns}$ ，两拍数字重构用 $T_D = 2/5/10 \text{ ns}$ 。复算程序调用共享 A 模板时填 $t_{m,A} = F_A - T_I$ ，避免重复计算输入形成。

全部阶段顺序执行；输入捕获与 128 个结果容器最终提交合计两拍。因此

$$\Delta_S = 1024(F_A + T_A + 2T_D) + 2T_D, \quad \rho \approx 128 \text{ Byte}/\Delta_S. \quad (1)$$

参考点为 $1024(20 + 20 + 10) + 10 = 51210 \text{ ns}$ 。前端与 ADC 各占 20480 ns，数字译码/重构 10240 ns，边界 10 ns。相对于仅一组 128 行的 R0，16 个行组使主要读占用扩大 16 倍；本结果主导因素是这项明确的结构选择，不能解释成 PCM 单 cell 读需数十微秒。

3 二状态写序列、终点与跨实现桥接

PCM-01 Methods (PDF p.7) 给出 RESET 125 ns、700 μA ，以及 SET 250 ns、尾沿 50 ns、125 μA 。其措辞没有明确 250 ns 是否已含 50 ns 尾沿，本文保守计 SET 总波形 300 ns，另记录总 250 ns 的敏感性。每物理批先 RESET 所有目标 cell，再只对目标 bit 为 1 的 cell 施加 SET；SET 掩码之外保持 RESET，固定调度不因数据稀疏而缩短。每批 RESET、SET 各一次，随后实际读取全部 cell 的最终状态。

二状态的依据是原文明确分离的 SET/RESET 分布：绝大多数核心的 unit-cell 可达 $|G_{\text{RESET}}| < 5$ 、 $G_{\text{SET}} > 50 \text{ ADC counts}$ ，报告超过 99% 的 unit-cell 满足该标准，一个核心为 98.4% (PDF p.4、p.14 Fig.2a)。这支持大幅分离的端态，而不证明本参考设计 256 个 cell 全部一次成功，更不证明相同读出电流。原 4-PCM unit-cell 和 CCO 码值不能作为本设计单 PCM/SAR 的通用量纲。实现时在同一读偏置和前端下标定 HRS 上阈值、SET 下阈值及量程检查，保留互不相交的状态窗；失败必须返回状态，不能计为成功的 B_R 。

主情景描述的是**经过器件表征的正常单次端态更新服务**，不估造未报告的批良率、额外重试分布或最大完成时间。其有限预算有具体依据：原文对端态确实使用一次完整 SET/RESET 波形，而连续中间电导才进一步采用 125 ns 迭代脉冲、每次 read/verify、5 ADC counts 误差窗及最多 30 次迭代。把 30 次直接搬到二进制程序没有依据。这里完整保留两种端态波形与真实终验；若目标实现经常需要追加脉冲，就必须按实际批次数增加写占用，当前 τ 不能当作该失败尾部的持续带宽保证。

PCM-06 的 60/120/240 ns 脉宽实验显示器件间、周期间变异，且中间状态变异较大 (PDF pp.3–4)；其 512 列并行使用公共幅度 DAC 和每列独立脉宽，连续模拟闭环需要 FPGA 计算下一轮。PCM-05 的独立 Ge-rich GST 测量采用 75 ns 脉冲，但材料、幅值和选择器条件不同 (PDF p.3)。它

们支持几十到几百 ns 的编程波形量级，并不把 60 ns 或 75 ns 变成本例完整周期。1000 次是实验统计序列，1.2 ns/tick 是输出编码；二者均未进入每更新必需操作数。

每批专用驱动额外计三段 $g = 10/20/50$ ns：IDAC/路由建立、RESET 后的冷却及 SET 偏置转换、SET 完整尾沿结束后的路径隔离与低压回读偏置恢复。这是波形之外的明确工程预算，不是原文测得的热恢复常数；其量级相对 125–300 ns 波形较小，参考点三段共 60 ns。其中 SET 的 50 ns 下降尾沿已经包含在 300 ns 内，第三段从尾沿完成之后开始，不再支付同一下降波形；后续每次二状态校验重新执行完整本地前端建立。没有复制 RRAM 的微秒级高压余量，也没有将材料亚 ns 切换或 FPGA 等待补成周期。

4 32-Byte 对角事务与复用 ADC 的完整读验

为了把并行资源落实到选通位置，定义输入行 r 、输出列 c 。固定对角号 $d \in [0, 127]$ 和列内槽 $s \in [0, 3]$ ，事务的 32 个逻辑权重为

$$c = 4h + s, \quad r = (c + d) \bmod 128, \quad h = 0, \dots, 31.$$

32 个 IDAC 分别负责一个 4 列组，每次仅一个平面活动；顺序遍历八平面，每批 32 个 cell，共 256 个 cell，完成 32 个 INT8 权重，因此 $B_R = 32$ Byte。两拍 128-bit 数据装入 256-bit 缓冲，首拍与命令合并，准备/完成及装入总占用 $T_{\text{front}} = 3T_D$ ，不是由接口宽度推出 32-cell 并行。

校验复用当前平面的 16 ADC。ADC 号 $a \in [0, 15]$ 负责 8 列组，两批依次选择 $c = 8a + 4k + s$ ， $k = 0, 1$ ，同时选中其对角行。每批 16 个 ADC 各读取一 cell；第二批重新复位、建立并读出，不保留前一批的模拟结果，不假设 32 个免费 hold 槽。对角门控在每列独立选择一 cell，此时不启用 CIM 的八 WL 并行模式。

单 cell 二状态终验采用同一 I_M 、**钳位和列电压通路**，每批完整重复 F_A ，随后公共 SAR 转换 T_A 和一拍 16 路终态比较。这个桥接不是因为“binary 必然更快”，而是八行 SLC 求值本身已经包括 $q = 1$ （一个 SET、其余 HRS）和 $q = 0$ （全 HRS/off）两端：所选 F_A 必须覆盖这些最弱有效等级的建立和量程，不能只对八个 SET 的强信号成立。对角校验时同一访问管的 gate 驱动电平与计算模式相同，最多一 cell 导通；列负载、 I_M 和钳位保持，未选支路泄漏/偏置的变化由校验专用两阈值标定处理。无导通/高阻端由钳位提供确定的低端或高端电压，而不等待未定义的浮动节点。上述兼容性与最弱码建立是本参考前端的工程条件；若某实现单 cell 需要更长建立，应修改 F_V ，而不是沿用主值。

保留完整 $F_V = F_A$ 没有把原 14.3 ns 整体 access 重复加入，也没有假定全部八 cell 总电流始终更大；判决只接受两个分离端态，不要求模拟中间电导精调。每批重新建立确保不依赖保持槽或前批结果。令 $t_V = F_A + T_A + T_D$ ，完整 resident 服务为

$$\begin{aligned} \Delta_R &= 3T_D + 8[T_D + 3g + 125 \text{ ns} + 300 \text{ ns} + 2t_V], \\ \tau &\approx 32 \text{ Byte}/\Delta_R, \quad \text{RI}^* \approx 4\Delta_R/\Delta_S. \end{aligned} \tag{2}$$

内层一拍用于批地址/模式配置，三段专用转换及两种端态波形随后执行，再依次完成两批终验。八个权重平面、RESET/SET、16 次校验均只增加服务时间，逻辑写 payload 只计一次。RESET 后不作独立中间校验，因为最终校验已经检查目标 0 和目标 1，程序没有以 RESET 中间结果决定下一脉冲。

逐一遍历 128 个对角号和 4 个列内槽，得到 512 个原生事务；每个 (r, c) 唯一对应 $d = (r - c) \bmod 128$ 、 $s = c \bmod 4$ ，故完整矩阵无遗漏、无重复。总有效 payload $512 \times 32 = 16384$ Byte，总耗时 $512\Delta_R$ ，聚合 τ 不变。它支持完整装载或按这些对角组对齐的更新；任意连续/稀疏权重更新若只使用其中少数位置，必须按实际有用字节重算，不能套用 32 Byte 的满利用率。正常 PCM 更新没有额外 block erase 摊销，RESET 已逐批支付。

5 成对结果、主导因素与边界

情景	Δ_S (μs)	Δ_R (μs)	ρ (GB/s)	τ (MB/s)	RI*
短	24.580	4.014	0.005207	7.972	0.6532
参考	51.210	4.655	0.002500	6.874	0.3636
长	122.900	6.470	0.001041	4.946	0.2106

表 1: 二进制 PCM 的成对服务预算; GB/MB 为十进制单位, 时间小数用于复算。

参考点手算为

$$\Delta_R = 15 + 8[5 + 60 + 125 + 300 + 2(20 + 20 + 5)] = 4655 \text{ ns},$$

$$\rho = 128/51210 = 0.0024995 \text{ GB/s}, \quad \tau = 32/4655 = 0.0068743 \text{ GB/s},$$

$$\text{RI}^* = (128/32)(4655/51210) = 0.363601.$$

完整矩阵装载耗时约 2.383 ms, 服务字节与 512 个事务一同聚合。主范围是固定模式下三个成对预算, 不能将独立最短读与最长写随意组合; 独立端点外包络约 0.131–1.053, 只是外包络。成对 ridge 变化来自固定编程波形与读前端/外围占用的不同比例, 不是某个抵消关系的普遍稳健性。

参考点 resident 占用	ns	占比 (%)
命令、数据装入及提交	15	0.32
八批选通/模式控制	40	0.86
三段专用驱动转换	480	10.31
RESET 脉冲	1000	21.48
SET 平台及尾沿	2400	51.56
二状态重新建立/读出	320	6.87
替代 SAR 转换	320	6.87
终态比较	80	1.72

表 2: 完整写服务分解。接口与内部读验不增加逻辑写入字节。

参考点的两种编程波形共 3400 ns, 占写服务 73.0%; 三段驱动转换共 480 ns, 占 10.3%; 16 次二状态前端建立与 SAR 各 320 ns, 合计 13.7%。因此此二状态主程序由 SET/RESET 波形主导, 前端和公共外围也已完整支付。SET 总长若按 250 ns 解释, Δ_R 降到 4.255 μs , τ 约 7.521 MB/s, ridge 约 0.332; 这约 8.6% 差异保留为波形解释的不确定性。

唯一组织对照保持相同状态、32-IDAC、16-ADC/平面、每次 32-Byte 事务及所有 program 步骤, 把每次终验前端由 F_A 改成**保守模拟弱信号读验**的 768 ns。其依据是 PCM-01 PDF p.8 的小电导校验: 0.2 V、512 ns 读脉冲和 256 ns 预充电, 原 CCO 在脉冲内编码。本对照将 768 ns 整体作为新弱信号前端配额, 其后用共享 SAR 替换原 CCO; 没有另计原 CCO 转换, 也不声称原 768 ns 是纯器件延迟或 SLC 必需时长。

参考对照 $\Delta_R = 16.623 \mu\text{s}$ 、 $\tau = 1.925 \text{ MB/s}$ 、ridge=1.298, streaming 不变; 比本地主二状态路径多 $16(768 - 20) = 11968 \text{ ns}$, 写服务约慢 3.57 倍。该对照中的前端读验占 73.9%, 说明把精细模拟小电导组织强加给粗端态, 会改变写侧主导项。若所选前端不能在相同偏置/钳位下满足 $q = 0/1$ 的建立条件, 弱信号方案是可追溯的保守预算; 两者差别不能被解释成 PCM 材料固有写速度范围。补充任何更长单 cell 建立条件都须同时更新主读的最弱码兼容性判断。

读写使用同一状态和 ADC，本文分别估计两路服务能力，不保证同时实现各自峰值。PCM 读后无需例行 restore；本地服务窗口没有加入周期刷新。保持漂移不会因选择二状态而完全消失，长期再标定或重编程如有需要，应额外计入占用，不能增加 workload 的逻辑更新字节；耐久与寿命另列可行性约束。

R1 保留共同任务、近似 ACIM 合同和单域；R2 明确八行组来自代表性电压实现；R3 保持 128 ADC、16 数字通道和两拍重构，增加必要 9 等级标定译码；R4 令前端预算含 T_I 并替换原 VSR/CCO，不重复叠完整原宏；R5 以实际 32-IDAC、256-bit 缓冲、对角事务及读验 mux 计算写入。最大不确定性是端态波形跨实现适配，以及同一电压前端对单 cell $q = 0/1$ 的建立兼容性；其条件和弱信号组织对照均留在输入 JSON 及上述预算内。脚本导入共享 API，检查实际映射、两批重新读验、阶段覆盖、单位、成对结果、源 PDF 及共享文件哈希；默认只读，显式--emit 才更新派生数据和数字表。

参考文献

- [1] M. Le Gallo et al. A 64-core mixed-signal in-memory compute chip based on phase-change memory for deep neural network inference. Nature Electronics 6, 680–693, 2023. doi:10.1038/s41928-023-01010-1. 本地 PCM-01, 25 页作者稿。
- [2] W.-S. Khwa et al. A 40-nm, 2M-Cell, 8b-Precision, Hybrid SLC-MLC PCM Computing-in-Memory Macro with 20.5–65.0 TOPS/W for Tiny-AI Edge Devices. ISSCC, 2022. doi:10.1109/ISSCC42614.2022.9731670. 本地 PCM-03, 3 页。
- [3] P. Narayanan et al. Fully On-Chip MAC at 14 nm Enabled by Accurate Row-Wise Programming of PCM-Based Weights and Parallel Vector-Transport in Duration-Format. IEEE TED 68, 6629–6636, 2021. doi:10.1109/TED.2021.3115993. 本地 PCM-06, 8 页。
- [4] J. H. Q. Palhares et al. Phase Change Memory Drift Compensation in Spiking Neural Networks Using a Non-Linear Current Scaling Strategy. JLPEA 14, 50, 2024. doi:10.3390/jlpea14040050. 本地 PCM-05, 12 页。