

SRAM ACIM

二进制电荷域展开与普通 SRAM 更新

本文将二进制 SRAM 电荷域求和与独立转换、数字重构及普通 SRAM 写入组成一份局部参考设计。保持共同的 128×128 INT8 任务，在同一份状态上估算输入服务能力 ρ 、resident 更新能力 τ 和 ridge RI*。数值属于文献支持的工程情景，未代表一颗已测芯片的配对读写峰值。

统一结果卡

技术/模式	SRAM ACIM；二进制 9T1C 电荷域；128 行求和；8 位平面并行
逻辑粒度/聚合	B_S=128 Byte；B_R=16 Byte。同一输入行的 16 个输出权重，对齐 16 Byte；1024 事务覆盖整矩阵
资源/相对 R0	128 SAR、16 条两拍重构通道、128 对真实写驱动；沿用 R0 求值组织，前端合并预算
服务口径	无周期维护；普通 SRAM 需持续供电
主导因素/选择	参考 20 ns 合并前端与 20 ns SAR 各占读服务 39.9%；普通写 5 ns 完整周期与 DCIM 同源，不再加控制拍
关键对照	固定外围扫前端 10/20/50 ns；64 写驱动对照单列

成对条件情景	ρ (MB/s)	τ (MB/s)	RI*
短预算	83.12	7273	0.01143
参考（推荐）	39.88	3200	0.01246
长预算	16.62	1600	0.01039

参考原始占用：streaming 3210 ns；resident 5 ns。

范围为有限成对条件情景极值，不是物理不确定性包络。1 MB= 10^6 Byte；整矩阵 16384 Byte=16 KiB。源定位见本例证据笔记；公共基线 shared_baseline。

1 状态、证据与参考电路

主情景采用 9T1C 类电荷耦合计算单元中的二进制 SRAM 存储。SACIM-03 的 28 nm 实测宏含 128×256 个 9T1C 单元；每单元由传统 6T SRAM、传输门、一个 NMOS 和约 1.33 fF 电容组成，存储一位权重。128 行同时激励，原宏将四列经 HCA 电容网络合成四位权重，并用 64 个四位 Flash ADC 输出。Fig.3/5 将电容复位、求值和读出分相；SRAM 写入则有单独的存储模式与外围。

本文保留其二进制状态与 128 行列求和机理，但不把原四位宏直接称为 INT8 宏。按共同 R0 构造八个独立位平面，每平面为 128×128 个物理 bit，合计

$$8 \times 128 \times 128 = 131072 \text{ bit} = 16384 \text{ Byte}.$$

第 k 平面存全部权重的第 k 位。原四列 HCA 模拟位权合并不用，改为独立列接转换器后数字合并；原四位 Flash ADC 替换为共享基线的 SAR 资源。该改造有 SACIM-01 的权重位并行、输入位串行 (BPBS) 结构作交叉支持，但该文是 65 nm，其时钟不能充当本设计的 28 nm 测量。

每次选 16 个逻辑输出，在八平面各选相同的 16 列，128 行并行求和。每平面配置 16 个 SAR，总计 128 个；八个输出组顺序服务。输入驱动分段并隔离未选列，保证每次仅 128 个物理列活动，配足本地缓冲。未选列电容不能任由公共驱动承担全部负载；若实际布线无法隔离，本文前端时间必须重算。八平面共同表示一份矩阵，既不是八份权重复制，也不把八个独立单元的吞吐相加；不施加等面积要求。

共同资源/边界	本例的实际含义
逻辑格式	输入和权重均为补码 INT8, $b_S = b_R = 1 \text{ Byte/element}$ ；一次向量 $B_S = 128 \text{ Byte}$ ；输出为 128 个 24-bit 寄存结果。
转换与重构	每次 16 输出、8 位平面并行；128 个 SAR 产生一批 128 码；16 条数字通道两拍重构，每输出有 24-bit 累加寄存器。
模拟保存	每输出组重新复位、求值；仅在本批采样转换时保持输入和阵列稳定；无跨输出组模拟保持，无额外长保持槽。
普通写入	128-bit 编码数据锁存；每平面 16 对真实 BL 写驱动，共 128 对，八个局部行译码同步选同一行；一个更新控制域。
状态与互斥	计算和普通写使用同一份 SRAM 权重；不假设同时计算/写入或跨向量重叠。上游传输和下游结果搬运在边界之外。

表 1: R0 的具体物理解释。实际写驱动数是设计资源条件，不能只由 128-bit 接口推出。

2 完整 INT8 输入展开与规定输出

令 $x_{i,u}$ 、 $w_{ji,k}$ 为输入、权重的二进制位， $c_0, \dots, c_7 = (1, 2, 4, 8, 16, 32, 64, -128)$ 。一次列求和给出近似部分和 $\hat{q}_{jku}$ ，最终为

$$q_{jku} = \sum_{i=0}^{127} x_{i,u} w_{ji,k}, \quad \hat{y}_j = \sum_{u=0}^7 \sum_{k=0}^7 c_u c_k \hat{q}_{jku}. \quad (1)$$

理想 q 为 $0 \dots 128$ ，需要能表示 129 个等级；符号位的负权在数字重构中处理，不增加一轮符号模拟求值。每个输出有 $8 \times 8 = 64$ 个标量部分和，128 输出共 8192 个。24-bit 容器足以容纳 128 项 INT8 乘积之和，但容器宽度不能证明模拟结果精确。

对一个输入位，依次处理八个输出组；各组同时完成八个权重位平面的 16 输出。然后换下一个输入位，共

$$N_E = 8 \times 8 = 64, \quad N_C = 64, \quad N_{\text{scalar}} = 64 \times 128 = 8192.$$

每批先用 16 条数字通道合并各输出的八个权重位，再按输入位权更新累加器，需两拍；故重构轮数 64、数字服务拍数 128。输入整向量捕获和最终结果提交另占两拍。SAR 内部逐次比较已在一次 T_A 中，不把名义十位再乘为十次外部转换。128Byte 输入在八次位展开中只计一次，转换码和输出字节也不重复计入 Q_S 。

精度条件。采用共同 ACIM 合同：经校准的近似部分和及数字重构，而非精确整数结果。SAR 目标为名义 10bit、有效约 8bit。CMOS-02 在 28nm、0.9V、室温实测 100MS/s 和奈奎斯特输入 ENOB 8.27bit，支持该转换器资源量级；它未验证本阵列的共模、负载与整体误差。SACIM-03 Fig.8 的误差单位是四位 ADC 的 LSB，不能移为八位误差保证。SACIM-01 则在另一工艺测量了八位 SAR 及 BPBS 结果，支持这条结构路线，同时保留量化与模拟误差。本文不引入统一算法精度阈值。

3 求值时间：前端预算与 ADC 分别计入

共享输入、转换、数字时隙从共同 JSON 读取：三组 (T_I, T_A, T_D) 分别为 (2, 10, 2)、(5, 20, 5)、(10, 50, 10) ns。本例用 T_F 表示公共复位、二电平输入形成及电荷求和建立的合并前端占用；其终点为所选列已适于 SAR 采样。 T_A 包含采样、全部逐次逼近和局部锁存，数字重构另计。

SACIM-03 报告 100MHz，即原四位宏的完整周期 10ns；p.3 测量段和 p.5 Table II 给出 0.9V，p.5 结论却写 1.2V。这里保留该文内差异，只将 10ns 作为 128 行电荷域**宏级量级锚点**。原文没有分别测得前端时间与高精度建立时间，不能从完整 10ns 减去另一个 ADC 数值来制造 cell 延迟。

据此选 $T_F = 10/20/50$ ns。短情景 10ns 要求上述二电平、局部缓冲与选通隔离后的前端在原完整宏周期量级内就绪；活动物理列 128 个少于原 256 列，但并不构成实测时序保证。参考 20ns 为原锚点两倍，容纳更精细建立、选通和驱动适配。若仅用单极点阶跃建立作量级解释，半 LSB 条件满足 $t \propto (q+1) \ln 2$ ，四位到八位的时间比为 $9/5 = 1.8$ ；两倍预算与此相容，不是已提取的 RC 常数或误差证明。长 50ns 为原锚点五倍的宽松工程端点，用来暴露前端余量的不确定性；静态失配或非线性不能靠等待自动消除。

这些是新参考前端的预算，不是把原宏完整周期与其原 Flash 读出再次串加。参考设计只执行一次新 SAR 转换，并未执行原四位 Flash。按共享规则 R4，在 API 中令 $t_{m,A} = T_F - T_I = 8/15/40$ ns，恰将共同输入与阵列预算合并为一次 T_F ；该差值没有独立器件测量含义。于是

$$\Delta_S = 64T_F + 64T_A + 128T_D + 2T_D = 64(T_F + T_A + 2T_D) + 2T_D. \quad (2)$$

无跨向量流水，故此处完整服务延迟也是该串行组织的接续间隔。只使用 100MHz 宏 headline 而省略八次输入展开、输出组选通及最终重构，无法得到本任务的 ρ 。

4 普通 SRAM 写人与整矩阵聚合

resident 状态是交叉耦合锁存器的二进制位。一次对齐事务接收 16 个 INT8 权重，数据重排到八个位平面，每平面 16 个 bit。共同控制器使八个局部行译码选择同一输入行、相同 16 输出列组，128 对写驱动各写一个 cell；因此 $B_R = 16$ Byte，而每权重 $b_R = 1$ Byte。这里需要真实的 128 路 BL 驱动、列选择/写掩码、128bit 锁存及译码分发，接口宽度只是必要条件之一。内部 Q/QB 互补节点不构成两份权重。

普通写采用差分 BL 建立、打开 WL、节点翻转、关断及恢复。SACIM-03 明确先在 SRAM 模式装载权重；SACIM-05 p.2 更详细给出 GBL/GBLB 经局部线写入 6T 的路径，并把普通读写与 CIM 模式分开。其 16 项八位 MAC 的 3.8ns (0.9V) / 3.6ns (1V) 不能用作本 128 项求值，更不能用作普通写的完整周期。

本地同宏普通写周期未报告，故与已完成的 SRAM DCIM 采用相同互补证据和移植标准。CMOS-07 p.2 Fig.2 给出同步命令/地址/数据捕获及连续操作，p.9 给出 48bit×1kword 的 28nm eFlash 平台 2RW 8T 宏、典型 455MHz，折合 2.1978ns，取 2.2ns 作完整写槽下端；典型供电

1.05V, 不是共同 0.9V 的直接验证。其 1.54ns 为 read access, 不用作写周期。CMOS-03 的 28nm 6T 模型在 TT/1V 下以 128cell、15fF 负载、约 1ns 完整周期检查周期末写成功并支持 back-to-back; WL 脉冲仅为半周期, 亦不能替代完整更新。

据此选择完整 128bit 同步写周期 $T_M = 2.2/5/10$ ns, 参考和长情景对应共同 200/100MHz 工程节拍。跨 48 到 128bit、8T 到 9T1C 内 6T 节点及工艺差异均为**参考电路适配**, 不是 ACIM 或 DCIM 同芯片的实测配对。128cell 写位线与局部分段驱动需维持该服务能力; 若失配、布线或 assist 要求更长周期, 应直接修订 T_M 。

服务从同步端口捕获命令/数据开始, 到下一许可时钟沿相应状态可计算结束。完整槽已覆盖数据捕获、译码、BL/WL 驱动和恢复, 按 R4 替代共同的一拍命令与完成控制, 不再加 T_W :

$$\Delta_R = T_M, \quad \tau = 16/T_M \quad (\text{GB/s}). \quad (3)$$

计算切换不要求保持上一份模拟部分和, 下一次正常求值本来就执行电容复位, 已在 T_F 内。若另有边界外握手, 就需另加其占用; 这里没有该额外协议。更新不需要 erase、program/verify、周期 refresh 或破坏性读 restore。SRAM 须持续供电; 不从本组资料推断非易失保持或具体写寿命次数。

整矩阵可用同一域依次进行 $16384/16 = 1024$ 个对齐事务, 无 page/block 障碍; 成对时间为 2.253、5.12、10.24 μs , 吞吐不变。不是把 1024 批并发。稀疏未合并写若只更新一个权重, 有效 B_R 应改为 1Byte, 不能继续领取 16Byte 满口吞吐。

5 成对结果、敏感性与适用范围

情景	T_F	T_A	T_D	Δ_S	Δ_R	ρ	τ	RI*
短时隙	10	10	2	1540	2.2	83.12	7273	0.01143
参考	20	20	5	3210	5	39.88	3200	0.01246
长时段	50	50	10	7700	10	16.62	1600	0.01039

表 2: 成对工程情景。所有时间为 ns, 吞吐为十进制 MB/s; 有效逻辑粒度固定为 $B_S = 128$ Byte, $B_R = 16$ Byte。

统一使用

$$\rho = B_S/\Delta_S, \quad \tau = B_R/\Delta_R, \quad \text{RI}^* = \frac{B_S}{B_R} \frac{\Delta_R}{\Delta_S} = 8 \frac{\Delta_R}{\Delta_S}.$$

时间用 ns、字节用 Byte 时, 前两个商的数值就是十进制 GB/s。参考点手算为

$$\begin{aligned} \Delta_S &= 64(20 + 20 + 2 \times 5) + 2 \times 5 = 3210 \text{ ns}, \\ \Delta_R &= 5 \text{ ns}, \quad \rho = 128/3210 = 0.03988 \text{ GB/s}, \\ \tau &= 16/5 = 3.2 \text{ GB/s}, \quad \text{RI}^* = 8 \times 5/3210 = 0.01246. \end{aligned}$$

前端 1280ns 与 ADC 1280ns 各占 39.9%, 数字重构 640ns 占 19.9%, 边界 10ns 占 0.31%。微秒级 Δ_S 来自完整 INT8 的 64 轮和串行转换/重构, 不能与普通写的一个同步槽比较后误称 SRAM cell 读取慢数百倍。

三组 ρ 为 0.0166–0.0831GB/s, τ 为 1.6–7.27GB/s, 成对 ridge 为 0.01039–0.01246。后者较窄取决于这三组读写预算的配对变化; 共享节拍与相应控制时间必须联动, 故不将互不兼容的两路端点交叉成新的范围。为单独暴露关键前端不确定性, 固定 $T_A = 20\text{ns}$ 、 $T_D = 5\text{ns}$ 、 $T_M = 5\text{ns}$, 再扫 T_F ; 另只改变一次真实写并行资源。

固定外围时, 前端从 20ns 降至 10ns 使 ρ 和 ridge 增约 24.9%; 升至 50ns 则减约 37.4%, τ 不变。可见主表的成对相近不能证明对模拟建立时间普遍不敏感。写驱动减为 64 对时, 128bit 数据仍

条件	Δ_S (ns)	Δ_R (ns)	ρ (MB/s)	τ (MB/s)	RI*
前端 10 ns	2570	5	49.81	3200	0.01556
前端 20 ns	3210	5	39.88	3200	0.01246
前端 50 ns	5130	5	24.95	3200	0.00780
64 个实际写驱动	3210	10	39.88	1600	0.02492

表 3: 固定共同参考外围的敏感性。前三行仅改前端预算；末行保持 20ns 前端，但写驱动减半、两个完整同步写槽完成同一 16Byte 事务。

可一次锁存，但要两个同步写槽才完成 16 个权重， τ 减半、ridge 加倍， ρ 不变；这说明不能只凭 128bit 接口认定写并行。

结果适用于本文指定的单状态、单更新域、选通负载和顺序调度；共享读写资源意味着两路独立能力上界不保证同时达到。这里既未用原宏 TOPS 倒推共同任务，也未把更快的 16 项多位输入宏自动升级为 SRAM 必须采用的组织。主要未验证项是 9T1C 独立列到高精度 SAR 的实际前端误差/建立，以及 128 驱动普通写移植后的时序；现有证据足以形成条件预算，尚不足以宣称电路签核或算法精度达标。

6 证据入口与复现

本地证据原值、PDF 页/图表、条件、排除项及工程桥接逐条记录于 `notes/evidence.zh.md` 和 `data/inputs.json`。独立复算从共享 JSON/API 读取逻辑合同、R0 计数、外围时隙与指标公式；只读检查校验源 PDF 及共享文件哈希、全部 8192 部分和覆盖、补码重构、写驱动、阶段覆盖及整矩阵聚合。修改输入后用 `check_sram_acim.py --emit` 刷新结果与表格，再用 `scripts/build.sh` 构建此 PDF。默认检查不写文件。

原值层级	关键锚点	本例用途与保留限制
128 行 CIM 宏实测	100MHz、4b 输出	支持电荷域前端量级；电压文内 0.9/1.2V 差异保留，不能认证 8b 前端误差。
独立 ADC 实测	100MS/s、ENOB 8.27bit	支持 10ns 每样本下端；完整 SAR 包含所有内部决策；负载/共模需适配。
同步 SRAM 宏	48bit、455MHz	支持完整写槽锚点；128 驱动、6T 节点与工艺条件是显式移植。
SRAM 瞬态模型	128cell/15fF、约 1ns 周期	支持负载和周期末成功口径；非本 ACIM 宏实测。

表 4: 互补证据的分工。工程选择由不同层级共同支持，不将不同芯片最快点拼成同一实测实现。

SACIM-03
Xiao et al., 2023, 28nm 32Kb SRAM CIM with hierarchical capacity attenuator. DOI: [10.1109/TC-SII.2023.3234620](#)。本地 pp.2–5, Figs.1–8 及 Table II。

SACIM-01
Jia et al., 2022, Scalable and Programmable Neural Network Inference Accelerator Based on In-Memory Computing. DOI: [10.1109/JSSC.2021.3119018](#)。本地 p.2、p.5、pp.9–10。

SACIM-05
Su et al., 2024, 8-Bit Precision 6T SRAM CIM Using Global Bitline-Combining. DOI: [10.1109/TC-SII.2023.3331375](#)。本地 pp.2–5, Figs.4、8、11。

CMOS-02
Tang et al., 2021, 28nm 10bit 100MS/s Asynchronous SAR ADC. DOI: [10.3390/electronics10222856](#)。本地 pp.7–8, Figs.9–12。

CMOS-03
Zimmer et al., 2012, SRAM Assist Techniques for Operation in a Wide Voltage Range in 28-nm CMOS. DOI: [10.1109/TCSII.2012.2231015](#)。本地 p.1 II、p.3 IV-C。

CMOS-07
Yokoyama et al., 2023, Disturbance Aware Dynamic Power Reduction in Synchronous 2RW Dual-Port 8T SRAM. DOI: [10.1109/JSSC.2022.3229828](#)。本地作者修订稿 p.2 Fig.2、p.9 Tables II/III。