

RRAM 二状态位切片的局部服务估算

统一结果卡

原生逻辑配置	W[N,K]=64×128; INT8 输入与权重; 有效 resident=8192 Byte。
更新组织	每个对齐局部组 16 Byte; 512 个完整事务覆盖矩阵。两相 RESET/SET 写验; 整矩阵服务另含电压轨建立与退出。
主要资源	ADC=128; 数字输出通道 =16; 写驱动 =128; 更新域 =1

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	48	7.1	6.7
典型	25	4.3	5.8
悲观	12	1.7	7

典型完整求值: $B_S = 128$ Byte, $\Delta_S = 5.1 \times 10^3$ ns。完整 resident 装载: $B_R = 8192$ Byte, $T_R = 1.9 \times 10^6$ ns; $U^* = 3.7 \times 10^2$ 个向量。

接口: $U^* = T_R/\Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

原始能力与长期有效能力在所声明服务窗口内相同; 必要局部恢复、终验或擦除已纳入完整服务。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB= 10^6 Byte; 16 KiB 辅助换算仅为平均成本。

1 RRAM: 原生共享读线与完整二态更新

本例采用 TaO_x WH-2T1R 二状态参考路径, 八个等尺度 bit 平面组成 $W[64, 128]$ INT8 矩阵, 有效容量 8192 Byte。读侧保留 32 项活动及原生子阵列选通; 写侧配置 128 个实际驱动、256 个窗口比较器, 完整 RESET、masked SET、读验与偏置退出均计时。典型 $\rho \approx 25.0$ MB/s、 $\tau \approx 4.29$ MB/s、 $RI^* \approx 5.82$, 对应一次完整矩阵装载的持续服务。

1.1 原生组织、编码与读服务

RRAM-05 PDF p.3 的 Fig.3 给出 64 行 128 列宏, 四个 64 行 32 列子阵列共享按输出行布置的 TBL, CIMSEL 选择活动子阵列; memory 模式有独立 BL/SL 选通, CIM 模式走 T2 及 TBL。Fig.4 中的 IO 器件 T1 承受写入, core 器件 T2 处理计算。本参考采用八个完整的 64 行 128 列局部宏, 每个宏承载一个权重 bit 平面, 全部使用 $m = 1$ 等尺度 T2。四个 32 输入子阵列依次求值, 避免把共享 TBL 免费拆成独立位平面。该组合共有 65536 个数据 cell, 不用互补编码或原文 $m = 1/2/4$ 空间加权来改变逻辑 payload。

64 个输出按 16 个一组读出; 每平面 16 个 ADC, 总计 128 个, 16 条数字输出通道完成位权合并及累加。输入寄存器 1024 bit, 64 个输出使用 23-bit 容器。32 项二态部分和有 33 个理想等级, 仍采用公共约 8 有效 bit 转换及校准近似合同; 权重和输入最高位按负位权重构。原文 5 ns 的 PH0 及本地判决量级用于前端建立锚点, 不把板级完整四位 66 ns 周期重复叠加到独立 SAR 阶段。

每个 128 Byte 输入向量需要八个输入 bit、四个输入子阵列、四个输出组, 共 128 轮求值和转换, 256 个数字拍。因此

$$\Delta_S = 128(T_I + 5 \text{ ns} + T_A + 2T_D) + 2T_D. \quad (1)$$

典型间隔为 $5.130 \mu\text{s}$ 。既有位平面、输入重复施加和数字部分和不增加逻辑输入字节; 输出完成包含在服务中。

1.2 128 个实际写目标与完整装载覆盖

写入沿原 memory BL/SL 路径进行。每平面在同一输出 WL、同一 32 列子阵列中选 16 列: 两个 16 列组各选 8 列。每列有独立 BL/SL 驱动, 整批施加同一 RESET 极性 or 按目标 mask 执行 SET; 未选列禁止写入, TBL 计算通路隔离, 不存在同列同时要求相反电压的冲突。八平面因此同时更新 128 个物理目标, 恰好完成 16 个 INT8 权重。下半事务选其余 16 列; 64 个输出、四个输入组和两个半组构成 512 个事务, 逐一覆盖 8192 个权重, 无遗漏或重复。

该配置采用 128 个耐压/限流驱动和 256 个窗口比较器, 不声称原实测宏已具有这些资源。每 lane 额定 $300 \mu\text{A}$, 更新域总额定 38.4 mA ; 支持最高 1.8 V 编程偏置, 需要专用 IO、电平转换及供给。原文 core/IO 测量供电不能替代此耐压条件。128-bit 目标缓冲、128-bit done/mask、双组地址控制与独立比较器在完整周期内占用; 比较判决锁存在 sense 时隙内, 另付一拍 done 归约与 mask 提交。16 驱动、32 比较器的缩资源配置单列, 不作为 RRAM 材料并行上限。

LRS 参考验收窗为 $8\text{--}12 \text{ k}\Omega$, HRS 至少 $70 \text{ k}\Omega$, 分别围绕 RRAM-05 的 $10/100 \text{ k}\Omega$ 典型值选择。它们是二态窗口, 不是原文保证界。每个物理目标先 RESET, 再对需要 LRS 的 bit 执行 masked SET; 禁用 lane 不耗编程电流, 但本预算保留 SET 时隙, 不靠数据稀疏跳过来增加吞吐。每次尝试都重新读验, 未达窗 lane 保留在重试 mask 中; 最终未达窗不发布完整矩阵。

窗口的计算作用来自 WH-2T1R 的转移通路: RRAM 与 T1 分压决定 T2 栅压, 亚阈值 T2 再产生 TBL 求和电流。普通 memory 能够区分 HRS/LRS, 尚不能单独保证 32 项 MAC 所需的 ON 电流与低漏电。参考窗用于约束可校准的二态工作域, 并不存储 8-bit 模拟电导; 在既定偏置下保持约 $0.5 \mu\text{A}$ 的 LRS 基准和受控 HRS 贡献, 是近似部分和服务的条件。Fig.4 的典型电阻及 Fig.7 的变化模型没有给出 $8/12/70 \text{ k}\Omega$ 窗边界到电流的完整转移数据, 因此不把这些阈值称为已验证的

计算精度充分界。若 SET 后电阻低于 8 k Ω ，继续同极性 SET 不能保证回窗；反极性救援及后续读验属于额外操作，不能按当前有限次数预算记为已成功装载。

1.3 脉冲、局部切换与写 rail 生命周期

RRAM-01 PDF p.10 报告实际 1 μ s SET/RESET 脉冲，以及受外部 DAC/ADC 控制限制的 1–10 μ s 读回。其 HfO_x/TaO_x 堆栈不同于本参考 TaO_x，编程目标上限为 30/40 μ S，验收容差为 ± 1 μ S；本 LRS 窗则对应 83–125 μ S，超出该目标区间。因而 1 μ s 保留为有条件的跨实现波形时隙，不保证当前窗口可达，也不由窗口较宽推导所需次数较少。多级 8.52 次平均脉冲、56 μ s 投影及成功率均不迁移。

RRAM-03 PDF p.5 E 节及 Fig.9 报告 1 Mb 二态阵列多数 cell 按名义条件完成、数十个 cell 需要追加编程，但未报告绝对脉宽、追加次数分布或本例窗口。RRAM-06 PDF p.1 及 p.2 Figs.1、3–7 给出 RESET 通常较慢、组内 all-done、mask 与超时机制，其归一化时间不能确定 2/1。参考选点在两相一次完成的 1/1 基础上，为 RESET 多保留一次修正，取 2/1；4/2 表示更长的有限完成条件。三者均不是均值、中位数、良率分位或材料最坏上界。每批按最慢活动 lane 完成计时，已 done lane 可以关断，但不以提前完成提高表中吞吐。

写电源保持与局部偏置切换分开。整矩阵开始与结束各预留 1 μ s 供给/rail 建立和退出；512 个事务期间 rail 保持，不在每次尝试重新上电。每个 pulse 之前仍要选择地址并建立目标 BL/SL 偏置，之后仍需隔离、退偏至新的 verify 条件；这两段局部切换分别记为 g ，三情景取 50/100/250 ns。

这些局部时间是固定驱动与负载条件下的工程预算。每 lane 的开关等效负载限制为 1 pF；1.8 V 摆幅需要 1.8 pC。用 300 μ A 额定减去 1.8V/8k Ω = 225 μ A 的端态静态电流量级，剩余 75 μ A 对应约 24 ns 充电量级。最短 50 ns 提供两倍这一量级，100/250 ns 允许额外选通与建立余量。这个检查约束驱动、布线和供给，不把端态欧姆比值当作瞬态编程电流测量，也不证明实际开关可在该时间内完成。1 pF 及相应时序是所选参考实现的条件，不是介质固有常数。

求值前端记为 $F_C = 5$ ns，沿 core T2、TBL 及 CIM 感测通路；写后读验前端记为 $F_V = 5$ ns，沿 T1、IO、BL/SL 及独立 memory 窗口比较器。两者具有不同通路、负载和判决终点，数值相等是参考选择，不能用 PH0 测量证明 memory 前端恰好也需 5 ns。代码分别绑定两个参数；修改 F_C 只改变求值，修改 F_V 只改变读验。公共输入选通 T_I 、数字拍 T_D 同时用于两路； $T_B = T_A$ 是共同采样、判决和锁存能力的预算政策，故公共 T_A 改变时两路同步重算，这一依赖不表示两路使用同一个 ADC。

本地二态读验用 $T_I + F_V + T_B$ ，其中 $T_B = 10/20/50$ ns 覆盖窗口比较与锁存。随后一拍更新 done/mask；pulse 前地址控制另占一拍。外部 1–10 μ s 测试读回不移作本地切换，低压感测也不取零。每完整矩阵的服务为

$$\begin{aligned} t_{16} &= 2T_D + (K_R + K_S)[1\mu s + 2g + T_I + F_V + T_B + 2T_D], \\ T_R &= 512t_{16} + 2\mu s, \quad B_R = 8192 \text{ Byte}. \end{aligned} \quad (2)$$

128-bit 首数据随命令捕获，准备和完成共两拍。 K_R/K_S 取 1/1、2/1、4/2，描述整批最慢活动 cell 在该次数内达到窗口的正常完成情景；超出预算不伪装成成功。典型 $t_{16} = 3.730$ μ s、 $T_R = 1.911760$ ms。独立 16 Byte 请求还需两端 rail 费用，为 5.730 μ s；它与整矩阵中嵌入事务不是同一延迟。

情景	脉冲	局部切换	新读验	控制/rail	总计 (μ s)
乐观	1.02e+03	102	17.4	8.14	1.15e+03
典型	1.54e+03	307	46.1	22.5	1.91e+03
悲观	3.07e+03	1.54e+03	200	73.7	4.88e+03

表 1: 全矩阵更新占用分解，时间均为微秒。rail 仅在整矩阵边界起退，局部切换每次尝试都保留。

典型写占用约 80% 来自完整编程脉冲，约 16% 来自局部偏置切换。rail 边界费用只占一小部分，

但在单个小请求中不能忽略。没有把 RESET 放在不计时的 idle, 也没有建立免费全矩阵 shadow 缓冲。

1.4 三情景、资源对照与两表接口

情景	K_R/K_S	$\Delta_S(\mu s)$	$T_R(ms)$	$\rho(MB/s)$	$\tau(MB/s)$	RI*
乐观	1/1	2.692	1.1520	47.5	7.11	6.69
典型	2/1	5.130	1.9118	25	4.29	5.82
悲观	4/2	10.900	4.8814	11.7	1.68	7

表 2: 原生 $K = 128, N = 64$, 完整 8192 Byte 装载含一次写 rail 起退; 固定 128 驱动、256 比较器。三情景为声明次数内完成的条件选点, 不是统计快慢界。

主结果始终按完整矩阵计算 $\rho = 128/\Delta_S$ 、 $\tau = 8192/T_R$, 并得到 $U^* = T_R/\Delta_S = 64RI^*$ 。因此 τ 与 U^* 使用相同 rail 及装载边界。位平面复用、CIMSEL 分时和实际写 lane 决定两路服务, 不能把 16 Byte 事务的稳态比例直接当任意小更新能力。

资源	额定电流 (mA)	$T_R(ms)$	$\tau(MB/s)$	RI*
W128	38.4	1.9118	4.29	5.82
W16	4.8	15.2442	0.537	46.4

表 3: W16 缩资源对照将驱动与窗口比较器同比减少; 同一脉冲/局部切换及完整 rail 生命周期, 读侧不变。

K_R/K_S	$T_R(ms)$	$\tau(MB/s)$	RI*
1/1	1.2769	6.42	3.89
2/1	1.9118	4.29	5.82
4/2	3.8164	2.15	11.6

表 4: 固定参考外围与 100 ns 局部切换, 仅改变尝试次数; 不解释为概率分布或材料最坏值。

另将参考尝试次数及外围固定, 单独扫描每段局部切换 $g = 50/100/1000$ ns; 机器数据保留完整结果, 用于区分波形与外围假设。三情景保持 128 个驱动、38.4 mA 额定及相同负载上限; 没有将资源扩展混入快慢端。瞬时能力不扣除耐久次数, 长期二态窗保持与使用环境另作可行性条件。

该点的位置主要由保留的原生共享 TBL/32 项分组, 以及已明确付资源的 128 路写验和完整脉冲次数决定。跨 stack 脉冲达到本二态窗、同偏置电流校准及组内完成次数仍是参考实现的条件; 数值范围不冒充同芯片配对测量或精确最坏界。独立扰动检查分别计数 128 个求值组、512 个更新事务及典型每事务三次尝试, 核对各前端、公共时隙、局部切换、脉冲和 rail 的传播斜率, 并保持完整装载与 U^* 相同边界。

参数证据与定位

来源	原始证据	采用与限制
RRAM-05	p.3 Figs.3-4: 64 行 128 列、四个 64×32 子阵列共享 TBL; 独立 memory BL/SL 写路径	每位平面保留完整原宏; 四个 32 项输入组由 CIMSEL 分时。128 驱动为明确新增资源, 不能从原 DIN 接口推出。
RRAM-05	pp.4-7: 典型 LRS10 千欧/HRS100 千欧; 32 项 m=1 求和; PH0 为 5 ns	LRS8-12 千欧、HRS 至少 70 千欧为参考窗, 非计算充分界。CIM 与 memory 前端分别设参; 共同时隙政策联动两路。
RRAM-01	p.10: 1 微秒 SET/RESET; 外部 DAC/ADC 受限的 1-10 微秒读回	跨 stack 波形预算: 原目标最高 30/40 微西门子, 本 LRS 窗 83-125 微西门子, 未证明同脉宽可达本窗。
RRAM-03/06	03 p.5: 二态多数名义条件完成, 少量追加; 06 pp.1-2: 双组 mask/done 及超时	仅支持一次及追加写验的类别; 2/1 为 RESET 增加一次裕量的条件选点, 无实测次数分布。保留完整 RESET。
公共方法与选择	128 个实际目标、300 微安每 lane、256 比较器、每 lane 局部切换负载不大于 1 pF	最大 1.8 V 与 8 千欧量级给 225 微安; 剩余 75 微安对 1.8 pC 约 24 ns。50/100/250 ns 是有限切换预算, 不是实测转换延时。