

SRAM DCIM

完整精度数字求值与普通 SRAM 更新

在共同 128×128 INT8 逻辑任务下，保留有原文依据的 16 项数字归约与普通 128-bit SRAM 写入组织，估算同一局部服务边界上的 ρ 、 τ 和 RI^* 。这是文献支持的条件性参考设计。

统一结果卡

技术/模式	SRAM DCIM；二进制 6T；D6CIM 型 16 项归约、16 活动输出通道
逻辑粒度/聚合	B_S=128 Byte；B_R=16 Byte。对齐 128 bit 普通写口，完成 16 Byte；1024 事务覆盖整矩阵
资源/相对 R0	8 个容量分片、总 128 条/活动 16 条 HCA-BFA；R0 的 32 项改 16 项；完整 MAC 槽覆盖静态读/保持
服务口径	无周期维护；普通 SRAM 需持续供电
主导因素/选择	512 个完整 MAC 槽、64 次行组选择；参考 5 ns 计算槽与 5 ns 普通写槽独立，静态连接不另付重读
关键对照	32 项同钟资源对照；额外握手仅适用于边界改变

成对条件情景	ρ (MB/s)	τ (MB/s)	RI^*
短预算	58.03	7273	0.00798
参考（推荐）	49.81	3200	0.01556
长预算	24.9	1600	0.01556

参考原始占用：streaming 2570 ns；resident 5 ns。

范围为有限成对条件情景极值，不是物理不确定性包络。1 MB= 10^6 Byte；整矩阵 16384 Byte=16 KiB。源定位见本例证据笔记；公共基线 shared_baseline。

1 SRAM DCIM: 完整精度数字求值与普通 SRAM 更新

1.1 状态、局部结构与共同逻辑任务

本节采用二进制 6T SRAM 储存补码 INT8 权重, 数字逻辑完成精确整数乘加; 每个逻辑权重由八个 cell 表示, 内部互补节点不增加逻辑字节。主结构依据为 D6CIM (SDCIM-01)¹: 每个 128×128 物理 bit 阵列只容纳 128×16 个八位权重; 每八列共用一个混合压缩加法树 HCA 和位优先移位累加器 BFA, 共有 16 条输出通道。一个时钟处理一个输入 bit、八位权重及 16 个输入项, 先遍历输入的八个位, 再更换行组。原宏的完整 128×16 INT8 VMM 因而需要 64 个时钟, 输出 16 个 23-bit 精确结果, 而非每拍交付一个完整 VMM (PDF pp.1–3, Figs.1、4、5)。

共同任务仍为 128×128 INT8 矩阵乘 INT8 向量, 输入 $B_S = 128$ Byte, 状态容量 16384 Byte, 交付 128 个 24-bit 结果。本参考实现采用八个上述容量分片, 分别存放不同的 16 个输出, 合计 $8 \times 128 \times 128 = 131072$ 个数据 bit; 一次仅启用一个分片, 单个控制器按序覆盖全部输出, 更新域也只有一个。保留原分片内部归约负载, 意味着总共安装八组 HCA/BFA、合计 128 条, 但同时活动的输出通道只有 16 条。这是明确的资源选择, 没有等面积主张, 也没有把八个独立服务单元的峰值相加。共同输入捕获寄存器为 1024 bit, 结果寄存器为 3072 bit; 原宏 23-bit 结果符号扩展到共同 24-bit 容器。

这一路径遵守 R1 的边界和精度合同, 但按 R2 保留原生 16 项归约。R0 的 32 项、16 输出、逐 bit 输入对应 256 轮, 本实现的 16 项归约对应 512 轮; 两者代表不同计算资源, 计数均成立。本文不将 D6CIM 的 64 拍搬到 128 输出, 也不把其时钟认定为 32 项归约的实测时钟。后文只将后者列为带资源条件的 R0 对照。

1.2 时间证据及近标称参考预算

D6CIM 的 Fig.10(a) (PDF p.4) 在 0.9 V 标示 233 MHz, 即约 4.292 ns/拍; 本文向上取 4.3 ns。正文在 1.1 V 报告 360 MHz, 而图中标 363 MHz, 保留这一小差异, 不用较高电压的极限时钟外推 0.9 V。共同短、参考、长数字字节拍仍为 $T_D = 2/5/10$ ns; 与其配对的完整本地 MAC 槽选择 $T_C = 4.3/5/10$ ns。短间隙中的捕获和提交仍各用 2 ns, MAC 则必须占满 4.3 ns。5 和 10 ns 是共同工程预算; 三个值不是同一芯片测得的 PVT 角, D6CIM 图中也未明确给出测试温度。

一个 T_C 已覆盖该轮 SRAM 静态读/保持、NOR 乘法、HCA 归约, 以及 BFA 的符号处理、移位和累加。因此按 R4 用完整 MAC 槽替代已覆盖的读出和数字阶段, 不再附加普通 SRAM 的 read access, 也不加入 ADC 或 DAC。D6CIM 在同一组输入的八个位期间保持静态字线连接; 512 个带读服务的计算槽只有 64 次行组选择。这里没有为复用另加数字权重锁存, 不能误用需要额外锁存容量的共享 read_reuse 配置。

写侧依据独立于上述计算时钟。D6CIM 的 Fig.1 给出普通 memory 模式的 128-bit 写口与地址、写使能, 但未报告独立写周期。CMOS-07² 的 Fig.2 (PDF p.2) 明确展示共同上升沿接受地址、命令和数据的同步读写, 以及连续写、随后读的操作; Table II (p.9) 给出典型 455 MHz, 对应 2.1978 ns 完整时钟。其结构是 48-bit、1k-word、2RW 8T SRAM, 工艺为 28 nm eFlash, Table III 给出的典型供电为 1.05 V; 25 °C 是所报告读写功耗测试条件。455 MHz 是典型宏频率, 不是独立测得的最小写脉宽。同表 1.54 ns 是 read access, 不能作为写完成时间。

CMOS-03³ (PDF p.1 II、p.3 IV-C) 提供 6T 互补证据: 在 TT、1 V、128-cell/15 fF 位线负载的瞬态模型中, 以约 1 ns 完整周期、半周期字线脉冲检查读写成功, 要求周期末内部节点达到目标以支持连续访问。它支持普通 6T 写入的步骤和数 ns 量级, 不能视作 D6CIM 的 128-bit 写硅测值。本文据此选择 $T_M = 2.2/5/10$ ns 的完整同步 memory 周期: 2.2 ns 来自 455 MHz 的向上取

¹J. Oh et al., D6CIM, ESSCIRC 2023, pp.413–416. DOI: 10.1109/ESSCIRC59616.2023.10268725.

²Y. Yokoyama et al., Disturbance Aware Dynamic Power Reduction in Synchronous 2RW Dual-Port 8T SRAM by Self-Adjusting Wordline Pulse Timing, JSSC, 2023. DOI: 10.1109/JSSC.2022.3229828.

³B. Zimmer et al., SRAM Assist Techniques for Operation in a Wide Voltage Range in 28-nm CMOS, TCAS-II, 2012. DOI: 10.1109/TCSII.2012.2231015.

整, 5/10 ns 沿用公共节拍预算。将 48-bit 8T/eFlash 的周期锚点移植到 128-bit 6T 写口, 要求相应 128 路驱动与供电能力; 此处是明确条件的参考设计, 未证明固定 0.9 V/25 °C 下的写时序收敛。它是主要证据缺口, 而不是把 read access 当作 write 的理由。

1.3 Streaming: 完整输入、操作次数与服务时间

服务从本地宽接口接受一份 128-Byte 向量开始, 至全部 128 个结果就绪结束。输入先捕获一拍, 随后依次执行八个输出分片; 每片按八个行组、每组八个输入位进行精确归约和累加, 最后提交全部结果一拍。符号位按补码负位权处理; 数字累加保留完整精度。每次内部广播和逐 bit 展开只改变占用, 不重复计入输入字节。

共同计数模板代入 $u_D = 1, v_D = 8, r_D = 16, d_D = 16$ 得

$$N_D = \lceil 8/1 \rceil \lceil 8/8 \rceil \lceil 128/16 \rceil \lceil 128/16 \rceil = 512.$$

完整宏时钟已覆盖计算轮内全部必要阶段, 故本例为

$$B_S = 128 \text{ Byte}, \quad \Delta_S = 512T_C + 2T_D, \quad \rho \approx \frac{128}{\Delta_S}. \quad (1)$$

参考时隙下, $\Delta_S = 512 \times 5 + 2 \times 5 = 2570 \text{ ns}$ 。无跨向量流水, 服务间隔等于这一完整时长; 每片结果在其第 64 拍形成, 所有分片输出完成后才计一次逻辑 streaming 服务。容量分片选择及本地寄存器时序需要包含在所选槽及边界预算内; 若实际连接不能在此预算内完成, 应加其未覆盖时间, 不能直接使用原宏最快时钟。

1.4 Resident: 完整普通写周期与有效更新粒度

一次对齐事务向一个分片的一行写入 128 个 binary cell, 恰好完成 16 个八位权重, 因此

$$B_R = 16 \text{ Byte}, \quad c = 8 \text{ cell/weight}, \quad p = 128 \text{ cell/batch}, \quad n_w = n_b = 1.$$

命令、地址和 128-bit 数据在本地 memory 写口同一上升沿捕获; 译码后驱动互补位线、打开对应字线, 使交叉耦合节点翻转到目标状态, 随后结束字线脉冲并恢复至下一次访问/计算可用状态。 T_M 是这整段成功周期的预算, 包含驱动及恢复, 既不只是字线脉宽, 也不只是 cell 翻转延迟。标准二进制 SRAM 更新不要求先擦除、program/verify 迭代或读后 restore。内部互补电位不使 B_R 加倍; 同一次写操作没有额外编码数据。

本例的服务边界就在该同步写口: 命令/数据已被接受, 到下一个可计算周期为止; 没有另行要求的任务级握手。因此 R4 的完整周期替代规则适用, T_M 已覆盖本地准备、数据捕获及可用终点, 不再附加同一事务的 $T_W = 2T_D$ 。由此

$$\Delta_R = T_M, \quad \tau \approx 16/T_M. \quad (2)$$

参考情景 $\Delta_R = 5 \text{ ns}$ 、 $\tau = 3.2 \text{ GB/s}$ 。整矩阵需要 1024 个对齐事务、5120 ns; 按 16384 Byte 聚合得到同一 τ 。不把宏容量当作每次写的分子。若系统在 primitive memory 周期之外确有准备/提交各一拍, 则应另用 $\Delta_R = T_M + 2T_D$; 这一边界敏感性单列于表 2, 不是默认重复计费。

本模型讨论正常供电下的 volatile SRAM。没有周期性刷新、破坏性读后恢复或擦除块摊销; 掉电后重载属于新 resident 需求。计算和 memory 模式使用同一状态及控制资源, 本节没有安排它们同时运行; 两路能力分别计算, 共享资源互斥时总必要时间可按两路占用相加。原有 $P \leq \min(\rho, \tau R)$ 上界仍成立, 但不保证同一实现同时达到两个独立峰值。

1.5 成对范围、主导因素与 R0 对接

所有数值由同一共享脚本接口计算。时间用 ns、字节用 Byte 时, B/Δ 的数值就是十进制 GB/s。两路粒度不同, ridge 必须保留因子 $B_S/B_R = 8$:

$$\rho \approx \frac{B_S}{\Delta_S}, \quad \tau \approx \frac{B_R}{\Delta_R}, \quad \text{RI}^* \approx \frac{B_S}{B_R} \frac{\Delta_R}{\Delta_S} = \frac{8T_M}{512T_C + 2T_D}. \quad (3)$$

情景	T_D	T_C	Δ_S	Δ_R	ρ	τ	RI*
短时隙	2	4.3	2205.6	2.2	58.03	7273	0.00798
参考	5	5	2570	5	49.81	3200	0.01556
长时段	10	10	5140	10	24.9	1600	0.01556

表 1: D6CIM 型 16 项结构的成对情景。所有时间单位为 ns, 吞吐为十进制 MB/s; $\Delta_R = T_M$ 。时间列保留复算值, 非实测有效位数。

三组成对情景给出 $\rho = 0.02490\text{--}0.05803$ GB/s, $\tau = 1.600\text{--}7.273$ GB/s, $\text{RI}^* = 0.007980\text{--}0.01556$ 。向外取两位有效数字, 展示范围为 $\rho = 0.024\text{--}0.059$ GB/s, $\tau = 1.6\text{--}7.3$ GB/s, ridge 为 0.0079–0.016。共同数字节拍及其派生控制时间必须联动; 不将不同外围条件的两路端点交叉为一个物理范围。

在此结构中, streaming 主要由 512 个完整 MAC 槽决定, 参考情景的捕获/提交仅占 10/2570 $\approx 0.39\%$ 。resident 主要由一次 128-bit 完整同步写周期决定, 不能从 MAC 时钟反推其极限。参考、长时段中两路周期同比放大, ridge 保持不变; 短时隙的 MAC 受 4.3 ns 槽限制, 而写周期为 2.2 ns, 所以 ridge 更小。上述 ridge 描述需求时间平衡, 不代表宏的精度、能效或总体优劣。

参考时段条件	Δ_S (ns)	Δ_R (ns)	ρ (MB/s)	τ (MB/s)	RI*
主情景: 16 项, 完整写周期	2570	5	49.81	3200	0.01556
条件对照: 32 项, 同 MAC 时钟	1290	5	99.22	3200	0.03101
另有两拍外部写握手	2570	15	49.81	1067	0.04669

表 2: 结构及边界条件的独立影响。32 项同钟需要相应归约和读带宽; 最后一行只适用于确有额外握手的实现。

如果在相同时钟下确实提供 R0 的 32 项归约与匹配的读带宽, 轮数减为 256, 参考 Δ_S 为 1290 ns, ρ 约翻倍; 普通写端口未变, τ 不变。这一对照是资源条件的影响, 未被称为 D6CIM 原宏性能。另一方面, 若同步写之外另有两拍任务握手, 则参考 Δ_R 从 5 ns 增为 15 ns, τ 降为原来的三分之一、ridge 增为三倍; 它说明完整周期覆盖声明对 SRAM 尤其重要。

1.6 对共享方法的检验与剩余限制

本例可由现有 R4 替代规则和操作块组合接口完整表达, 未发现需要修改共同公式的反例。调用时必须明确哪些阶段已被完整宏周期覆盖: 共享脚本的 `direct_service` 默认加入公共前端, `dcim_service` 默认按读项与数字项相加, 不能把已含这些阶段的完整宏周期直接塞入某一分项。本案例以薄适配层先用共享接口计算操作次数, 再用现有完整操作块组合函数, 仅加入未覆盖的边界时间; 不修改共享文件, 不复制另一套服务公式。逐情景记录覆盖字段足以使这一调用可审计, 额外的 API 覆盖掩码只是可选防误用便利。

另外, SRAM 的静态访问意味着“计算槽的读服务次数”和“字线切换次数”不是同一个物理量。本文保留 512 个计算槽和 64 次行组选择两项记录, 避免用错误读复用语义要求并不存在的额外权重锁存。物理 bit 列、逻辑 INT8 输出数、已安装与活动通道数也分别声明, 才能解释 R0 与原宏的差别。

最后，主要不确定性仍在 128-bit 6T 普通写周期的移植以及八容量分片边界连线的时序。现有资料足以形成明确条件的 2.2–10 ns 普通更新预算和完整数字计算情景，但不足以将其宣称为同一 D6CIM 芯片上配对测得的 ρ, τ 。SDCIM-03 的 0.8 V、3 ns 时钟及八拍输入展开只用作量级和流程交叉证据；其他来源的四拍近似模式、两拍多位模式或标题 TOPS 均未拼接进本结果。机器输入、每情景覆盖清单、来源哈希和结构例外随文保存；最终共享基线已核对，复算、编译和逐页目视检查通过。

紧凑参数证据表

表 3: 参数证据与采用方法。页码均为本地 PDF 页序；原始值与本文预算分列。

证据与定位	原值、单位和条件	采用值与换算理由
E01 SDCIM-01 p.1 Fig.1; p.2 首段	物理阵列与完整 INT8 求值: 128×128 bit; 128×16 INT8; 16 项 ×16 输出/拍; 64 clock/VMM。28 nm, 6T binary SRAM, 8-bit signed/unsigned full-precision; 输出 23 bit	一份 128×128 INT8 需 8 个容量分片; 单分片 64 拍, 顺序覆盖 512 拍。128 个物理 bit 列除以每权重 8 bit, 仅 16 个逻辑输出; 16 项归约保留原结构
E02 SDCIM-01 p.2 II-D; p.3 Fig.5	完整 MAC 槽与静态读: 16 HCA +16 BFA; 8 次 input-bit 展开后换行组; 23-bit RCA。静态 dual-wordline access; 每 LBL 16 cell; BFA 不在 8 输入位之间重切 WL	每轮含本地读保持、1-bit 输入 ×8-bit 权重、16 项归约、符号/移位/累加; 无独立 read_ns。完整计算周期覆盖读与算; 64 次行组选择支撑 512 个 bit-round, 不把静态 WL 重复解释成 512 次切换
E03 SDCIM-01 p.4 Fig.10(a); p.3 III	D6CIM 计算时钟: 0.9 V: 233 MHz; 1.1 V: 正文 360 MHz、图 363 MHz。28 nm, VMM shmoo; 温度未在该图明确报告; 不采用最低 0.6 V/30 MHz 情景	T_C=4.3/5/10 ns; 4.3 ns 由 1000/233 向上取 0.1 ns; 5/10 由共同数字节拍选择。0.9 V 与共同近标称点相邻; 不从 1.1 V 高速点外推 0.9 V; 三值为预算不是 PVT 分位数
E04 SDCIM-01 p.1 Fig.1	普通 SRAM 写接口: Write Data[127:0]; Addr[6:0]; CEB/WEB。memory R/W column/row periphery, 与 VMM 控制分开; 未独立报告 memory write ns	128 bit=16 个完整 INT8 权重/事务; 单分片单行, 单更新域。每权重 8 binary cell; bitcell 互补内部节点不产生额外逻辑 payload; 不把 CIM 频率当写频率
E05 CMOS-07 p.2 Fig.2; p.9 Tables II/III	普通 SRAM 完整同步周期锚点: 455 MHz; 48 bit×1k word; 2RW 8T; 1.05 V typical; 25 °C 读写功耗测试。28-nm eFlash 工艺, 高阈值; 共同 CLK 上升沿捕获命令/地址/数据; 图示连续 write/write/read; 频率非单独 write-min 测量	1000/455=2.197802...ns, 取 2.2 ns 为写周期参考下端; 5/10 ns 为公共节拍预算。以完整时钟和同步写组织支持普通写, 不用 read access。跨 48→128 bit 与 8T→6T 是明确参考移植, 需 128 路写驱动, 非同芯片实测配对
E06 CMOS-07 p.9 Table II	read access 排除项: 1.54 ns。28-nm 48-kbit 2RW SRAM, typical read access	不用于 t_write 或独立 DCIM 读附加项。read access 只覆盖读访问, 不是周期, 更不是写完成时间
E07 CMOS-03 p.1 II; p.3 IV-C	6T 写成功终点与周期交叉证据: 50 FO4≈1 ns; WL=25 FO4; 15 fF/128 cell; SA offset 0.1 V。HD 28 nm 6T, TT, nominal 1 V; 瞬态模型; 周期末检查内部节点达到目标, 支持 back-to-back; 目标 BER<1e-9 对应 1MB/90% yield	仅支持同步完整写及数 ns 量级; 不把 1 ns 当 128-bit D6CIM 实测写周期。约半周期 WL 脉冲 ≠ 完整更新; 需含节点翻转、保持/关 WL 和下一周期可读
E08 SDCIM-03 p.1; p.2 Figs.11.7.2-5	其他 28 nm 数字组织: 3 ns/clock@0.8 V; 8 clock/8-bit 乘法; $\Sigma 4/\Sigma 9/\Sigma 32$ post-sum。dynamic logic; memory 和 CIM 模式分离; lossless bitwise computation; 不同 post-sum 组织	仅交叉支持数 ns 计算时钟和逐位完整精度; 不把 24 ns 直接作为 128×128 MVM。3 ns 是本宏时钟; 输出数、post-sum 及本地接口与 D6 不同

证据与定位	原值、单位和条件	采用值与换算理由
E09 共享基线 JSON 共同条件/R0	共同逻辑/外围/边界：128×128 INT8； 128×24-bit 输出；T_D=2/5/10 ns； R0=32 项 ×16 输出/轮。28 nm，0.9 V/25 °C 参考，非固定 PVT 验证；单独服务单元/更新域；无等面积约束	逻辑/精度/边界不变；D6 型 R2 例外 16 项/轮；全向量捕获和提交 2T_D。R0=256 轮是其资源选择；D6 型 512 轮是 16 项而非 32 项的结果，不是共享计数错误
E10 共享基线 通用方法 C 及 R4	完整写周期与控制覆盖： T_front=[2+n_b-χ]T_D；n_b=χ=1；完整周期已含则替代。普通同步 memory 端口，无另外定义的任务握手，边界在其命令/数据捕获到下一可计算周期	主情景 Δ_R=T_M=2.2/5/10 ns；T_front 额外项为 0；外层握手敏感性单列加 2T_D。完整 memory 周期已含命令解码、数据建立、写驱动和可复用终点；不会在同一阶段上再加 T_W