

Table I 共享估算基线 v0.2

28 nm CMOS 外围参考与两路吞吐估算方法

2026 年 9 月 10 日 · 待审阅

本底稿建立后续介质分析共同使用的参考设计与计算入口。研究对象是局部 CIM 服务单元，依次讨论共同外围、完整服务及两路吞吐；本版本止于这两节。

1 28 nm CMOS 外围参考条件与开销范围

1.1 共同条件、结构选择与介质输入

本文估算一个局部 CIM 服务单元：在共同的 28 nm CMOS 外围条件下，结合介质的阵列响应与完整更新过程，推导输入吞吐和 ridge 的量级范围。器件、外围与宏级证据可以互补；组合后的参考设计由本文估算。

共同逻辑任务沿用 $n_{\text{out}} \times n_{\text{in}} = 128 \times 128$ 的 INT8 矩阵乘 INT8 向量， $b_S = b_R = 1 \text{ Byte/element}$ 。每向量输入 128 Byte，resident 状态容量 16384 Byte，交付 128 个 24-bit 结果容器。服务边界从本地宽向量接口接收输入到本地结果寄存器就绪；resident 从本地写事务开始到相应状态可计算。边界包含实现一份矩阵的必要局部阵列、驱动、转换、重构和一个更新控制域；独立服务单元数为一，上下游搬运在边界之外。

精度合同保持 v0.1: DCIM 给出精确整数结果，ACIM 给出经校准的近似部分和及数字重构。24-bit 容器足以容纳 128 项 INT8 乘积之和，ACIM 最终误差仍取决于阵列与转换误差。二进制输入和权重的一次 128 项部分和为 $0 \dots 128$ ，8-bit 码可容纳 129 个值；参考 SAR 名义 10 bit、有效约 8 bit。补码符号位在重构中取负权 -2^7 。这延续了输入、权重与输出要求，尚未建立两条路径的共同最终误差阈值。

参数层次	内容及后续使用方式
共同条件	上述边界、逻辑任务与精度合同；28 nm、参考 0.9 V/25°C、近标称外围能力范围。来源的原工艺、偏置与终点另行保留。
结构与调度	输入展开、权重映射及并行平面、行分组、求值输出宽度、ADC 数量与共享、数字通道、保持资源、本地写接口及顺序/流水组织。采用表 3 的推荐实例或有依据的变更记录。
介质输入	对应局部负载的读响应、专用驱动与恢复，完整更新步骤及终点、实际读写粒度和并行限制、page/block 映射、保持与维护。由后续章节填写。

表 1: 参数的三个层次。共同外围时隙经结构计数代入后，才形成一次完整 MVM 的外围耗时。

128 输入项有 CMOS-03 的 128-cell 负载和 SACIM-03 的输入结构作为依据；128 输出是便于共同比较的逻辑选择。SACIM-03 的 128×256 物理 bit 阵列对应 64 个四位输出，SDCIM-01 的 128×128 bit 阵列对应 16 个八位输出。本任务的二进制映射需要 $128 \times 128 \times 8 = 131072$ 个数据 bit；位平面共同表示一份矩阵。[1, 2, 3]

1.2 外围范围：依据、选择与用途

输入形成。SACIM-03 的四位 DAC 宏具有 reset、evaluation、ADC readout 阶段，报告约 10 ns 整体周期；SACIM-05 将八位输入分为四组两位，经四电平激励、采样与电压叠加后重构，16 项累加的宏级时间约 3.6–3.8 ns。这些证据支持局部输入形成的数 ns 量级。本文对带本地缓冲的 128 路二电平输入选择 $T_I = 2\text{--}10\text{ ns}$ 、推荐 5 ns，包含公共复位与输入就绪；阵列 RC、积分和专用电压建立由介质补充。两端是工程预算，由完整宏交叉支持，没有从宏周期中拆减假定的 cell 延迟。多位输入应重新说明驱动、动态范围与精度条件。[2, 4]

ADC 时隙。CMOS-02 在 28 nm、0.9 V、室温下测得名义十位 SAR 的 100 MS/s 采样率，即 $1/(100 \times 10^6) = 10\text{ ns}$ 每样本；奈奎斯特输入的 ENOB 为 8.27 bit。选择 $T_A = 10\text{--}50\text{ ns}$ 、推荐 20 ns，保留 10 ns 锚点，并为列选择、采样、共模/参考适配和局部锁存留预算。它是一颗 ADC 一个样本的完整可复用时期，已含全部 SAR 决策；并行 ADC 数量决定一批产生多少码。公共时隙不含长时间模拟结果保持，也不含介质专用积分或跨阻前端。[5]

数字节拍。SDCIM-03 在 0.8 V 下报告 3 ns 计算时钟和八拍 INT8 输入展开；SDCIM-01 在 1.1 V 下约 360 MHz，即约 2.8 ns/拍，其完整 128×16 INT8 VMM 需 64 拍。更并行的 SDCIM-05 在 0.9 V accurate 模式给出 INT4/INT8 access time 为 1.0/2.1 ns。共同选择 $T_D = 2\text{--}10\text{ ns}$ 、推荐 5 ns (200 MHz)，覆盖有相应归约与寄存资源的近标称设计。不同原电压的锚点保留原值；拍数另由每轮功能和资源配置推导。[3, 6, 7]

写控制。CMOS-03 的 28 nm SRAM 模型在 TT、1 V、128-cell 位线负载下采用约 1 ns 完整周期；CMOS-07 的 28 nm eFlash 平台 SRAM 给出典型 1.54 ns read access 和 455 MHz 时钟 (约 2.20 ns)。两者支持数 ns 级低压接口预算，也要求区分访问延迟、脉冲和完整周期。本文选择准备与完成各一拍， $T_W = 2T_D = 4\text{--}20\text{ ns}$ 、推荐 10 ns。数据装入拍数由结构接口与编码量确定；编程、verify、专用驱动及恢复另计。[1, 8]

表 2: 共同外围能力范围。每项按自身粒度使用，完整服务的次数由结构推导。

模块	服务粒度	范围/推荐	依据与用途
输入形成与公共复位 T_I	每次求值的公共复位、128 路二电平输入与本地缓冲。	2–10 ns 推荐 5 ns	SACIM-03, SACIM-05, CMOS-03。 更改多位输入或扇出负载时核对驱动与精度；专用建立另计。
采样、转换与局部读出 T_A	一颗 ADC 一个样本的完整可复用时期；并行颗数属于结构参数。	10–50 ns 推荐 20 ns	CMOS-02, SACIM-03, SACIM-05。 名义 10 bit、有效约 8 bit；含 mux/采样/转换/局部锁存，跨批保持另计。
数字服务节拍 T_D	一个局部数字阶段；拍数由运算、归约与通道资源推导。	2–10 ns 推荐 5 ns	SDCIM-01, SDCIM-03, SDCIM-05。 参考 200 MHz；共同近标称预算，所选负载下需相应资源。
写入准备与完成控制 T_W	每事务准备和完成两拍；编码数据装入另按接口规则计。	4–20 ns 推荐 10 ns	CMOS-03, CMOS-07, SDCIM-01, SDCIM-05。 首数据批可与命令同拍；完整更新周期已含接口时替代。

这四项范围保持 v0.1 原值。共同采用短、参考、长时隙 $(T_I, T_A, T_D) = (2, 10, 2)$ 、 $(5, 20, 5)$ 、 $(10, 50, 10)$ ns 三组工程预算。原始测量条件、文内差异、模型与硅测的区分保存在证据笔记；范围用于估算移植后的能力，尚非固定 0.9 V 的 PVT 保证。完整周期证据若已覆盖某些阶段，就替代这些阶段的总和；先核对资源、逻辑维度和精度是否相容。

1.3 推荐参考实例与共同选择规则

保留 v0.1 结构，命名为 R0，用于后续默认代入和回归检查。它提供明确的资源起点，通用方法则由第二节的操作计数给出。

路径/资源	R0 推荐配置（本文选择）
ACIM 映射	每次输入 1 bit、128 项同时求和，八个二进制权重位平面并行。每次选 16 个输出求值；每平面 16 个 SAR，共 128 个，各复用八列。每组重新建立和求值。
ACIM 重构	16 条数字输出通道；每批先合并八个权重位平面，再按输入位权累加，共两拍。提供一批转换码锁存及 128 个输出累加寄存器；无需跨共享组保持模拟结果。
DCIM 计算	输入逐 bit、八位权重并行；每轮 32 个输入项、16 个输出，物理读侧之后一拍完成局部乘法、归约与部分和更新。
写接口	一个更新域、128-bit 物理编码数据接口（结构锚点 SDCIM-01）。直接更新的首数据批可与命令同拍；page 示例命令与数据分开。并行编程 cell 数由介质驱动能力确定。
调度	必要阶段顺序执行，无跨向量重叠；输入捕获与最终输出提交合计两拍。本地输出宽寄存资源保持不变。

表 3: R0 参考实例。ADC 数与数字通道数是独立资源选择；本轮采用资源声明，未设等面积约束。

后续共同采用以下选择规则：

1. 固定边界、逻辑任务、精度合同和外围情景，先代入 R0。原生行数、选通方式或状态编码受限时，依据映射增加分组或步骤，保留完成全部输出的要求。
2. 将结构调整记录为“约束证据、变更参数、随动资源/时间、对两路的影响”。同类约束用同一规则处理。更多 ADC、多位输入、保持读出或更多输出通道作为明确对照，不由各介质挑选最有利配置充当默认结果。
3. 保留原生 page/block 和实际有效更新字节。两路来自同一状态实现与资源配置；verify 若共用 ADC，修改 ADC 配置时同步检查写入周期。

例如，仅在 R0 中，纯公共整向量占用为 ACIM 的 $64(T_I + T_A + 2T_D) + 2T_D$ 和 DCIM 的 $258T_D$ 。三组时隙分别给出 ACIM 1028、2250、5140 ns，DCIM 516、1290、2580 ns。这些微秒级占用由串行组织推导；更改结构后重新计数，公共时间范围本身保持相同用途。

2 局部 CIM 的 ρ 、 τ 、 RI^* 通用估算方法

2.1 服务粒度与总关系

先确定一次完成的逻辑字节，再数实际操作，最后累加完整服务时间。一个 streaming 事务完成 B_S Byte 输入的规定求值与输出；一个 resident 事务完成 B_R Byte 可计算状态。其服务间隔分别为 Δ_S 、 Δ_R ，则

$$\rho \approx B_S/\Delta_S, \quad \tau \approx B_R/\Delta_R, \quad \text{RI}^* \approx \frac{B_S \Delta_R}{B_R \Delta_S}. \quad (1)$$

时间以秒代入得到 Byte/s；以 ns 代入 B/Δ ，数值恰为十进制 GB/s。 RI^* 无量纲。 B_S, B_R 是单次服务粒度， Q_S, Q_R 是 workload 窗口内累计的逻辑输入与更新量。内部位展开、转换与 verify 增加占用，同一次逻辑 payload 只计一次。

本任务 $B_S = 128$ Byte；完成 16 个 INT8 权重时 $B_R = 16$ Byte，ridge 的粒度因子为 8；有效页为 256 Byte 时该因子为 1/2。均匀事务聚合时字节和全部服务时间同比增加， τ 保持不变。沿用 Task 0 的 $P \leq \min(\rho, \tau \text{RI})$ ；静态 $Q_R = 0$ 分支仍为 $P \leq \rho$ 。两路能力是同一实现分别服务时的估计，共享资源的争用决定能否同时接近上界。

2.2 A. ACIM streaming: 求值、转换与重构分别计数

通用模板。对按输入分片、行组和权重平面组顺序覆盖一次 MVM 的映射，令每片处理 u 个输入 bit、每行组 r 个输入项、共 W 个权重平面且每次并行 w 个，则基础组合数为

$$F = \left\lceil \frac{8b_S}{u} \right\rceil \left\lceil \frac{n_{\text{in}}}{r} \right\rceil \left\lceil \frac{W}{w} \right\rceil.$$

每个组合把输出划为 J 个求值组，组宽 e_j ，满足 $\sum_j e_j = n_{\text{out}}$ 。每个活动平面有 a 个 ADC，故组 j 需 $\lceil e_j/a \rceil$ 个转换批次；批 b 实际包含 $o_{jb} \leq a$ 个输出。数字重构有 d 条输出通道，每轮处理不超过 d 个输出、用 k_A 拍完成该组位权合并与累加。于是

$$\begin{aligned} N_E &= FJ, & N_C &= F \sum_j \lceil e_j/a \rceil, \\ N_{\text{rec}} &= F \sum_j \sum_b \lceil o_{jb}/d \rceil, & N_{\text{dig}} &= k_A N_{\text{rec}}. \end{aligned} \quad (2)$$

N_E 是并行阵列求值轮数， N_C 是并行转换批数， N_{dig} 是数字总拍数。尾组按实际宽度计，空 ADC 槽不产生有用结果。每平面每输出产生一个码且无模拟位权合并时，有用标量转换数为“输入分片数 $\times$ 行组数 $\times W n_{\text{out}}$ ”。多位输入或多级/差分映射先说明码范围、符号处理和重构方式，再由其实际循环推导这些次数。

在各阶段顺序执行、每轮时间相同的情景下，

$$\Delta_{S,A} = N_E(T_I + t_{m,A}) + N_C T_A + N_{\text{dig}} T_D + T_H + c_0 T_D. \quad (3)$$

这里 $t_{m,A}$ 是一次并行求值的阵列响应、专用前端及必要恢复， c_0 为边界拍数；不同轮的负载或恢复不同则逐项求和。 T_H 为额外保持电路的采集、建立、复位等串行开销总和，ADC 自带单样本采样仍计在 T_A 。

共享如何影响求值。每组只求 $e_j \leq a$ 个输出，转换后再建立下一组时， $N_E = N_C$ ，可以取 $T_H = 0$ 。若一次求出更多输出，保存在独立模拟节点后分批转换，则 $N_E < N_C$ ：必须有至少 $w \max_j e_j$ 个同时保持的有效样本槽、隔离开关及缓冲，且在最后一批读出前满足误差与保持要求。若转换和数字处理交替顺序执行，保持窗口保守取该组的全部 $\sum_b [T_A + k_A \lceil o_{jb}/d \rceil T_D]$ ；这段等待已经包含在

服务时间中。保持负载增加的求值建立放入 $t_{m,A}$ ，额外采集等放入 T_H 。持续驱动阵列维持结果也可分批读出，但须计其占用与稳定条件。选择哪种组织，由实际资源与介质兼容性决定。

R0 代人。 $u = 1, r = 128, W = w = 8$, 故 $F = 8$; 八个求值组各宽 16, $a = d = 16, k_A = 2, c_0 = 2$, 无跨组模拟保持。因此

$$(N_E, N_C, N_{\text{rec}}, N_{\text{dig}}) = (64, 64, 64, 128), \quad 8192 = 8 \times 128 \times 8 = 64 \times 128,$$

$$\Delta_{S,A} = 64(T_I + t_{m,A} + T_A + 2T_D) + 2T_D.$$

这复现 v0.1 的 64 步; B_S 始终为 128 Byte。增加 ADC 而保持数字通道数时, 转换批次可减少, 数字重构总拍数却未必同比减少。

2.3 B. DCIM streaming: 映射决定计算轮数

通用模板。 每轮处理 u_D 个输入 bit、 v_D 个权重 bit、 r_D 个输入项和 d_D 个输出, 对应的整数乘法/归约资源必须具备这些宽度。顺序遍历各组时,

$$N_D = \left\lceil \frac{8b_S}{u_D} \right\rceil \left\lceil \frac{8b_R}{v_D} \right\rceil \left\lceil \frac{n_{\text{in}}}{r_D} \right\rceil \left\lceil \frac{n_{\text{out}}}{d_D} \right\rceil, \quad \Delta_{S,D} = N_{\text{rd}} t_{m,D} + N_D k_D T_D + T_L + c_0 T_D. \quad (4)$$

k_D 是完成每轮计算、符号处理和累加所需的数字拍数; N_{rd} 是实际物理读侧服务次数, $t_{m,D}$ 包括必要恢复。每轮重新读取时 $N_{\text{rd}} = N_D$ 、额外锁存开销 $T_L = 0$ 。若一组权重读入后复用于多轮输入, 按真实装入次数计 N_{rd} , 并声明锁存容量、读出接口与额外装入开销 T_L 。全字并行、输入位串行和双边位串行均由式中的两个位宽因子表达。

R0 代人。 $u_D = 1, v_D = 8, r_D = 32, d_D = 16, k_D = 1, c_0 = 2$, 每轮重新服务读侧, 得到

$$N_D = 8 \times 1 \times 4 \times 8 = 256, \quad \Delta_{S,D} = 256(t_{m,D} + T_D) + 2T_D.$$

一轮归约 32 项并更新 16 个输出; 256 轮完成同一份 128 Byte 输入, 交付全部 128 个结果。原 SDCIM-01 的 64 拍对应 128×16 VMM 及其 16 项局部归约; 本文的 32 项分组是另一个参考选择, 计数由本映射产生。[3]

顺序与流水的使用。 上述顺序公式的服务间隔等于完整串行时长。若相邻操作能在阵列、ADC 和数字级之间流水, 先核对各级独立资源、缓冲容量及依赖, 再按最慢级的每向量占用估计稳态间隔; 同一硬件承担的阶段先合计。只有满足这些条件才采用流水收益, 有限窗口另计填充与排空。完整宏周期可替代已含的阶段, 匹配其实际分组与拍数后使用。R0 及本轮结构对照均用顺序调度, 便于单独观察结构变化。

2.4 C. 直接更新型 resident: 完成多少权重, 执行多少批

通用模板。 一次事务更新 L 个完整逻辑权重, 每权重映射为 c 个 cell, 一批可同时完成 p 个 cell 的完整目标状态。分组对齐、可独立选通且每 cell 一次完整更新时, 物理批数 $n_w = \lceil Lc/p \rceil$; 受行/平面限制时改用映射中的实际批列表。令编码装入量为 D_{enc} bit、接口宽 w_{mIO} , 数据批数 $n_b = \lceil D_{\text{enc}}/w_{\text{IO}} \rceil$ 。则

$$B_R = Lb_R, \quad \Delta_R = T_{\text{front}} + \sum_{j=1}^{n_w} t_{\text{update,full},j}, \quad T_{\text{front}} = [2 + n_b - \chi]T_D. \quad (5)$$

$\chi = 1$ 表示首数据批与命令同拍, 命令/数据分开时 $\chi = 0$; 事务有数据且 $n_b \geq 1$ 。单批物理完整更新含驱动、必要脉冲与恢复, 到状态可计算为止。多批数据若先装入再执行, 须有相应缓冲; 边装边写则按实际顺序计数据与控制。完整周期已含的接口或恢复阶段予以替代。

R0 示意。取 $L = 16, c = 8, p = 128, D_{\text{enc}} = 128 \text{ bit}, w_{\text{IO}} = 128 \text{ bit}, \chi = 1$, 故 $B_R = 16 \text{ Byte}, n_w = n_b = 1$ 。合成物理更新时间为 $50 \text{ ns}, T_D = 5 \text{ ns}$ 时, $\Delta_R = 60 \text{ ns}, \tau = 16/60 \approx 0.267 \text{ GB/s}$ 。若驱动只支持 64 cell 同时完成, 同一事务需两批; 输入只装入一次, 分子仍为 16 Byte。直接更新按完整步骤识别, SET/RESET 是否对称仅辅助说明状态转换。

2.5 D. 分步编程或含擦除摊销的 resident

通用模板。对相同 B_R , 将预处理、编程、校验与恢复按实际顺序列出:

$$\Delta_R = T_{\text{front}} + T_{\text{pre}} + \sum_j (T_{\text{drive+program},j} + T_{\text{verify},j} + T_{\text{recover},j}) + T_{\text{erase,amort}}. \quad (6)$$

每项是实际操作块或并行批次。若一次逻辑更新需要先 RESET 再 SET, 按这两步及其并行宽度计; 若程序循环 K 次且每次后都校验, 循环占用为 $K(t_p + t_v + t_r)$ 。 K 来自终点规则、文献分布或声明的情景。原文完整 program cycle 已含 verify/retry 时, 直接使用完整块。verify 的 sensing/ADC、比较宽度与共享条件应匹配同一配置, payload 在成功完成后只计一次。

对单局部编程域, 持续循环重写、每次擦除实际支撑 $N_{p/e}$ 个有效页服务时,

$$B_R = B_{\text{page,logical}}, \quad \Delta_R = T_{\text{front}} + T_{\text{program,full}} + T_{\text{erase}}/N_{p/e}, \quad \tau \approx B_R/\Delta_R. \quad (7)$$

有效页字节只计本逻辑状态真正更新的部分, 数据装入与时间则覆盖实际操作的全部物理页、保留内容及编码。 $N_{p/e}$ 由该映射实际利用的页服务数决定。已有预擦除空间上的 append 可在声明窗口内取擦除项为零; 持续重写保留摊销。跨多个页才完成一组权重时, 累计这些页的全部时间和对应逻辑字节。

R0 页示意。有效页 256 Byte, 恰好映射为 2048 bit; 命令与数据分开, $n_b = 16, \chi = 0, T_{\text{front}} = 18T_D$ 。取含 verify 的完整 program 为 $10 \mu\text{s}$, erase 为 $200 \mu\text{s}$, $N_{p/e} = 16$, 则

$$\Delta_R = 18 \times 5 \text{ ns} + 10 \mu\text{s} + 200 \mu\text{s}/16 = 22.59 \mu\text{s}, \quad \tau \approx 0.0113 \text{ GB/s}.$$

这是单域天然页操作的算术示意, 没有引入 die/plane 复制并行。

2.6 参考回归与范围传播

v0.1 两个不绑定介质的示意保持原输入和原结果。示意 1 使用 A+C: 三个读侧时间为 10/25/40 ns, 物理更新为 20/50/100 ns, $B_R = 16 \text{ Byte}$ 。示意 2 使用 B+D: 读侧为 3/10/30 ns, 完整 program 为 5/10/20 μs , erase 为 100/200/400 μs , 每次擦除支撑 16 个有效 256-Byte 页。它们分别配短、参考、长外围情景。

参考点两者都得到 $\Delta_S = 3850 \text{ ns}, \rho \approx 0.03325 \text{ GB/s}$; 写服务分别为 60 ns 与 22590 ns, 所以 ridge 分别为 $(128/16)(60/3850) \approx 0.1247$ 与 $(128/256)(22590/3850) \approx 2.934$ 。读写时间之比必须与服务粒度因子一起使用。

示意 1 的展示范围为 $\rho=0.016\text{--}0.077 \text{ GB/s}, \tau=0.13\text{--}0.67 \text{ GB/s}$, 成对 ridge 为 0.11–0.13; 独立端点外包络为 0.024–0.58。示意 2 的展示范围为 $\rho=0.012\text{--}0.1 \text{ GB/s}, \tau=0.0056\text{--}0.023 \text{ GB/s}$, 成对 ridge 为 2.2–4.4; 独立端点外包络为 0.55–18。

实际范围先固定配置和状态模式, 组合物理相容的外围与介质输入, 再逐情景计算 $(\rho, \tau, \text{RI}^*)$ 。共同参数修改同时传播到两路。成对 ridge 范围优先; 独立区间交叉相除的 $[\rho_{\min}/\tau_{\max}, \rho_{\max}/\tau_{\min}]$ 另标为外包络。示意的三点是回归路径, 并非所有参数组合; 范围是情景估计, 不是统计置信区间。

示意	情景	Δ_S (ns)	Δ_R (ns)	ρ (GB/s)	τ (GB/s)	RI*
1	短时隙	1668	24	0.07674	0.6667	0.1151
1	参考	3850	60	0.03325	0.2667	0.1247
1	长时限	7700	120	0.01662	0.1333	0.1247
2	短时隙	1284	11286	0.09969	0.02268	4.395
2	参考	3850	22590	0.03325	0.01133	2.934
2	长时限	10260	45180	0.01248	0.005666	2.202

表 4: 两个算例的成对情景。时间列保留算术结果用于复算，非器件测量精度；GB 为 10^9 Byte。

2.7 小规模结构敏感性与后续填写规则

固定同一逻辑任务与近似/精确性合同，以 R0 为各路径基准。采用合成 $t_{m,A} = 25$ ns、 $t_{m,D} = 10$ ns，外围取参考值；两路径均配 C 类的 16-Byte 直接更新、50 ns 物理周期，所以 $\tau = 0.2667$ GB/s 保持不变。这与上文页示意是分开的检查情景，未标定任何介质。

情景	主要变化	$N_E/N_C/N_{\text{dig}}$	Δ_S (ns)	ρ (GB/s)	RI*	倍率
A0	ACIM R0	64/64/128	3850	0.03325	0.1247	1.000
A1	ADC 翻倍	32/32/128	2250	0.05689	0.2133	1.711
A2	保持后分批读	8/64/128	2210	0.05792	0.2172	1.742
D0	DCIM R0	256/—/256	3850	0.03325	0.1247	1.000
D1	输出通道翻倍	128/—/128	1930	0.06632	0.2487	1.995

表 5: 结构敏感性示意。DCIM 第一计数列为计算轮数 N_D ，无 ADC；倍率为各路径相对 R0 的 ρ 与 ridge 倍率。本表 $B_S = 128$ Byte、 $B_R = 16$ Byte、 $\Delta_R = 60$ ns、 $\tau = 0.2667$ GB/s 均不变。

A1 仅将每平面 ADC 从 16 增为 32，总数 128 增为 256；求值输出宽度随之从 16 增为 32。一批锁存码容量翻倍，仍由 16 条数字通道分两轮处理，故数字总拍数保持 128。A2 仍用原 ADC 和数字通道，一次求出全部 128 个输出再分八批读出：配置 128 输出并行求值前端、 $8 \times 128 = 1024$ 个有效模拟保持槽，另加每次求值 5 ns 采集/建立开销，共 $T_H = 40$ ns；按当前顺序保守要求保持至少 $8(20 + 10) = 240$ ns。它要求隔离、噪声、漏电及负载后仍满足原读出目标；这里假设资源足够且 $t_{m,A}$ 不变，5 ns 和 240 ns 是示意预算与推导，尚非电路验证。D1 将数字输出通道从 16 增为 32，局部读出与乘法/归约资源同步翻倍，假设该负载仍支持 5 ns 节拍。三个变更均保留权重容量、写接口及更新步骤，因而本示意的 τ 不变。

另作单参数小扰动：固定 R0 与合成物理时间，将 T_A 从 20 ns 改为 16/24 ns，ACIM 的 ρ 和 ridge 变化为 -6.23% 至 +7.12%， τ 不变。将 T_D 从 5 ns 改为 4/6 ns 并同步重算写控制，ACIM 的 ρ 、 τ 、ridge 分别变化 -3.27% 至 +3.49%、-3.23% 至 +3.45%、-0.04% 至 +0.04%；DCIM 的 ρ 与 ridge 分别变化 -6.28% 至 +7.18%、-3.16% 至 +3.61%， τ 变化同 ACIM。

小幅外围扰动的影响由其占总占用的比例决定；上述数字节拍扰动下 A 路 ridge 较稳，是该示意中读写两路变化接近抵消。结构对照则使 ρ 与 ridge 移动约 1.7–2 倍，表明共享、重复求值及串行计算轮数会显著影响结果。较小时间扰动下的稳定性不能推广为对整个外围范围或所有介质都稳定，也不能据这些合成读写时间排序介质。

后续统一逻辑任务、边界、精度合同、外围范围与默认 R0；介质章节按证据填写读响应、合法行/平面分组、编码、实际写并行度、program/verify/erase 及专用维护，再按同一规则推导次数。结构例外保留原参考与变更记录，明确哪些时间需要随资源重算。破坏性读后 restore 进入相关读步骤，周期 refresh 采用服务占用块或对应资源可用率两者之一；内部维护不增加 workload 更新字节。寿命另作可行性约束。共享入口为 data/shared_parameters.json 的 v0.2，当前状态为待审阅。

参考文献

- [1] Brian Zimmer, Seng Oon Toh, Huy Vo, et al. SRAM Assist Techniques for Operation in a Wide Voltage Range in 28-nm CMOS. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2012. Source ID: CMOS-03. <https://doi.org/10.1109/tcsii.2012.2231015>.
- [2] Kanglin Xiao, Xiaoxin Cui, Xin Qiao, et al. A 28nm 32Kb SRAM Computing-in-Memory Macro With Hierarchical Capacity Attenuator and Input Sparsity-Optimized ADC for 4b Mac Operation. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2023. Source ID: SACIM-03. <https://doi.org/10.1109/tcsii.2023.3234620>.
- [3] Jonghyun Oh, Chuan-Tung Lin, and Mingoo Seok. D6CIM: 60.4-TOPS/W, 1.46-TOPS/mm², 1005-Kb/mm² Digital 6T-SRAM-Based Compute-in-Memory Macro Supporting 1-to-8b Fixed-Point Arithmetic in 28-nm CMOS. In *ESSCIRC*, 413–416, 2023. Source ID: SDCIM-01. <https://doi.org/10.1109/ESSCIRC59616.2023.10268725>.
- [4] Jian-Wei Su, Pei-Jung Lu, Ping-Chun Wu, et al. 8-Bit Precision 6T SRAM Compute-in-Memory Macro Using Global Bitline-Combining Scheme for Edge AI Chips. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2024. Source ID: SACIM-05. <https://doi.org/10.1109/tcsii.2023.3331375>.
- [5] Fang Tang, Qiyun Ma, Zhou Shu, et al. A 28 nm CMOS 10 bit 100 MS/s Asynchronous SAR ADC with Low-Power Switching Procedure and Timing-Protection Scheme. *Electronics*, 2021. Source ID: CMOS-02. <https://doi.org/10.3390/electronics10222856>.
- [6] Bonan Yan, Jeng-Long Hsu, Pang-Cheng Yu, et al. A 1.041-Mb/mm² 27.38-TOPS/W Signed-INT8 Dynamic-Logic-Based ADC-less SRAM Compute-in-Memory Macro in 28nm with Reconfigurable Bitwise Operation for AI and Embedded Applications. In *2022 IEEE International Solid-State Circuits Conference (ISSCC)*, 2022. Source ID: SDCIM-03. <https://doi.org/10.1109/isscc42614.2022.9731545>.
- [7] Yiyang Yuan, Bingxin Zhang, Yiming Yang, et al. A 28-nm Digital Transpose SRAM Compute-in-Memory Macro With Accurate/Approximate Dual Mode for Floating-Point Edge Training and Inference. *IEEE Journal of Solid-State Circuits*, 2026. Source ID: SDCIM-05. <https://doi.org/10.1109/jssc.2026.3679560>.
- [8] Yoshisato Yokoyama, Koji Nii, Yuichiro Ishii, et al. Disturbance Aware Dynamic Power Reduction in Synchronous 2RW Dual-Port 8T SRAM by Self-Adjusting Wordline Pulse Timing. *IEEE Journal of Solid-State Circuits*, 2023. Source ID: CMOS-07. <https://doi.org/10.1109/jssc.2022.3229828>.