

3D NAND 局部 CIM 服务估算

原生组织、完整服务与两表映射

统一结果卡

原生逻辑配置	W[N,K]=240×4608; INT8 输入与权重; 有效 resident=1105920 Byte。
更新组织	整矩阵持续替换; 64 次 block 擦除、6144 次 page 编程; 包含正负幅值编码、单输出暂存、参考状态与校准。
主要资源	ADC=64; 数字输出通道 =16; 更新域 =1; 页缓冲/bit=13824
数值检查层级	已声明理想模拟链、名义 ADC 与有限重构。结构映射资格不构成应用准确度认证。
编码与保持	正负幅值分块, 每次 8 输出; 单输出暂存 41472bit; 数据页 48bit/拍, 参考页 128bit/拍。

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	8.4	0.58	15
典型	6.8	0.58	12
悲观	5.6	0.28	20

典型完整求值: $B_S = 4608$ Byte, $\Delta_S = 6.7 \times 10^5$ ns。完整 resident 装载: $B_R = 1105920$ Byte, $T_R = 1.9 \times 10^9$ ns; $U^* = 2.8 \times 10^3$ 个向量。

接口: $U^* = T_R / \Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

原始能力与长期有效能力在所声明服务窗口内相同; 必要局部恢复、终验或擦除已纳入完整服务。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB= 10^6 Byte; 16 KiB 辅助换算仅为平均成本。

1 3D NAND：原生页块组织与有符号幅值服务

本节采用一个 64-block 原生 subarray，以正、负权重幅值分别占用独立 block 的方式实现 $W[240, 4608]$ signed INT8 矩阵。有效 resident 容量为 1,105,920 Byte，每向量输入 4608 Byte。输入按幅值及符号分两相位选通 BL，权重沿用两位 digit 的三 SSL 编码；SL 上始终形成非负电流，符号在独立 ADC 之后重构。典型完整求值间隔为 $674.86 \mu\text{s}$ ，完整持续替换为 1.91611972 s ，得到 $\rho = 6.83 \text{ MB/s}$ 、 $\tau = 0.577 \text{ MB/s}$ 。该参考提供近似有符号部分和，名义数值诊断与电路、器件及应用准确率验证分别对待。

1.1 原生通路、逻辑映射与资源

NAND-05 在 SGVC SLC 器件上给出约 2 nA 的 ON 电流、约 0.3 nA 标准差及小于 0.5 pA 的 OFF 电流；采用选中栅 1 V、BL 0.2 V、未选中 WL 4.5 V 的偏置，ON 电流处于饱和平台。NAND-04 使用该技术线的器件特性构建 32-WL 阵列模型，每块为 $13824 \text{ BL} \times 32 \text{ WL} \times 3 \text{ SSL}$ ，64 块形成 $144 \mu\text{m}$ BL 长度的 subarray。两者分别提供器件测量和结构模型，不作为两次独立的完整 CIM 硅验证。器件电流、偏置与原生 16 pF SL 负载均保持。[1, 2]

NAND-04 Figs.1–3 的 BL switch matrix 控制各输入 BL，三 SSL 的电流在同一 block SL 汇合，而不同 block 有各自的 SL 及 ADC。一个两位非负权重 digit 在 SSL3 存 LSB、SSL1/2 复制 MSB；两位输入 digit 在三条 BL 上作相同的 1:2 复制。一个 digit 乘法因此占九个二态 cell，其电流计数为两个 0–3 digit 的乘积。

对逻辑权重定义 $w^+ = \max(w, 0)$ 、 $w^- = \max(-w, 0)$ ；两者均用四个 base-4 digit 表示，幅值 128 亦可表示。每输出占正、负各四个 block，因此 64 块并行服务八个输出。30 个数据 WL 与两个参考 WL 均保留，输出 j 、权重极性 $s \in \{0, 1\}$ 和 digit $b \in \{0, 1, 2, 3\}$ 的物理选择为

$$\text{WL} = \lfloor j/8 \rfloor, \quad \text{block} = 32s + 8b + (j \bmod 8).$$

每个逻辑 INT8 权重占 $2 \times 4 \times 3 \times 3 = 72$ 个 cell。数据区 79,626,240 个 cell 和参考区 5,308,416 个 cell 合计 84,934,656 bit (10,616,832 Byte)；数据区占 93.75%，必要编码相对逻辑 8 bit 开销为 9 倍。极性中为零的 cell 仍有完整存储和写入服务，不能按稀疏性省去另一 bank。

输入寄存保持 4608 个 8-bit 幅值和 4608 个符号位。16 个 8-bit 绝对值/符号编码单元用 288 个数字拍处理一个向量；–128 的幅值 128 以无符号 8 bit 保存。每条原生 BL 增加一项符号相位使能逻辑，与已有 digit 和行组选通共同驱动原 BL switch，合计 13824 个逻辑掩码门及一位相位控制。其传播包含在声明的 BL 形成时隙中，没有新增模拟开关或改动 SL 连接；12 ns 预算需覆盖该逻辑与原负载，仍是参考实现条件。

64 路电流前端、64 个名义 10-bit ADC、64 路仿射校正器和 16 路四 digit 合并通道保留。八路 21-bit 极性减法器及八路 29-bit 带符号累加通道处理结果；240 个 29-bit 中间累加器与 240 个 29-bit 输出寄存器各占 6960 bit。流水阶段另保留 64 个 14-bit 校正计数、16 个 20-bit 幅值部分和及八个 21-bit 差值。这里逐轮完成全部阶段，不借跨向量流水提升能力。

写侧保留 128-bit 名义数据口、13824-bit 原生页缓冲和一个更新域；页缓冲的逐 BL inhibit/内部 verify 决定页 program 并行度。新增单输出行暂存为 $4608 \times 9 = 41472 \text{ bit}$ ，存 8-bit 幅值与 1-bit 符号，只有一行而非全矩阵数字 shadow。16 路编码器及 144-bit 局部读口每拍提供 16 个条目，页格式器为指定极性和权重 bit 生成每条目三个 BL 副本，实际每拍 48 个有效物理位。该吞吐由真实格式器确定，不能直接用名义 128-bit 口按满宽计时。

1.2 有符号求值及名义量化重构

令 $x^+ = \max(x, 0)$ 、 $x^- = \max(-x, 0)$ 。每个输入符号相位只使能相应符号的 BL，且两相位均执行固定服务，包括空掩码。正负权重 bank 同时读出，数字重构为

$$y_j = \sum_k \left(x_k^+ w_{jk}^+ - x_k^+ w_{jk}^- - x_k^- w_{jk}^+ + x_k^- w_{jk}^- \right). \quad (1)$$

这一映射利用独立 block SL 与现有 BL 选通实现，未在共同 SL 内部作模拟减法。每个极性幅值均按四个 base-4 digit 展开；代码遍历 65,536 个标量 INT8 对，用实际三 BL、三 SSL 乘积重建式 1。该理想编码检查与后续量化检查分开。

每次仅开启 1152 项对应的 BL，四个组完整覆盖 $K = 4608$ 。固定 0–25 μA 量程下，最密 digit 乘积电流为

$$I_{\max} = 1152 \times 3 \times 3 \times 2 \text{ nA} = 20.736 \mu\text{A}.$$

全部 4608 项同时开启将产生 82.944 μA ，故不列为该前端的有效情景。幅值符号分离不提高 cell 电流、不减小电容、不提高 ADC 精度；改变的是存储 bank 与输入相位。零码和低电流建立仍需满足相同的前端条件。

名义 10-bit ADC 采用 0–1023 码、最近码量化和半码向上规则，步长为 24.4140625 nA，等价 12.20703125 个名义 2 nA 计数。约 8 ENOB 仅给出 97.65625 nA 或 48.828125 个计数的分辨尺度，不是 8-bit 实际量化器、误差界或噪声分布。29-bit 输出容器只承载累加结果。

每个行组、输入符号和 digit、权重极性和 digit 分别先形成电流，再量化。零/满参考在理想 2 nA 模型下对应 0/849 码；满参考仍采用可合法存入原生 cell 的全 3 digit 码，最大 10368 计数，不按向量调整。24-bit 校准增益为 Q8.16、偏移为 Q12.12；名义偏移为零。各 ADC 码经校准并舍入到整数计数后，依次作同极性 base-4 合并、正负差、输入 digit 移位及符号累加。数字重构不能恢复 ADC 中已损失的计数。

向量	真值	双幅值重构	残差	偏置码重构
全零	0	0	0	-65536
全正单位	4608	4592	-16	-58896
负单位输入	-4608	-4592	16	59904
单位对称抵消	0	0	0	1008
大幅对称抵消	0	0	0	171360
大幅正输出	74322432	74256896	-65536	74322432
大幅负输出	-74907648	-74973184	-65536	-74907648
小幅非对称	2	24	22	-14868
全范围混合	-2923776	-2897056	26720	-2900456
孤立单位	1	0	-1	-65792

表 1: 相同 10-bit ADC、理想 2 nA 单位电流和有限校准下的确定性诊断。零输出不定义相对误差。

全零输入不产生大公共电流，两次符号相位仍均执行；全正单位的每组 1152 计数成为 94 码，再解码为 1148，四组得到 4592，绝对残差 16、相对残差 0.3472%。对称的正负部分经过相同通道规则，在名义模型中抵消为零。孤立单位因低于半个名义 LSB 而丢失；小幅非对称向量真值 2 重构为 24。它们直接暴露计数量化的有限分辨率，不用满量程误差掩盖小输出，也不据此提出统一网络门槛。共同诊断还检查零输入配大权重、组边界、稀疏和非对称抵消，使用相同确定性类别。

偏置码 $x' = x + 128$ 、 $w' = w + 128$ 是受限对照：它先将大公共偏置送入 ADC，再按 base-4 高位放大量化残差，最后数字相减。全零的最高 digit 在每组从 4608 计数量化/解码为 4604，四组残差为 $4(4604 - 4608)4^6 = -65536$ ；无限精度校准系数也不能恢复这一 ADC 残差。全 1 真值 4608 重构为 -58896，不能由理想代数恒等式认定通用 signed 服务成立。双幅值实现取消该公共项，代

价由容量、两次符号服务和真实格式器承担。旧编码的结果保存在机器数据中的受限比较，禁止通
用 signed INT8 映射；双幅值参考的近似映射仍须与具体应用误差要求相容。

1.3 建立预算、完整求值和模式传播

NAND-04 Table 1 报告 303 ns WL 建立、50% 稀疏条件下 12 ns BL 建立，以及原 max-bit 映射下 530–750 ns SL 建立模型；NAND-05 给出约 1 μ s 多 bit 感测设计量级及 25 μ A 应用峰值电流。保留原生负载、偏置和通路，采用 530/640/750 ns 三种 SL 预算。活动 BL 组和符号码分布与源模型不同，因此这是明确的条件桥接，不是新映射的实测期限，也不按 I/C 机械缩放。BL 形成已包括输入驱动，ADC 采样/转换/复位在完整 T_A 中，不另加无依据的 16 pF 反馈积分电容。[1, 2]

四个输入 digit、两次输入符号相位、四个行组及 30 个 WL 组产生

$$N_E = N_C = 4 \times 2 \times 4 \times 30 = 960, \quad N_{\text{scalar}} = 960 \times 64 = 61440.$$

每轮第一拍由 64 路既有校正器并行处理 64 个 ADC 码；第二拍 16 棵四输入移位加法树分别合并八个输出的两个权重极性；第三拍八路减法器形成有符号权重结果；第四拍八路累加器结合输入 digit 和输入符号更新对应输出。相应 stage 寄存和通道均列入资源，64 个码没有藏在一条串行校正路径中。WL 在其 32 轮期间保持，完整服务为

$$\Delta_S = 30t_{WL} + 960(t_{BL} + t_{SL} + T_A + 4T_D) + (288 + 2)T_D. \quad (2)$$

288 拍为输入编码，两拍为捕获/提交。三情景固定编码、分组、并行资源和量程；典型 $T_A = 20$ ns、 $T_D = 5$ ns 时得到 674860 ns。

1.4 完整 SLC 更新、编码暂存和参考校准

NAND-04 明确两态均用 write-verify 控制阈值；NAND-05 给出饱和 ON 平台及随机全块编码条件下的电流分布。这里所需的存储终点、ON 平台偏置和 SL 校准是不同环节，没有另加逐 cell 模拟电流精调次数的证据。NAND-06 官方 SLC 手册给出完整 program 典型/最大 300/600 μ s 及 erase 典型/最大 1/3.5 ms，作为跨实现完整 P/E 时间锚点；状态成功本身不认证 SGVC 电流分布。完整 program 已包含高压建立、program/verify 和恢复，erase 包含必要终验，不重复加费。页大小不用于缩放操作时间，短/典型共用典型 P/E，长端采用源最大预算身份。[1, 2, 3, 4]

开始替换前撤销矩阵有效标志。每个输出的 4608 个 signed 权重通过 16 路转换写入一行 9-bit 暂存，共 288 拍；随后产生正负四 digit 各三 SSL 的 24 个物理数据页。数据页 13824 bit 由 48 有效位/拍格式器分 288 拍装入，再支付两拍控制；参考页为常量，按 128 位/拍装入 108 拍并支付两拍控制。一行的 24 页全部 program 后释放暂存。完整装载包含 240 行编码、5760 次数据页 program、384 次参考页 program 和 64 次块 erase；不能因某极性为零而少 program。

每个 SL/行组存一对 24-bit 增益/偏移，共 256 对、12288 bit。四个组分别读零、满、半输入参考，共 12 轮及两次 WL 建立。16 条校准计算通道分 16 批，每批 24 步定点除法加四拍其他运算，另两拍控制，共 450 拍：

$$C = 2t_{WL} + 12(t_{BL} + t_{SL} + T_A) + 450T_D.$$

半输入允许四 ADC 码残差并检查饱和，属于有限校准条件；并非任意输出误差界。全部 program/erase 状态与校准成功后才发布整个 resident 矩阵；失败不计成功 payload，不隐含无限重试。

完整持续替换时间为

$$\begin{aligned} T_R &= 5760(P + 290T_D) + 384(P + 110T_D) \\ &\quad + 64E + 69120T_D + C, \\ B_R &= 4608 \times 240 = 1105920 \text{ Byte}. \end{aligned} \quad (3)$$

典型 $C = 10920 \text{ ns}$ 、 $T_R = 1.91611972 \text{ s}$ 。物理页/block 数保持，而有效权重数减半；额外 resident 格式化和编码也已进入 T_R ，因此 τ 与 ρ 同步重算。

正常求值与 SL 参考校准共用偏置、负载、分组选通及 ADC，公共参数同时传播到两服务。 t_{SL} 、 t_{BL} 或 T_A 增加 δt 时， Δ_S 增加 $960\delta t$ ， T_R 增加 $12\delta t$ ； t_{WL} 对应 30 和 2 次。数字拍同时影响 4130 个求值数字拍及 1,782,210 个装载/校准数字拍。原生 PB 内部 verify 采用不同偏置/通路并已包含在完整 program 中，不另叠 SL ADC 时隙。

情景	SL 建立 (ns)	完整页 program(μs)	完整块 erase(ms)
乐观	530	300	1
典型	640	300	1
悲观	750	600	3.5

表 2: 建立为固定偏置和量程下的条件预算；P/E 为同厂异实现 SLC 完整操作锚点。

完整操作	次数	有效逻辑 payload
数据页 program	5760	1,105,920 Byte (全矩阵)
参考页 program	384	0
块 erase	64	0
求值/ADC 轮次	960	4608 Byte
校准参考读	12	0

表 3: 正负幅值 bank、输入符号相位和参考页均完整服务，包括空输入掩码。

1.5 能力、复用门槛与参考身份

两表接口保持完整同一矩阵与向量边界：

$$\rho = 4608/\Delta_S, \quad \tau = 1105920/T_R, \quad U^* = T_R/\Delta_S = 240\text{RI}^*.$$

平均每 16 KiB 更新成本只是 $T_R \times 16384/1105920$ ，不是实际小事务延迟。扩展其他矩阵必须重新检查 BL/WL 选通、输入共享及更新域，原生输入吞吐不能直接作为相同工作量的器件排序。

情景	$\Delta_S(\mu\text{s})$	$T_R(\text{s})$	$\rho(\text{MB/s})$	$\tau(\text{MB/s})$	RI^*	U^*
乐观	547.27	1.9108	8.42	0.579	14.5	3.49e+03
典型	674.86	1.9161	6.83	0.577	11.8	2.84e+03
悲观	829.91	3.9282	5.55	0.282	19.7	4.73e+03

表 4: 原生 $K = 4608$, $N = 240$ 、双幅值编码的固定配置成对结果。

预擦除一代仅免当代块 erase 及已有参考页 program，仍支付数据页、resident 行编码和 SL 校准，单列为有限窗口。NAND 无本例所需的周期 refresh，瞬时原始与有效能力相同；耐久、read-disturb 及长期重校准另按部署窗口处理。三主情景均为双幅值近似 signed 参考；受限偏置编码不

实现/更新	N	$\rho(\text{MB/s})$	$\tau(\text{MB/s})$
双幅值持续替换	240	6.83	0.577
双幅值预擦除一代	240	6.83	0.637
偏置码受限示例	480	13.5	1.16

表 5: 预擦除只适用于有限一代；偏置码为受限编码比较，不进入通用 signed INT8 映射。

进入主表主点或通用 signed 适配结论。代码/公式检查通过、名义诊断改善、具体应用误差可接受及实物验证是四个独立判断，不把输出残差倍数换算成吞吐修正倍数。

参考文献

- [1] NAND-04: W. Shim and S. Yu, “System-Technology Codesign of 3-D NAND Flash-Based Compute-in-Memory Inference Engine,” IEEE JXCDC, 7(1), 61–69, 2021. DOI: 10.1109/JX-CDC.2021.3093772.
- [2] NAND-05: H.-T. Lue et al., “Optimal Design Methods to Transform 3D NAND Flash into a High-Density, High-Bandwidth and Low-Power Nonvolatile Computing in Memory Accelerator for DNN,” IEDM, 38.1.1–38.1.4, 2019. DOI: 10.1109/IEDM19573.2019.8993652.
- [3] NAND-06: Macronix International Co., Ltd., “MX30LF1G18AC: 3V, 1Gb NAND Flash Memory,” PM2133, Rev.1.2, May 27, 2016, pp.5,25,31,43,58.
- [4] NAND-02: J. M. Thimmaiah et al., “A 2Tb 4b/Cell 6-Plane 3D-Flash Memory with 37.6Gb/mm² Bit Density and >85MB/s Write Throughput,” ISSCC, 15.1, 2026.

参数证据与定位

ID	原始定位	采用条件
E01	NAND-04 pp.2-3	64 块、13824 BL、32 WL、3 SSL；每极性四块，每输出八块，30 数据与 2 参考 WL。
E02	NAND-04 p.2； 05 Fig.6	二态 write-verify 与 2 nA 饱和 ON 平台；1 V 选中栅、0.2 V BL、4.5 V pass。
E03	NAND-04 p.3 Table 1	303 ns WL；12 ns BL 限定 50% 稀疏；530-750 ns SL 为原映射模型，16 pF 原生负载保持。
E04	NAND-05 pp.1-2	约 1 微秒多 bit 感测与 25 微安应用电流锚点；本前端 0-25 微安，分组最大 20.736 微安。
E05	NAND-04/05	原 7 位/7-8 位 ADC 讨论桥接名义 10 位、约 8 ENOB 参考；29 位输出容器不增加模拟精度。
E06	NAND-06 pp.25,31,58	完整 program300/600 微秒、erase1/3.5 毫秒；跨实现时序，不按页尺寸缩放。
E07	NAND-05 p.2 Fig.12	两参考 WL、有限增益/偏移校准；256 对系数、12 读轮次、450 数字拍。
E08	NAND-04 Figs.1-3	BL switch matrix 承载符号掩码，独立 block SL/ADC 保留正负幅值；数字加减，新增保持和格式器完整计费。
E09	NAND-02 Figs.15.1.2/5	program/verify 及泵转移包含在完整预算内，不重复加费或采用无条件 burst 折扣。