

二进制 PCM 的八行电压式近似 ACIM

统一结果卡

原生逻辑配置	$W[N,K]=128 \times 256$; INT8 输入与权重; 有效 resident=32768 Byte。
更新组织	每个同一选中行内的列条带 32 Byte; 1024 个完整事务覆盖矩阵。
主要资源	ADC=128; 数字输出通道 =16; 写驱动 =32
数值检查层级	标定后理想部分和与数字重构; 物理 ADC 量化未实例化。结构映射资格不构成应用准确度认证。

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	5.2	8	0.65
典型	2.5	6.9	0.36
悲观	1	4.9	0.21

典型完整求值: $B_S = 256$ Byte, $\Delta_S = 1 \times 10^5$ ns。完整 resident 装载: $B_R = 32768$ Byte, $T_R = 4.8 \times 10^6$ ns; $U^* = 47$ 个向量。

接口: $U^* = T_R / \Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

原始能力与长期有效能力在所声明服务窗口内相同; 必要局部恢复、终验或擦除已纳入完整服务。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB= 10^6 Byte; 16 KiB 辅助换算仅为平均成本。

1 状态、映射与参考实现

本节采用二进制/SLC PCM、八位平面、电压式近似 ACIM，配 32 个实际电流写驱动及复用读侧 ADC 的终态校验。共同 28 nm 外围下，成对工程情景得到 $\rho \approx 1.04\text{--}5.21\text{ MB/s}$ 、 $\tau \approx 4.95\text{--}7.97\text{ MB/s}$ 、 $RI^* \approx 0.211\text{--}0.653$ ；参考点分别为 2.500 MB/s、6.874 MB/s 和 0.364。结果来自一份完整局部参考设计的操作预算，既不是原论文芯片的实测两路性能，也不是 PCM 材料固有范围。

原生参考选取一个 256 rows $\times$ 1024 columns sub-bank，尺寸来自 PCM-03 PDF p.3 Fig.11.3.7。八个相邻 SLC cell 表示一个 INT8 权重，得到 $W[128, 256]$ ； $B_S = 256\text{ Byte}$ ，有效 resident 容量 32768 Byte，共 262144 个 cell。每位平面为 256 行 128 列，交付 128 个 24-bit 结果容器。符号位按 -2^7 数字重构。二态只约束存储类别，不保证 SET cell 电导完全相同；本节采用校准近似部分和，不把容器位宽当作物理精度。

PCM-03 的 40 nm 宏以 2 个 SLC 和 3 个 MLC cell 表示 8-bit 权重，同次激活 8 条 WL，8-bit 输入串行八拍。各列经固定偏置电流 I_M 产生电压 V_{MAC} ，再用四阶段 VSR-VSA 及移位加法读出。其纯 SLC 信号裕量对照支持选取二状态实现，但本文不沿用三只 MLC 或数据相关跳拍。保留该电压式组织的八项分组，八个等尺度 SLC 平面并行，因此输入分 32 组；八项二进制部分和为 $0 \dots 8$ ，共有 9 个等级。8 行是所选实现的结构条件，不能升级为 PCM 的介质上限。

写侧采用 32 个实际 IDAC，电流和波形以 PCM-01 为锚点。该源芯片用对角栅线避免任一 BL/SL 电流拥挤，32 个 IDAC 是其实际面积/功耗选择；本参考不把该对角 gate 直接嫁接到电压求和阵列。PCM-06 PDF p.4 Fig.6 给出选一行、各列独立编程的机制依据；这里只借行选通原则，不引入其 512 列资源或模拟闭环算法。

本 bank 保留原生 compute WL：写/verify 时只打开一行 r ，32 个 IDAC 选择逻辑列 $c = 4h + s$ 。当前 bit 平面 w 的物理列为 $p = 8c + w$ ，只有这些 32 列获得编程压差；同一行的其余列 BL/SL 等电位 inhibit，其他 255 行的 access gate 关闭。每列仅一个目标，不需要每 cell 增加 diagonal gate mux。列外围实际配置读/写隔离开关、八平面路由、耐压选择器和每 IDAC 四列 mux。单行公共回流必须有足够宽金属和受控回流端，承受 RESET 的 $32 \times 700\text{ }\mu\text{A} = 22.4\text{ mA}$ 与 SET 的 4 mA，并保持 IDAC 合范围；不能只因目标坐标不同就忽略共线压降。批配置及三段驱动预算包含上述 WL/列切换与恢复条件。

八位平面是一份矩阵。读时断开 IDAC，由固定 I_M 、钳位及电压前端服务；写时隔离读前端，verify 时同一 WL 只提供每列一个 cell。这个行选通、供给及电压读验组合是明确资源条件的跨实现参考，不称为 PCM-01/03 同一芯片的实测复原。

2 完整 streaming 求值与前端预算

沿用 R0 的每平面 16 ADC、共 128 ADC、16 条数字输出通道及每轮两拍重构。每 ADC 复用 8 个输出列；每次只求值 16 列，再换组重新建立，无跨组模拟保持。每输入 bit 遍历 32 个行组和 8 个输出组，故共享 API 给出

$$N_E = N_C = N_{\text{rec}} = 8 \times 32 \times 8 = 2048, \quad N_{\text{dig}} = 4096, \quad N_{\text{scalar}} = 262144.$$

这里的标量转换次数不是逻辑输入字节，整个过程仍只服务 256 Byte。

V_{MAC} 随状态组合变化，SAR 的原始电压码不能直接充当 $0 \dots 8$ 的计数。每 ADC 通道配置 9 等级的标定阈值或小型译码表，将电压码映为近似部分和；需覆盖所选列的偏置/增益差异。第 1 拍并行完成 128 个等级译码和 16 组八平面位权合并，第 2 拍按输入 bit 权重累加到对应输出寄存器。这个有限等级译码与加法满足所选 T_D 是参考实现的资源/时序条件；原四阶段 VSR-VSA 由该前端和 SAR 替换，不再额外累加。SLC 电导离散、泄漏、状态组合非线性及相邻电压分布重叠仍形成近似误差，二状态终态通过不能消除它们。

PCM-03 报告完整 access 范围 3.25–15.9 ns，在 0.95 V 下 8b IN/8b W/19b OUT 的 Shmoo 点为 14.3 ns (PDF p.1、p.2 Fig.11.3.6)。它已包含原宏前端、感测和局部逻辑；不能从中拆出一个实

测 cell 延迟, 也不能把 14.3 ns 再完整叠到公共输入、ADC 和重构上。这里仅用它支持八项电压前端的数 ns 到数十 ns 量级, 选取

$$F_A = T_I + t_{m,A} = 10/20/50 \text{ ns}$$

作为含输入形成和公共复位的总前端预算, 覆盖 WL/列选通、固定电流建立及电压节点稳定; 原文没有单独测出这三个数。短端要求较快前端, 参考和长端给电压建立及接口负载较多预算。公共 SAR 再用 $T_A = 10/20/50 \text{ ns}$, 两拍数字重构用 $T_D = 2/5/10 \text{ ns}$ 。复算程序调用共享 A 模板时填 $t_{m,A} = F_A - T_I$, 避免重复计算输入形成。

全部阶段顺序执行; 输入捕获与 128 个结果容器最终提交合计两拍。因此

$$\Delta_S = 2048(F_A + T_A + 2T_D) + 2T_D, \quad \rho \approx 256 \text{ Byte}/\Delta_S. \quad (1)$$

参考点为 $2048(20 + 20 + 10) + 10 = 102410 \text{ ns}$ 。前端与 ADC 各占 40960 ns, 数字译码/重构 20480 ns, 边界 10 ns。32 个八行组覆盖原生 256 输入, 八个输出组与位串行共同决定读占用; 它不表示 PCM 单 cell 读需数十微秒。八行保留电压等级和信号裕量的证据, 不是材料活动行数上限。

名义服务检查层级。共同脚本按 32 个八项行组、八个输入位和八个权重位执行 15 类确定性向量, 输入为已完成 9 等级标定译码的理想部分和。该层级的数字重构残差为零, 9 级小于名义 10bit 的 1024 码; 它不能证明各等级的实际电压间隔已被 SAR 分辨。本参考尚无替代前端的逐列阈值/码表, 因而物理量化残差为空, 不构造虚拟的线性电压传递使检查通过。求值/终验的既定 F_A 依赖及两路主值不由这一代数检查改变。

3 二状态写序列、终点与跨实现桥接

PCM-01 Methods (PDF p.7) 给出 RESET 125 ns、700 μA , 以及 SET 250 ns、尾沿 50 ns、125 μA 。其措辞没有明确 250 ns 是否已含 50 ns 尾沿, 本文保守计 SET 总波形 300 ns, 另记录总 250 ns 的敏感性。每物理批先 RESET 所有目标 cell, 再只对目标 bit 为 1 的 cell 施加 SET; SET 掩码之外保持 RESET, 固定调度不因数据稀疏而缩短。每批 RESET、SET 各一次, 随后实际读取全部 cell 的最终状态。

二状态的依据是原文明确分离的 SET/RESET 分布: 绝大多数核心的 unit-cell 可达 $|G_{\text{RESET}}| < 5$ 、 $G_{\text{SET}} > 50 \text{ ADC counts}$, 报告超过 99% 的 unit-cell 满足该标准, 一个核心为 98.4% (PDF p.4、p.14 Fig.2a)。这支持大幅分离的端态, 而不证明本参考设计 256 个 cell 全部一次成功, 更不证明相同读出电流。原 4-PCM unit-cell 和 CCO 码值不能作为本设计单 PCM/SAR 的通用量纲。实现时在同一读偏置和前端下标定 HRS 上阈值、SET 下阈值及量程检查, 保留互不相交的状态窗; 失败必须返回状态, 不能计为成功的 B_R 。

主情景描述的是**经过器件表征的正常单次端态更新服务**, 不估造未报告的批良率、额外重试分布或最大完成时间。其有限预算有具体依据: 原文对端态确实使用一次完整 SET/RESET 波形, 而连续中间电导才进一步采用 125 ns 迭代脉冲、每次 read/verify、5 ADC counts 误差窗及最多 30 次迭代。把 30 次直接搬到二进制程序没有依据。这里完整保留两种端态波形与真实终验; 若目标实现经常需要追加脉冲, 就必须按实际批次数增加写占用, 当前 τ 不能当作该失败尾部的持续带宽保证。

PCM-06 的 60/120/240 ns 脉宽实验显示器件间、周期间变异, 且中间状态变异较大 (PDF pp.3–4); 其 512 列行并行使用公共幅度 DAC 和每列独立脉宽, 连续模拟闭环需要 FPGA 计算下一轮。PCM-05 的独立 Ge-rich GST 测量采用 75 ns 脉冲, 但材料、幅值和选择器条件不同 (PDF p.3)。它们支持几十到几百 ns 的编程波形量级, 并不把 60 ns 或 75 ns 变成本例完整周期。1000 次是实验统计序列, 1.2 ns/tick 是输出编码; 二者均未进入每更新必需操作数。

每批专用驱动额外计三段 $g = 10/20/50 \text{ ns}$: IDAC/路由建立、RESET 后的冷却及 SET 偏置转换、SET 完整尾沿结束后的路径隔离与低压回读偏置恢复。这是波形之外的明确工程预算, 不是原文测得的热恢复常数; 其量级相对 125–300 ns 波形较小, 参考点三段共 60 ns。其中 SET 的 50

ns 下降尾沿已经包含在 300 ns 内, 第三段从尾沿完成之后开始, 不再支付同一下降波形; 后续每次二状态校验重新执行完整本地前端建立。没有复制 RRAM 的微秒级高压余量, 也没有将材料亚 ns 切换或 FPGA 等待补成周期。

4 32-Byte 行内分组与复用 ADC 的完整读验

固定输入行 $r \in [0, 255]$ 和列内槽 $s \in [0, 3]$, 事务的 32 个逻辑权重为

$$(r, c), \quad c = 4h + s, \quad h = 0, \dots, 31.$$

32 个 IDAC 分别负责一个 4 列组, 每次仅一个平面活动; 顺序遍历八平面, 每批 32 个 cell, 共 256 个 cell, 完成 32 个 INT8 权重, 因此 $B_R = 32$ Byte。两拍 128-bit 数据装入 256-bit 缓冲, 首拍与命令合并, 准备/完成及装入总占用 $T_{\text{front}} = 3T_D$, 不是由接口宽度推出 32-cell 并行。

校验复用当前平面的 16 ADC。ADC 号 $a \in [0, 15]$ 负责 8 列组, 两批依次选择 $c = 8a + 4k + s$, $k = 0, 1$, 同时选中同一 WL 行。每批 16 个 ADC 各读取一 cell; 第二批重新复位、建立并读出, 不保留前一批的模拟结果, 不假设 32 个免费 hold 槽。原生 WL 与列偏置在每个活动列只选一 cell, 此时不启用 CIM 的八 WL 并行模式。

单 cell 二状态终验采用同一 I_M 、**钳位和列电压通路**, 每批完整重复 F_A , 随后公共 SAR 转换 T_A 和一拍 16 路终态比较。所选 F_A 必须覆盖八行 SLC 求值的 $q = 1$ (一个 SET、其余 HRS) 和 $q = 0$ (全 HRS/off) 及单行终验的最弱有效等级, 不能只对八个 SET 的强信号成立。主配置要求访问管选通电平、 I_M 、钳位和所选列/mux 负载相容; 高阻端需有确定的钳位电压。八 WL 与单 WL 的未选支路、泄漏及等效负载仍可能不同。专用两阈值标定可以处理静态偏移, 却不能证明建立时间相等。PCM-03 未报告本替代 SAR 前端的单 cell 终验, 因此共用 F_A 是有条件的参考资格, 不是两种读操作已经实测等价。若新增时间来自独立观察要求, 可单独改变终验模式; 若来自相同偏置/负载下 $q = 0/1$ 的真实建立需求, 则必须同时改变正常求值和终验。

保留完整 $F_V = F_A$ 没有把原 14.3 ns 整体 access 重复加入, 也没有假定全部八 cell 总电流始终更大; 判决只接受两个分离端态, 不要求模拟中间电导精调。每批重新建立确保不依赖保持槽或前批结果。令 $t_V = F_A + T_A + T_D$, 完整 resident 服务为

$$\boxed{\begin{aligned} \Delta_R &= 3T_D + 8[T_D + 3g + 125 \text{ ns} + 300 \text{ ns} + 2t_V], \\ \tau &\approx 32 \text{ Byte}/\Delta_R, \quad \text{RI}^* \approx 8\Delta_R/\Delta_S. \end{aligned}} \quad (2)$$

内层一拍用于批地址/模式配置, 三段专用转换及两种端态波形随后执行, 再依次完成两批终验。八个权重平面、RESET/SET、16 次校验均只增加服务时间, 逻辑写 payload 只计一次。RESET 后不作独立中间校验, 因为最终校验已经检查目标 0 和目标 1, 程序没有以 RESET 中间结果决定下一脉冲。

逐一遍历 256 行和 4 个列内槽, 得到 1024 个 32-Byte 事务; 每个 (r, c) 唯一对应行 r 与槽 $s = c \bmod 4$ 。完整矩阵无遗漏、无重复, 总 payload 为 $1024 \times 32 = 32768$ Byte, 总时间 $T_R = 1024\Delta_R$ 。脚本检查代表性 r, s, w 下, 只有已选 WL 与 32 个有编程压差的列相交才得到目标; 同一行半选 cell 无压差, 其他行 gate 关闭。这是逻辑选通检查, 回流/电流合规仍依赖上述实际外围。

任意连续或稀疏小更新必须按实际列组利用率重算, 不能自动套用 32 Byte 满利用率。增加写头须同时扩驱动、路由和回流, 不作为本固定配置快慢端。RESET 已逐批支付, 无额外块擦摊销。

5 成对结果、主导因素与边界

参考点手算为

$$\Delta_R = 15 + 8[5 + 60 + 125 + 300 + 2(20 + 20 + 5)] = 4655 \text{ ns},$$

情景	Δ_S (μs)	T_R (ms)	ρ (MB/s)	τ (MB/s)	RI^*
短	49.156	4.110	5.208	7.972	0.6533
参考	102.410	4.767	2.500	6.874	0.3636
长	245.780	6.625	1.042	4.946	0.2106

表 1: 原生 $K = 256, N = 128$ 、八行电压式近似 ACIM 的配对服务; T_R 是 32768 Byte 完整矩阵装载, 局部事务为 32 Byte。MB 为十进制。

$$\rho = (256/102410) \times 10^3 = 2.4998 \text{ MB/s}, \quad \tau = (32/4655) \times 10^3 = 6.8743 \text{ MB/s},$$

$$\text{RI}^* = (256/32)(4655/102410) = 0.363636.$$

完整矩阵装载 $T_R = 4.766720 \text{ ms}$, $\tau = 32768/T_R$; 两表接口 $U^* = T_R/\Delta_S = 128\text{RI}^* \approx 46.55$ 。每 16 KiB 平均更新成本仅是 $T_R/2$, 不是实际小请求延迟。主范围是固定模式下三个成对预算, 不能将独立最短读与最长写随意组合。共享 T_D/T_A 与由其推导的控制时间必须联动, 未将不兼容读写端点交叉组合成物理范围。成对 ridge 变化来自固定编程波形与读前端/外围占用的不同比例。较低 ridge 也包含八行电压组织使 streaming 重复 2048 轮、降低 ρ 的后果; 它不表示 PCM 适合所有动态更新。是否适用还取决于绝对两路能力、32 权重行内列组利用率与完整矩阵重载成本。

参考点 resident 占用	ns	占比 (%)
命令、数据装入及提交	15	0.32
八批选通/模式控制	40	0.86
三段专用驱动转换	480	10.31
RESET 脉冲	1000	21.48
SET 平台及尾沿	2400	51.56
二状态重新建立/读出	320	6.87
替代 SAR 转换	320	6.87
终态比较	80	1.72

表 2: 完整写服务分解。接口与内部读验不增加逻辑写入字节。

参考点的两种编程波形共 3400 ns, 占写服务 73.0%; 三段驱动转换共 480 ns, 占 10.3%; 16 次二状态前端建立与 SAR 各 320 ns, 合计 13.7%。因此此二状态主程序由 SET/RESET 波形主导, 前端和公共外围也已完整支付。三档 g 与外围快慢仅为成对选取, 没有必须相等的物理关系。固定参考读前端和公共外围, 仅把每段工程驱动余量 $g = 20 \text{ ns}$ 改为 10/50 ns, 得到 $\Delta_R = 4.415/5.375 \mu\text{s}$ 、 $\tau = 7.248/5.953 \text{ MB/s}$ 、ridge 约 0.345/0.420; ρ 不变。该独立对照量化工程预留的影响, 不把 g 称作 PCM 不可消除的材料时间。SET 总长若按 250 ns 解释, Δ_R 降到 4.255 μs , τ 约 7.521 MB/s, ridge 约 0.332; 这约 8.6% 差异保留为波形解释的不确定性。

独立长观察终验模式。保持状态、32-IDAC、16-ADC/平面、32-Byte 事务及全部 program 步骤, 验收协议额外要求 256 ns 预充电和至少 512 ns 观察窗口, 再执行 SAR 与终态比较。即使普通前端更早稳定, 此模式也等待完整窗口; 由于仍使用同一本地电压读出路径, 实际终验前端为 $F_V = \max(F_A, 768 \text{ ns})$, 若共享建立更慢则继续等待。其时间量级来自 PCM-01 PDF p.8 的 0.2 V PWM 小电导读验: 该源采用 512 ns 读脉冲、256 ns 预充电及原 CCO, 用于连续目标误差判断。本参考在本地电压读出配置上选用同样长的观察配额, 不把源 0.2 V 偏置与 CCO 传递函数直接移植, 也不另计原 CCO 转换。该协议与正常求值的区别是验收观察要求, 不是已经证明共享前端建立变慢。

此操作模式得到 $\Delta_R = 16.623 \mu\text{s}$ 、 $T_R = 17.021952 \text{ ms}$ 、 $\tau = 1.925 \text{ MB/s}$ 、 $\text{RI}^* = 1.2985$, ρ 仍为 2.4998 MB/s。每事务多支付 $16(768 - 20) = 11968 \text{ ns}$, 写服务约慢 3.57 倍。该结果仅表示独立长观察操作的代价, 不能作为主 $F_A = 20 \text{ ns}$ 可能不足的不确定性包络。

共享前端参数敏感性。若条件假设改为同一前端在相同偏置/负载及最弱码下确需 $F_A = 768 \text{ ns}$,

则将该参数同时传到正常求值和终验，其他参考参数不变：

$$\Delta_S = 2048(768 + 20 + 2 \times 5) + 2 \times 5 = 1634314 \text{ ns},$$

$$\rho = 0.15664 \text{ MB/s}, \quad \tau = 1.9250 \text{ MB/s}, \quad \text{RI}^* = 0.081370, \quad U^* = 10.4153.$$

其 Δ_R 和 T_R 与独立长观察对照相同，但正常求值也变慢。这是参数传播条件算例，不是测得的 PCM 性能，也不据此改变主三情景。脚本分别扰动共享 F_A 、 T_A 和 T_D ，检查两路及完整装载；仅扰动独立观察窗口时，正常求值保持不变。对长观察模式将共享 F_A 从 20 ns 增到 768 ns，终验槽仍为 768 ns；继续增到 900 ns 则终验也增到 900 ns，局部 $\Delta_R = 18735 \text{ ns}$ ，正常 $\Delta_S = 1904650 \text{ ns}$ 。该跨越观察下限的检查确保共用通路没有被独立验收协议切断依赖。 T_I 已包含在完整 F_A 中，固定 F_A 的 T_I 扰动只改变 $t_{m,A} = F_A - T_I$ 的分解。

读写使用同一状态和 ADC，本文分别估计两路服务能力，不保证同时实现各自峰值。PCM 读后无需例行 restore；本地服务窗口没有加入周期刷新。保持漂移不会因选择二状态而完全消失，长期再标定或重编程如有需要，应额外计入占用，不能增加 workload 的逻辑更新字节；耐久与寿命另列可行性约束。

R1 保留原生 $K = 256$, $N = 128$ 、共同逻辑字节、近似 ACIM 合同和单域；R2 明确八行组来自代表性电压实现；R3 保持 128 ADC、16 数字通道和两拍重构，增加必要 9 等级标定译码；R4 令前端预算含 T_I 并替换原 VSR/CCO，不重叠完整原宏；R5 以实际 32-IDAC、256-bit 缓冲、行内列组事务及读验 mux 计算写入。最大不确定性是端态波形跨实现适配，以及同一电压前端对单 cell $q = 0/1$ 的建立兼容性；其资格、独立长观察模式及共享前端敏感性分别留在输入 JSON 和上述预算内。脚本导入共享 API，检查实际映射、两批重新读验、阶段覆盖、单位、成对结果、源 PDF 及共享文件哈希；默认只读，显式--emit 才更新派生数据和数字表。

参考文献

- [1] M. Le Gallo et al. A 64-core mixed-signal in-memory compute chip based on phase-change memory for deep neural network inference. *Nature Electronics* 6, 680–693, 2023. doi:10.1038/s41928-023-01010-1. 本地 PCM-01, 25 页作者稿。
- [2] W.-S. Khwa et al. A 40-nm, 2M-Cell, 8b-Precision, Hybrid SLC-MLC PCM Computing-in-Memory Macro with 20.5–65.0 TOPS/W for Tiny-AI Edge Devices. *ISSCC*, 2022. doi:10.1109/ISSCC42614.2022.9731670. 本地 PCM-03, 3 页。
- [3] P. Narayanan et al. Fully On-Chip MAC at 14 nm Enabled by Accurate Row-Wise Programming of PCM-Based Weights and Parallel Vector-Transport in Duration-Format. *IEEE TED* 68, 6629–6636, 2021. doi:10.1109/TED.2021.3115993. 本地 PCM-06, 8 页。
- [4] J. H. Q. Palhares et al. Phase Change Memory Drift Compensation in Spiking Neural Networks Using a Non-Linear Current Scaling Strategy. *JLPEA* 14, 50, 2024. doi:10.3390/jlpea14040050. 本地 PCM-05, 12 页。