

Gain-cell eDRAM 的同状态读写 与刷新服务估算

统一结果卡

原生逻辑配置	$W[N,K]=64\times 64$; INT8 输入与权重; 有效 resident=4096 Byte。
更新组织	每个对齐局部组 16 Byte; 256 个完整事务覆盖矩阵。
主要资源	ADC=128; 数字输出通道 =16; 写驱动 =128
数值检查层级	已声明理想模拟链、名义 ADC 与有限重构。结构映射资格不构成应用准确度认证。
典型控制策略	按模式释放: MAC 脉冲后进入采样/转换; 单 pair 刷新保持 64ns 积分, 共同建立、恢复与维护完整计入。

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	33	2×10^2	0.17
典型	14	1.7×10^2	0.082
悲观	7	1.2×10^2	0.06

典型完整求值: $B_S = 64$ Byte, $\Delta_S = 4.7 \times 10^3$ ns。完整 resident 装载: $B_R = 4096$ Byte, $T_R = 2.5 \times 10^4$ ns; $U^* = 5.2$ 个向量。

接口: $U^* = T_R/\Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

维护前 $\rho/\tau=16/2e+02$ MB/s; 刷新周期 =4e+02 μ s, 可用比例 =0.83。表内为长期有效能力, 维护不增加逻辑 payload。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB= 10^6 Byte; 16 KiB 辅助换算仅为平均成本。

1 GC-04 原生组织与端点计算状态

本例保留 GC-04 的 65 nm current-programmed dynamic-cascode 3T1C gain-cell, 采用二进制端点、伪差分 ACIM; 数字外围使用共同 28 nm 能力预算。原宏为 64 行、64 个 pair 列, 保留该局部读写负载; 八个位平面构成 $K = N = 64$ 的 INT8 逻辑矩阵。有效容量 4096 Byte、输入 64 Byte, 输出 64 个 22-bit 容器。八个 64×64 pair tile 共 32768 pair、65536 个 3T1C cell, 位平面共同编码一份矩阵。

原 cell 支持 0–700 nA 八电流级, 两 cell 伪差分形成 15 个有符号等级 (GC-04 p.6 Fig.8)。本例只用端点: bit1 存 (700, 0) nA, bit0 存 (0, 700) nA; 每 INT8 权重 16cell, 信号编码不增加有效 payload。原生 64 行/64 列的选择保留测量局部负载, 同时避免为统一容量额外装入四倍空间分片。较大容量的维护影响在组织对照中另算。

每次选 16 个输出, 八平面各配 16 差分 ADC, 共 128 个; 一对差分支路同时进入一个转换器, 不重复算两次标量转换。16 个数字重构通道每轮两拍, 输入逐 bit、四输出组串行。128 个 pair 写驱动含 256 支路控制, 700 nA 幅值在本地固定; 一个外部更新域、128-bit 编码接口。所有三情景的 ADC、驱动和译码数量及额定能力固定。

令端点符号 $s = 2b - 1$, 输入 bit 为 x , 64 项差分 $d = \sum xs$ 处于 $-64 \dots 64$, 共 129 级; 令共享输入 popcount 为 $p = \sum x$, 理想二进制部分和为 $q = (d + p)/2$ 。实际名义服务先完成 ADC 量化再重构。采用固定的 10-bit 有符号码 $c \in [-512, 511]$, 零电压码为 0, LSB 为 448/1024 mV, 向最近码量化、半码向正方向取整并在码端点裁剪。每单位 d 对应 3.5 mV, 因而连续仿射估计为 $(c + 8p)/16$ 。第一重构拍实施普通整数舍入

$$\hat{q} = \left\lfloor \frac{c + 8p + 8}{16} \right\rfloor.$$

c 符号扩展、7-bit 的 p 左移三位、常数 8 并入既有偏移加法, 右移四位得到整数部分和。名义 0–64 需 7 个无符号 bit; 运算保持有符号, 以容纳任意 ADC 码与 popcount 组合给出的 $-32 \dots 64$, 不隐藏裁剪。至少 12-bit 有符号临时值可容纳于既有 22-bit 重构数据路; 16 个通道各自已有八平面的并行前处理, 第二拍保留位权累加, 补码最高位取负权。不增加 parity 查表、分数累加器或额外求值轮次。此为明确的数字参考实现, 未作门级时序验证。名义量化诊断同时保留整数舍入前的仿射残差与正满幅裁剪; 22-bit 输出容器、10-bit 名义码宽和约 8 ENOB 分别记录, 不将名义无噪声结果解释为模拟精度保证。

2 原始证据与读写预算

来源定位	原值与条件	工程采用
GC-04 pp.6–7 Fig.10	64×64 pair、64 个 5-bit SAR、完整 precharge/DTC/MAC/ADC 周期 180 ns。	180 ns 仅作完整周期量级; 本例二元输入与公共 SAR 前端独立列预算。
GC-04 pp.7–8 Figs.11–12	写 BL 约 50 fF; 5 ns 电压粗写, 随后电流精写; 60 ns 图为模拟。	保留两步写、动态 cascode 与负载, 不能只取 5 ns。
GC-04 pp.9–10 Fig.16	实测总 65 ns 传输函数达到目标, 75 ns 为较长测试点; 均含 5 ns 粗写。	短/参考 65 ns、长 75 ns 完整编程, 不再额外叠粗写。
GC-04 p.10 Figs.17–18	端点 ± 7 , 调 RWL 脉冲逐行 ADC 读回; 400 μ s 内 99.7% 样本漂移小于原 ADC 1 LSB。	固定 400 μ s 刷新; 二元符号判决使用更大端点裕量, 保留噪声/尾部资格条件。

表 1: 器件模式与原值保留。原 ADC-LSB 漂移统计不等于全部 bit 无误保证。

读前端区分积分脉冲、共同阶段预算和控制窗口。二元 MAC 脉冲 $t_{\text{MAC}} = 1$ ns, 单 pair 刷新符号读取脉冲 $t_{\text{RF}} = 64$ ns; 它们均为本参考配置的工程选择。两种模式保留同一 64-cell 局部位线、

700 nA 端点、有效积分负载和 ADC 范围，但活动行数与 RWL 宽度不同。GC-04 p.10 明确逐行保持读会调整 RWL 脉冲，支持操作模式的区分；原文没有报告本例 1/64 ns 或各阶段独立建立时间。

每支路有效积分负载 200 fF。64 行 MAC 的最大支路电荷和单 pair 刷新电荷均为 $64 \times 700 \text{ nA} \times 1 \text{ ns} = 44.8 \text{ fC}$ ，对应最大 224 mV；差分 ADC 覆盖 $\pm 224 \text{ mV}$ ，128 路双支路合计 51.2 pF。相同满幅电荷仅核对量程，不证明两种模式的建立、漏电或噪声相同。名义 10-bit 转换、约 8 ENOB 和最终 22-bit 输出容器各有不同含义；容器不补回模拟有效分辨能力。

预充、局部选择、写隔离开关回接后的建立、隔离采样及恢复合并为共同预算 $t_c = 36/86/136 \text{ ns}$ ，保留所有必要阶段，不虚构各阶段的独立纳秒数。公共 T_I 承担输入驱动， T_A 承担转换， T_D 承担已有数字控制和重构。主调度按当前模式的积分脉冲推进既有 SAMP 与 SAR 阶段：

$$C_{A,M} = T_I + t_c + t_{\text{MAC}} + T_A = 49/112/197 \text{ ns}, \quad C_{A,F} = T_I + t_c + t_{\text{RF}} + T_A = 112/175/260 \text{ ns}.$$

GC-04 p.6-7 的 CCTRL、PRE、SAMP 及可调 RWL 把预充、积分与已采样 SAR 分开；p.10 逐行读取可调整 RWL。二元输入每轮的所有活动 RWL 均在 1 ns 结束，不存在同轮未结束的多位输入脉冲，也没有必须等待另一个刷新操作 64 ns 脉冲的共享资源依赖。因此采用已有相位控制推进采样，无需新增 ADC、驱动、样本保持阵列或 shadow。1 ns 后仍支付 t_c 内的隔离、建立和采样阶段；按模式推进不等于零后建立时间。

这两组前端时隙是相同资源和优化机会下的工程预算。模拟脉冲与相位边界采用已有可调延迟/控制，不强制每个模拟阶段为 T_D 整数拍；全部数字拍仍独立支付。原 180 ns 完整周期只锚定总量级，既不证明 36/86/136 ns 的分段建立，也不代表所算提速已被测量。将 MAC 采样边界保守地固定在 64 ns 的另一控制策略在后文单列。

写时隔离新增积分/SAR 负载，将写 BL 含开关寄生保持在原约 50 fF 量级，才沿用 65/75 ns 完整建立锚点。原粗写约 0.52 V、5 ns，在 50 fF 下每支路线性电容电流量级 $5.2 \mu\text{A}$ ；驱动、replica 电流源和电压分配须支撑全部选中支路。128 个 pair 最终目标电流合计 $89.6 \mu\text{A}$ 不等于粗写瞬态总供流。两相结构及新增隔离负载资格分别保留，不以裸电流目标代替完整驱动能力。

3 完整求值、更新和无 shadow 刷新

显式 $K = N = 64$ 代入公共 API，输入八片、一个 64 行组、四输出组：

$$N_E = N_C = N_{\text{rec}} = 32, \quad N_{\text{dig}} = 64, \quad N_{\text{scalar}} = 4096, \quad C_S = 32C_{A,M} + 66T_D.$$

典型 $C_S = 32 \times 112 + 66 \times 5 = 3914 \text{ ns}$ 。捕获与结果提交各一拍；阶段顺序执行，无跨向量流水或跨维护窗口模拟保持。

一笔 resident 完成 16 Byte。128 pair 需 256 支路选择 bit，经 128-bit 口两数据拍，首拍随命令，准备/完成和额外数据拍共 $3T_D$ ；完整程序 $P = 65/65/75 \text{ ns}$ 含粗写和精写：

$$C_R = 3T_D + P = 71/80/105 \text{ ns}, \quad B_R = 16 \text{ Byte}.$$

每 pair 两支路建立端点，电流反馈即编程机制，不另加未报告的 program/verify 或重试。256 笔完整事务覆盖 4096 Byte 矩阵，原始完整装载 $T_{R,0} = 256C_R$ 。

刷新逐逻辑行、逐 16 输出组扫描。128 个差分 ADC 读取当前端点符号，128 个本地 sign decoder 用一拍判决，暂存 128bit 符号，再编码成 256 支路控制 bit 并执行同样完整写。只有本组码和写控制保持，不保存全矩阵数字权重。每组

$$C_F = C_{A,F} + T_D + C_R, \quad N_F = 64 \times 4 = 256, \quad H = 256C_F.$$

一轮真实读取 32768 pair、重写 65536 cell；典型 $C_F = 175 + 5 + 80 = 260 \text{ ns}$ 、 $H = 66560 \text{ ns}$ 。刷新不产生 workload 更新 payload。原文 $64 \times 65 \text{ ns} = 4.16 \mu\text{s}$ 只描述原宏逐行重写，没有覆盖本例无

shadow 读码流程, 不能套用其 1.1% 维护比例。

4 周期调度、三情景与两表接口

每 $400\mu\text{s}$ 按固定起点、固定顺序刷新; 同一 cell 的写回位置每周期相同。刷新开始前 G 禁止发起新不可抢占组, 其中

$$G = \max(C_{A,M} + 2T_D, C_R) = 71/122/217 \text{ ns}.$$

计算在完成一个求值/转换/重构组后暂停, 数字累加器和输入寄存器继续保持; 刷新符号暂存 128 bit 及写控制 256 bit 与它们独立, ADC 码在重构完成后可被刷新复用。写在完整 16 Byte 组边界暂停。单次 guard 覆盖可能空隙, 无跨窗口模拟样本, 也不需要额外全矩阵 shadow。冷装载后建立刷新相位; 正常情景每周期至少 $303.783\mu\text{s}$ 有用窗口, 远大于 217 ns 最大组, 足以安排这些分批服务。

当两路分别使用同一共享资源时, 固定预留给出

$$\alpha = 1 - (H + G)/400000, \quad \rho = 64\alpha/C_S, \quad \tau = 16\alpha/C_R.$$

$\alpha \leq 0$ 时调度不可行, 有效时间和能力为空。正可用率仍依赖上述期限、批边界和寄存器生命期; 服务间隔是稳态平均, 单请求 latency 取决于到达相位。外部新写不自动抵扣其他 cell 维护; 可利用完整新写抵扣的另一调度需重算, 不混入固定预留能力。

情景	$C_{A,M}$ (ns)	P (ns)	C_S (ns)	C_R (ns)	T_{ref} (μs)	可用率
短	49	65	1700	71	47.360	88.142%
参考	112	65	3914	80	66.560	83.329%
长	197	75	6964	105	96.000	75.946%

表 2: 按模式结束积分的主调度: 无维护占用 C_S, C_R 与每 0.4 ms 全矩阵刷新时间; 可用率再扣批边界余量 71/122/217 ns。

情景	Δ_S (μs)	Δ_R (ns)	ρ (MB/s)	τ (MB/s)	RI*
短	1.929	80.55	33.18	198.6	0.16706
参考	4.697	96.00	13.63	166.7	0.08176
长	9.170	138.26	6.98	115.7	0.06031

表 3: 包含固定刷新预留后的长期平均服务; $B_S = 64$ Byte、 $B_R = 16$ Byte, MB=10⁶ Byte。三点均为同一 64×64 原生组织的可持续情景; 容量压力另列。

典型 $\alpha = (400000 - 66560 - 122)/400000 = 0.833295$; 原始能力为 16.3516/200 MB/s, 维护后为 13.6257/166.659 MB/s, RI* ≈ 0.08176 。原始装载 20480 ns, 按同一周期预留的周期长期完整装载平均服务占用为 $T_R = 20480/\alpha \approx 24577.1$ ns, 不是单次冷装载 latency; 相容的完整向量平均间隔为 $3914/\alpha \approx 4697.02$ ns。因此

$$U^* = T_R/\Delta_S = 20480/3914 = 64\text{RI}^* \approx 5.23250.$$

每 16 KiB 展示成本为此 4 KiB 原生装载平均的四倍, 不能称一次真实 16 KiB 请求延迟。

典型读前端 3584 ns 占原始计算约 92%, 写编程 65 ns 占 80 ns 事务约 81%; 全矩阵读码重写的维护损失约 17%。原生 64×64 的短/参考/长可用率约 88%/83%/76%, 均有持续服务余量; 维护临界点另列。

5 保守控制对照及共享参数依赖

固定控制策略让两种读取均到 64 ns 预留窗口结束后才推进采样。MAC 脉冲仍只积分 1 ns, 余下 63 ns 要求模拟状态保持, 不能解释为器件必需积分或建立。该保守对照维持同一 t_c 、偏置、负载、量程、写入和保持期; 求值前端变为 112/175/260 ns, 刷新前端及全刷新占用不变。短/参考/长的原始 C_S 为 3716/5930/8980 ns, guard 为 116/185/280 ns, 长期 ρ 为 15.1786/8.99170/5.41149 MB/s, τ 为 198.605/166.628/115.703 MB/s。

典型主调度相对固定窗口的输入能力比为 1.51536, 来自 32 个计算组中未用的控制预留; 更新能力的小幅差别仅来自 guard。短主调度的 guard 由完整写事务决定: $G = \max(49 + 4, 71) = 71$ ns, 故不能把每种场景或每个前端都减 63 ns。两种调度均保留逐 pair 读回、符号译码、完整两步写及无 shadow 维护。

共同 T_I, T_A, T_D, t_c 绑定实际消费者; 改变同一参数会重算计算和刷新, 继而影响 H, G, α 和两路有效能力。主模式的 MAC 脉冲改变正常计算与 guard, 刷新脉冲改变全刷新; 完整写程序同时用于 resident 更新与刷新写回。固定窗口内改变积分脉冲不改变预留占用, 但不允许脉冲超过控制槽。控制对照不代替共同前端参数的不确定性传播。

检查器以 32 次计算、256 次刷新、每次写 3 拍和符号译码 1 拍独立计数, 核对九项参数扰动; 另核对宽 32 输出、较大容量、短情景写主导 guard、临界和不可行情景以及完整装载 U^* 。共同无噪声诊断采用声明的理想积分、固定量化器及有限整数重构, 并保存舍入前损失。这些检查验证模型语义、参数传播与算术, 不代替电路时序、噪声或重复刷新可靠性验证。

6 容量及资源对照与适用范围

保持局部 64 行负载、128 ADC 和 128 pair 驱动, 扩成 K128/N128 需 32 个 tile、四倍容量; 对应 1024 刷新组。典型原始计算 15626 ns、刷新 266240 ns、guard122 ns、可用率 33.4095%, 维护后约 2.737/66.819 MB/s。该容量对照不是主三情景, 增加容量而不增加共享前端会显著增加每周维护负担。

大容量长条件的刷新 384000 ns, 加 guard217 ns, 可用率仅 3.94575%, 单列临界压力。令刷新专用前端 $t_f = t_c + 64$ ns, 同一 t_c 也作用正常 MAC; 其他长参数固定时须满足 $1025t_f + 179217 < 400000$ ns, 即 $t_f < 215.39805$ ns。 $t_f = 216$ ns 时刷新占 400384 ns、guard233 ns, 总占 400617 ns, 平均能力和 RI* 为空。没有延长 400 μ s 保持期或裁剪负可用率。

原生 64×64 的 32 输出资源对照将差分 ADC、pair 驱动和符号 decoder 均翻倍至 256 路, 数字重构保持 16 通道; 原始求值 2122 ns, 32 Byte 写 90 ns, 刷新 34560 ns, guard132 ns。所有资源增加显式列账:

配置	ADC/写对驱动	N_E	刷新 (μ s)	ρ (MB/s)	τ (MB/s)	RI*
16 输出	128/128	32	66.56	13.63	166.7	0.08176
32 输出	256/256	16	34.56	27.54	324.7	0.08483

表 4: 仅参考时隙的资源对照; 32 输出配置每事务完成 32 Byte, 数据接口仍为 128 bit、数字通道仍为 16。

核心来源。 J. Song et al., JSSC 2024, [GC-04](#) pp.6–10, Figs.8、10–12、16–18。完整来源、实现条件及复算账本见本例输入 JSON 与证据笔记。