

Table I 共享估算基线

28 nm CMOS 外围参考与两路吞吐估算方法

2026 年 10 月 3 日

本文建立局部 CIM 服务单元的原生参考配置的共同资源政策与计算方法，涵盖 28 nm CMOS 外围条件、完整 streaming 与 resident 服务，以及两路吞吐和 ridge 的估算。

1 28 nm CMOS 外围参考条件与共同资源政策

1.1 原生组织、逻辑字节与服务边界

本文以共同的 28 nm CMOS 外围能力和明确资源政策，估算各技术所选原生配置的输入服务能力 ρ 、resident 更新服务能力 τ 及 RI^* 。各配置采用有依据的原生阵列或局部宏，不统一物理面积、逻辑维度或存储容量。矩阵 $W[N, K]$ 的输入与权重精度分别为 b_S, b_R Byte/element，默认均为 INT8、1 Byte；完整向量输入 $B_S = Kb_S$ ，有效 resident 容量为 KNb_R 。物理容量、互补编码、参考单元、冗余和信号增强复制另列；多个位平面共同表示一份矩阵。

边界从本地整向量寄存器捕获输入，直到全部结果在本地输出寄存器就绪。输入寄存器具有 $8Kb_S$ bit，捕获一拍； N 个输出容器提交一拍。INT8 的保守整数容器宽度为 $16 + \lceil \log_2 K \rceil$ bit；累加寄存器在同一向量的所有行组和位组间保持。这里不估算上游串行链路与下游搬运。外部 resident 更新采用一个本地更新域，终点是对应逻辑状态可计算。完整宏周期若已覆盖捕获、提交或恢复，应替代相应阶段。

DCIM 的计算语义为足够位宽的精确整数；ACIM 为经校准的近似部分和与数字重构。ADC 精度、动态范围和模拟误差按实际活动行检查。 r 个二进制项相加有 $r+1$ 个可能值，差分或多位输入依编码另算。参考 SAR 为名义 10 bit、约 8 有效 bit；这不保证整数无误，也不自动适用于更大动态范围。

128×128 仅作为下文算术示例。128 行负载由 CMOS-03、SACIM-03 交叉支持；原 SDCIM-01 的 128×128 物理 bit 实际对应 $K = 128, N = 16$ 的 INT8 矩阵及 16 项归约。原生尺寸与完整时钟应成套保留，不能将 16 项归约改成 32 项并沿用原时序。[1, 2, 3]

1.2 编码、量程与最小数值服务检查

当活动行数、输入或权重编码、偏置以及 ADC 量程发生变化，应先核对实际电流或电压范围，再按真实分组、量化与数字重构顺序检查服务。理想代数恒等式只证明编码的数学映射；先分别量化部分和再做差分或偏置抵消，结果未必满足同一恒等式。最小检查采用可复现的零值、小幅值、正负抵消和较大幅值输入，分别保存理想结果、名义码宽量化后的结果及裁剪、弱信号诊断。它用于确认服务语义与主导条件，不增加统一网络准确率门槛。

名义码宽决定理想量化器的码数，ENOB 描述有效分辨能力，输出容器只避免数字重构溢出。三者分别列示。量化器须明确零点、步长、码端点、舍入与饱和规则；本组 NAND 用 $A_{FS}/2^b$ 单极性码距，GC 用差分满量程宽度除以 2^b 的中心零有符号码，并保留正端有限码饱和。 $A_{FS}/2^{ENOB}$ 仅用于有效分辨量级诊断，不据此把 ADC 改成较低位数的实际量化器，也不生成无来源的噪声分布或成功概率。近似 ACIM 仍允许部分和误差；确定性数值检查不证明器件分布、校准裕量或电路建立已经验证。

五个 ACIM 使用同一组 15 类确定性输入：零输入与零权重、小幅值、正负抵消及其非零余量、较大幅值、孤立单位和原生分组边界。NAND 检查理想电流至有限校准重构的全名义路径，并用相同向量、ADC 和校准对比受限偏置编码；GC 检查理想积分、差分量化及整数部分和舍入，另存舍入前残差。SRAM ACIM、RRAM、PCM 的新前端传递与标定码表未完整给定，检查仅到标定后理想部分和、码容量和数字重构；其零代数残差不表示已检验模拟量化偏差。数据逐项保存真值、重构值和绝对残差，仅对非零真值计算相对残差；裁剪、抵消与弱信号另列。结构性 signed-INT8 映射成立不等于满足任意 workload 的误差要求，受限编码不得自动沿用普通映射资格。

1.3 外围时隙的证据与用途

输入形成。SACIM-03 报告含 reset、evaluation、Flash 读出的约 10 ns 完整四位宏周期；SACIM-05 的八位输入经四组两位、采样与叠加重构，16 项宏时间约 3.6–3.8 ns。共同二电平输入形成预算 $T_I = 2\text{--}10\text{ ns}$ 、参考 5 ns，包含公共复位与本地缓冲。128 路只是负载锚点；活动行数、扇出或负载变化时重新核查，专用积分和高压建立另计。[2, 4]

转换与数字。CMOS-02 在 28 nm、0.9 V、室温下测得名义十位 SAR 的 100 MS/s 采样率和奈奎斯特 ENOB 8.27 bit。 $T_A = 10\text{--}50\text{ ns}$ 、参考 20 ns 是一颗 ADC 每样本的完整可复用时隙，含采样、全部 SAR 决策和局部码锁存；跨批模拟保持另计。数字节拍 $T_D = 2\text{--}10\text{ ns}$ 、参考 5 ns，以 SDCIM-01、SDCIM-03 与 SDCIM-05 的完整计算周期交叉支持；原偏置和模式保留，不把各芯片最快点拼成一组实测。[5, 3, 6, 7]

写控制。CMOS-03 的 28 nm SRAM 模型采用 TT、1 V、128-cell 位线及约 1 ns 完整周期；CMOS-07 报告 1.54 ns read access 与 455 MHz 同步时钟（约 2.20 ns），两者粒度不同。通用准备、完成各一拍， $T_W = 2T_D$ ；编码数据按 128-bit 接口装入。物理编程、verify 与恢复由介质给出，完整周期已包含者不叠加。[1, 8]

表 1: 共同外围能力范围。每项按自身粒度使用，完整服务的次数由结构推导。

模块	服务粒度	范围/推荐	依据与用途
输入形成与公共复位 T_I	每次求值公共复位、所选活动行的二电平输入与本地缓冲。	2–10 ns 推荐 5 ns	SACIM-03, SACIM-05, CMOS-03。 128 路仅为负载锚点；原生活动行、扇出、负载与动态范围变化须重新核对。
采样、转换与局部读出 T_A	一颗 ADC 一个样本的完整可复用时隙；并行颗数属于结构参数。	10–50 ns 推荐 20 ns	CMOS-02, SACIM-03, SACIM-05。 名义 10 bit、有效约 8 bit；含 mux/采样/转换/局部锁存，跨批保持另计。
数字服务节拍 T_D	一个局部数字阶段；拍数由运算、归约与通道资源推导。	2–10 ns 推荐 5 ns	SDCIM-01, SDCIM-03, SDCIM-05。 参考 200 MHz；共同近标称预算，所选负载下需相应资源。
写入准备与完成控制 T_W	每事务准备和完成两拍；编码数据装入另按接口规则计。	4–20 ns 推荐 10 ns	CMOS-03, CMOS-07, SDCIM-01, SDCIM-05。 首数据批可与命令同拍；完整更新周期已含接口时替代。

短、参考、长公共时隙为 $(T_I, T_A, T_D) = (2, 10, 2)$ 、 $(5, 20, 5)$ 、 $(10, 50, 10)$ ns。三情景固定原生组织，采用相容读写条件，扫描主导参数；外围小扰动不能代替主导物理条件的范围。典型值依据正常完整操作和合理调度选择。资源扩展、预擦除有限 burst、维护临界和不可行点另列。

1.4 共同资源与调度规则

表 2: 共同资源政策。R0 的尺寸是算例，资源资格不等于所有器件均已实现。

规则	内容
R1/R2	统一逻辑字节、默认 INT8 和上述寄存边界；每例独立声明原生 K, N 、物理/有效容量、编码及选通。按实际尾组、共享和更新域计时，不使用容量经验倍率。
R3	数字路径至多 32 活动项、16 输出、八位权重；提供至多 4096-bit 单 tile 保持资格，复用到所有输入位完成后再覆盖。SA 数和每批读 bit 数独立声明，按带宽分批填入。新增捕获每读批一拍；已有静态连接或 SA 捕获不重复收费。累加器另存部分和，禁止免费全矩阵 shadow。
R4	默认必要阶段串行。流水须列独立资源、缓冲、端口和依赖，稳态服务间隔区别于端到端 latency。完整周期只替代确已覆盖的阶段。
R5	外部更新单域、128-bit 编码接口；所有适用方案有至多 128 个二元目标的配置资格，实际并行须由选通、独立驱动、电流、耐压和负载支撑。原生页编程和专用 IDAC 等按真实路径；内部恢复资源另列。
R6	ACIM 通用参考为八个二元位平面、每平面 16 ADC、16 重构通道及每轮两拍；原生完整证据可支持不同组织，但必须列账。模拟保持、隔离及动态范围真实计入，不以数字缓存全部权重和数字乘法替代模拟路径。
R7/R8	固定组织的成对三情景与资源对照分开；维护前后能力分存，维护不增加 Q_R 。两表通过同矩阵完整装载 T_R 与向量间隔 Δ_S 连接。

写资源的同等机会须落实到电路负载。例如 FeRAM 与 FeFET 均允许审查 128 个二元目标；相应案例分别列出约 128 BL、4 mA 加 PL 极化负载，以及约 288 个偏置节点、7.7 mA 的参考预算。这些数是典型边沿需求，不是驱动供给上限。三情景固定驱动数量、额定能力、ADC 和保持资源，同一硬件需承受最快条件的负载。若只有 16 个实际写通道，需说明驱动、负载、原生选通或电流依据。保持读码和新增写资源不能只用于一类介质。

算例 R0 的 ACIM 使用 128 行、八平面、每组 16 输出；DCIM 使用 32 项、16 输出及 4096-bit 单 tile 保持。为隔离算术因素，数字算例假设 4096-bit 本地感测批，新增捕获一拍；真实案例必须填写自身 SA 带宽，不能把此宽度当作免费资源。更多 ADC、双保持 bank、更多数字通道和独立服务副本均属明确资源对照。

2 局部 CIM 的 ρ 、 τ 、 RI^* 通用估算方法

2.1 服务粒度与 Table II 连接

一次 streaming 服务完成 B_S Byte 输入的规定求值及输出，一次 resident 服务使 B_R Byte 逻辑状态可计算。对应服务间隔为 Δ_S, Δ_R ：

$$\rho = B_S / \Delta_S, \quad \tau = B_R / \Delta_R, \quad RI^* = \frac{B_S \Delta_R}{B_R \Delta_S}. \quad (1)$$

时间以秒代入得到 Byte/s；以 ns 代入 B/Δ 得到十进制 GB/s。内部位展开、互补编码、参考页、转换与 verify 只增加资源和时间，不重复增加同一次逻辑 payload。输出不加入到 Q_S ，但输出完成服务计入 Δ_S 。

Table II 在算子或矩阵阶段入口计数，同阶段共享源输入只计一次。对 $W[N, K]$ 完整装载一次、

服务 U 个向量,

$$\begin{aligned} Q_S &= UKb_S, \quad Q_R = KNb_R, \quad \text{RI} = \frac{Ub_S}{Nb_R}, \\ \rho &= \frac{Kb_S}{\Delta_S}, \quad \tau = \frac{KNb_R}{T_R}, \quad U^* = \frac{T_R}{\Delta_S} = \frac{Nb_R}{b_S} \text{RI}^*. \end{aligned} \quad (2)$$

INT8 两侧均为 1 Byte 时 $U^* = N\text{RI}^*$ 。 T_R 必须是与该矩阵、更新模式和配置对应的完整装载，不能替换成任意小事务延迟。 Δ_S 是完整向量的服务间隔，有流水时不直接取单次 latency。该平衡关系不保证共享两路同时达到峰值。

宏扩展到算子时，输入共享、重放、分时及共享更新资源可能分别改变 T_R 、 Δ_S ；只有二者同倍率扩展，宏级 U^* 才可沿用。FFN、多分支和 Attention 仍按各阶段与实际映射连接。辅助展示每 16 KiB 平均更新成本为 $T_R(16384/(KNb_R))$ ，它不是一笔真实 16 KiB 请求的延迟。

2.2 操作模式与参数依赖

正常求值、写后终验、装载校准和恢复/刷新分别声明选通、偏置、负载、观察要求及建立终点。同一物理参数或明确关联的共同能力参数使用一个源值，绑定全部实际消费者；改变该值后重新计算所有相关阶段、完整 T_R 和两表接口。 T_I 作用于实际输入形成与公共复位， T_A 作用于使用转换时隙的求值或读验， T_D 作用于捕获、重构、接口、比较及控制。某类数字感测按政策采用同一 T_A 预算，并不意味着它与求值共享同一 ADC 电路。

完整前端 F 已含 T_I 时，以 $t_m = F - T_I$ 传入分项模板；固定 F 只改变分解，固定 t_m 则 F 随 T_I 改变，两种条件应明确区分。完整页 program 已含的内部 verify 或完整宏已含的捕获不重复收费。不同操作可以使用不同时间，但其偏置、观察终点或控制窗口必须确有区别。同一物理通路仅增加最低观察要求 F_{obs} 时，终验仍受共同建立时间约束，取 $F_V = \max(F_A, F_{\text{obs}})$ ，同时绑定两个参数。只有不同实际路径或偏置具有对应证据和资格条件时，才可独立指定终验前端；仍然共用的转换和控制参数继续传播。单独延长终验的观察模式不能同时充当正常求值与终验共用前端较慢的不确定性包络；后者必须联动两路。

固定资源的主三情景、同模式参数敏感性、操作模式对照、资源对照和维护压力分别标记。维护前端或控制变化时，同时重新计算维护占用 H 、非抢占 guard、可用率 α 及原始和有效能力，不只更新正常求值时间。机器接口采用参数到服务的有限映射并拒绝未知覆盖项；扰动检查还须核对实际阶段系数，不能把映射存在本身作为物理相容的证明。

2.3 A. ACIM streaming: 求值、转换和重构

输入每片 u bit、行组至多 r 项、 W 个物理转换平面每次并行 w 个，基础组合数

$$F = \lceil 8b_S/u \rceil \lceil K/r \rceil \lceil W/w \rceil.$$

W 由实际编码确定；多位状态可使其不同于 $8b_R$ ，必须证明状态可正确求值与重构。每组合输出分成求值组 e_j ， $\sum_j e_j = N$ ；每平面 a 个 ADC，各组按实际尾批 $o_{jb} \leq a$ 转换。 d 条数字输出通道，每重构轮 k_A 拍，则

$$N_E = FJ, \quad N_C = F \sum_j \lceil e_j/a \rceil, \quad N_{\text{rec}} = F \sum_{j,b} \lceil o_{jb}/d \rceil, \quad N_{\text{dig}} = k_A N_{\text{rec}}. \quad (3)$$

有用标量转换数为输入片数乘行组数乘 WN ，尾部空槽不产生额外 payload。顺序服务为

$$\Delta_{S,A} = N_E(T_I + t_{m,A}) + N_C T_A + N_{\text{dig}} T_D + T_H + c_0 T_D. \quad (4)$$

$t_{m,A}$ 包含阵列响应、专用前端及必要恢复， T_H 为额外模拟保持采集开销。若每组只求不超过 ADC 数的输出，转换后重建下一组，可令 $T_H = 0$ 。若先求全组再分批读，须有至少 $\min(W, w) \max_j e_j$

个有效模拟槽、隔离和缓冲；保持窗口覆盖该组全部转换与交错数字服务。等待已计在总时间，不另加一次保持时长。原生行数或输入位宽变化后，检查码范围、ENOB、符号和数字重构。

R0 的 $K = N = 128, u = 1, r = 128, W = w = 8, e = a = d = 16, k_A = c_0 = 2$ ，得到 64 求值、64 转换批、128 数字拍和 8192 标量转换。 $B_S = 128$ Byte 仅属于该算例，不是 API 常数。

2.4 B. DCIM streaming: 读码保持与实际带宽

每轮输入 u_D bit、权重 v_D bit、 r_D 项、 d_D 输出，计算轮数为

$$\begin{aligned} N_D &= \lceil 8b_S/u_D \rceil \lceil 8b_R/v_D \rceil \lceil K/r_D \rceil \lceil N/d_D \rceil, \\ \Delta_{S,D} &= N_{rd}t_{m,D} + N_Dk_DT_D + N_{cap}T_D + T_L + c_0T_D. \end{aligned} \quad (5)$$

对权重、行、输出的每个实际 tile，包含 g_j bit，感测宽度为 s bit/批。跨所有输入片保持时 $N_{rd} = \sum_j \lceil g_j/s \rceil$ ；不保持则再乘输入片数。新增锁存的 $N_{cap} = N_{rd}$ ，已有静态连接或已覆盖 SA 捕获为零； T_L 仅放入未覆盖的额外开销。保持容量不小于最大 g_j ，同一 bank 完成本 tile 全部输入位后才能覆盖。破坏性读取及整行恢复按完整物理读批另算，不按只有用权重 bit 减去必需恢复。

R0 单 tile 为 $32 \times 16 \times 8 = 4096$ bit；256 轮计算、32 tile 读取。示意 $s = 4096$ 时，每 tile 一批读取和一次捕获： $\Delta_S = 32t_{m,D} + 290T_D$ 。取 $t_{m,D} = 10$ ns、 $T_D = 5$ ns，得到 1770 ns。若 $s = 128$ ，每满 tile 要 32 批读取，不能仍使用 32 次感测。SRAM DCIM 的原生 16 项与静态连接可直接填入，既有保持不增加锁存成本。

服务模板默认串行。流水必须先证明各级资源、缓冲与依赖，再按每完整向量的资源占用求稳态间隔；同一硬件上的阶段先合计，有限窗口保留填充与排空。完整宏周期可覆盖读码、归约、捕获等，但应清楚标出替代范围。

2.5 C. 直接更新：逻辑完成量、编码和尾批

一次更新 L_w 个完整权重，每权重 c cell，一批实际完成 p cell。仅当选通独立且分组对齐时， $n_w = \lceil L_w c/p \rceil$ ；受原生行/列限制则列实际批表。编码装入 D_{enc} bit，接口 w_{IO} bit， $n_b = \lceil D_{enc}/w_{IO} \rceil$ ：

$$B_R = L_w b_R, \quad T_{front} = (2 + n_b - \chi)T_D, \quad \Delta_R = T_{front} + \sum_{j=1}^{n_w} t_{update,full,j}. \quad (6)$$

$\chi = 1$ 表示首数据批随命令捕获。 p 由真实驱动和负载给出，不等于接口宽度。互补编码增加 cell 和装入量，不能增加 B_R 。完整周期包含的控制、恢复、验证不重复收费。

完整矩阵装载应枚举实际事务和尾批： $T_R = \sum_j n_j t_j$ 、 $KNb_R = \sum_j n_j B_{R,j}$ 。例如 35 Byte 矩阵以 16 Byte 事务更新，尾批仍用一个完整周期，必须按 $16 + 16 + 3$ Byte 和三次周期计；不能按 35/16 次周期计算。

2.6 D. 分步编程、原生页块与维护

分步操作的完整时间为

$$\Delta_R = T_{front} + T_{pre} + \sum_j (T_{program,j} + T_{verify,j} + T_{recover,j}) + T_{erase,amort}. \quad (7)$$

RESET/SET、终验、偏置退出和恢复按实际机制保留；完整 program 已含 verify/retry 时只计一次。循环次数取自证据和终点条件，不凭空加入或消去重试。

一个完整持续块周期包含所有数据、参考、校准及必要复制页：

$$T_R = T_{\text{erase}} + \sum_p (T_{\text{front},p} + T_{\text{program,full},p}), \quad B_R = \sum_p B_{\text{logical},p}, \quad \tau = B_R/T_R. \quad (8)$$

参考页和增强信号的重复存储可取零新增逻辑字节，但仍付编程与物理装入成本。只有能在选定 CIM 路径中独立选通并完成求值的权重才算有效容量。均匀且完整利用的块可化成页 program 加 erase/有效页次数；预擦除 burst 必须标明有限窗口。示意 256 Byte 页、2048 bit 装入、10 μs 完整 program、200 μs erase/16 页，参考服务为 $90 + 10000 + 12500 = 22590 \text{ ns}$ 。

周期 refresh 与破坏性读恢复是内部维护， Q_R 不因此增加。若维护与两路服务确实共享同一串行资源，每周期 T_M 预留维护 H 和最大不可抢占批 guard G ，则 $\alpha = 1 - (H + G)/T_M$ ，维护后 $\rho = \alpha\rho_0, \tau = \alpha\tau_0$ 。原始与有效能力分开保存； $\alpha \leq 0$ 标记不可行，输出空有效时间和能力，不能裁成微小正数。此模型不自动提供流水、跨端口重叠或新写抵扣刷新；这些策略须以资源和依赖另行证明。正常悲观情景应仍有合理持续服务余量，维护临界点另列。

2.7 配对算例、资源对照与机器接口

以下合成算例只检验计算关系，不绑定器件。ACIM 采用直接更新；DCIM 采用保持读码与原生页示意。三个情景固定各自组织，分别配公共短、参考、长时隙。示意 1 的展示范围为 $\rho=0.016\text{--}0.077$

示意	情景	Δ_S (ns)	Δ_R (ns)	ρ (GB/s)	τ (GB/s)	RI*
1	短时隙	1668	24	0.07674	0.6667	0.1151
1	参考	3850	60	0.03325	0.2667	0.1247
1	长时隙	7700	120	0.01662	0.1333	0.1247
2	短时隙	676	11286	0.1893	0.02268	8.348
2	参考	1770	22590	0.07232	0.01133	6.381
2	长时隙	3860	45180	0.03316	0.005666	5.852

表 3: 两个算例的成对情景。时间列保留算术结果用于复算，非器件测量精度；GB 为 10^9 Byte。

GB/s, $\tau=0.13\text{--}0.67$ GB/s, 成对 ridge 为 0.11–0.13；独立端点外包络为 0.024–0.58。示意 2 的展示范围为 $\rho=0.033\text{--}0.19$ GB/s, $\tau=0.0056\text{--}0.023$ GB/s, 成对 ridge 为 5.8–8.4；独立端点外包络为 1.4–34。

固定合成读时间与写组织，分别增加 ADC、模拟保持和数字通道的资源对照如下。A2 保持 1024 个模拟槽，至少 240 ns，另付每求值 5 ns 捕获；D1 将数字通道、感测宽度及保持容量均翻倍。没有等面积假设。另作单参数小扰动：固定 R0 与合成物理时间，将 T_A 从 20 ns 改为 16/24 ns，ACIM

情景	主要变化	$N_E/N_C/N_{\text{dig}}$	Δ_S (ns)	ρ (GB/s)	RI*	倍率
A0	ACIM R0	64/64/128	3850	0.03325	0.1247	1.000
A1	ADC 翻倍	32/32/128	2250	0.05689	0.2133	1.711
A2	保持后分批读	8/64/128	2210	0.05792	0.2172	1.742
D0	DCIM R0	256/—/256	1770	0.07232	0.2712	1.000
D1	输出通道翻倍	128/—/128	890	0.1438	0.5393	1.989

表 4: 结构敏感性示意。DCIM 第一计数列为计算轮数 N_D ，无 ADC；倍率为各路径相对 R0 的 ρ 与 ridge 倍率。本表 $B_S = 128$ Byte、 $B_R = 16$ Byte、 $\Delta_R = 60$ ns、 $\tau = 0.2667$ GB/s 均不变。

的 ρ 和 ridge 变化为 -6.23% 至 +7.12%， τ 不变。将 T_D 从 5 ns 改为 4/6 ns 并同步重算写控制，

ACIM 的 ρ 、 τ 、ridge 分别变化 -3.27% 至 +3.49%、-3.23% 至 +3.45%、-0.04% 至 +0.04%；DCIM 的 ρ 与 ridge 分别变化 -14.08% 至 +19.59%、-11.21% 至 +15.61%， τ 变化同 ACIM。

计算 API 显式接收各例逻辑尺寸，分别提供操作计数、完整装载覆盖检查、原生页块服务、式 2 的映射接口和共享串行维护预留。机器结果保存未取整值；展示表约两位有效数字。完整参数、资源规则及调用方式见 JSON 和 README。

参考文献

- [1] Brian Zimmer, Seng Oon Toh, Huy Vo, et al. SRAM Assist Techniques for Operation in a Wide Voltage Range in 28-nm CMOS. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2012. Source ID: CMOS-03. <https://doi.org/10.1109/tcsii.2012.2231015>.
- [2] Kanglin Xiao, Xiaoxin Cui, Xin Qiao, et al. A 28nm 32Kb SRAM Computing-in-Memory Macro With Hierarchical Capacity Attenuator and Input Sparsity-Optimized ADC for 4b Mac Operation. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2023. Source ID: SACIM-03. <https://doi.org/10.1109/tcsii.2023.3234620>.
- [3] Jonghyun Oh, Chuan-Tung Lin, and Mingoo Seok. D6CIM: 60.4-TOPS/W, 1.46-TOPS/mm², 1005-Kb/mm² Digital 6T-SRAM-Based Compute-in-Memory Macro Supporting 1-to-8b Fixed-Point Arithmetic in 28-nm CMOS. In *ESSCIRC*, 413–416, 2023. Source ID: SDCIM-01. <https://doi.org/10.1109/ESSCIRC59616.2023.10268725>.
- [4] Jian-Wei Su, Pei-Jung Lu, Ping-Chun Wu, et al. 8-Bit Precision 6T SRAM Compute-in-Memory Macro Using Global Bitline-Combining Scheme for Edge AI Chips. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 2024. Source ID: SACIM-05. <https://doi.org/10.1109/tcsii.2023.3331375>.
- [5] Fang Tang, Qiyun Ma, Zhou Shu, et al. A 28 nm CMOS 10 bit 100 MS/s Asynchronous SAR ADC with Low-Power Switching Procedure and Timing-Protection Scheme. *Electronics*, 2021. Source ID: CMOS-02. <https://doi.org/10.3390/electronics10222856>.
- [6] Bonan Yan, Jeng-Long Hsu, Pang-Cheng Yu, et al. A 1.041-Mb/mm² 27.38-TOPS/W Signed-INT8 Dynamic-Logic-Based ADC-less SRAM Compute-in-Memory Macro in 28nm with Reconfigurable Bitwise Operation for AI and Embedded Applications. In *2022 IEEE International Solid-State Circuits Conference (ISSCC)*, 2022. Source ID: SDCIM-03. <https://doi.org/10.1109/isscc42614.2022.9731545>.
- [7] Yiyang Yuan, Bingxin Zhang, Yiming Yang, et al. A 28-nm Digital Transpose SRAM Compute-in-Memory Macro With Accurate/Approximate Dual Mode for Floating-Point Edge Training and Inference. *IEEE Journal of Solid-State Circuits*, 2026. Source ID: SDCIM-05. <https://doi.org/10.1109/jssc.2026.3679560>.
- [8] Yoshisato Yokoyama, Koji Nii, Yuichiro Ishii, et al. Disturbance Aware Dynamic Power Reduction in Synchronous 2RW Dual-Port 8T SRAM by Self-Adjusting Wordline Pulse Timing. *IEEE Journal of Solid-State Circuits*, 2023. Source ID: CMOS-07. <https://doi.org/10.1109/jssc.2022.3229828>.