

3D NAND 局部 CIM 服务估算

SLC 映射、完整操作与两路能力边界

1 3D NAND: SLC 电流求和、真实页映射与更新服务

本文选择二阈值 SLC 的 BL 输入、SL 电流求和路径。在共同 128×128 INT8 任务上, 采用文献已经给出尺寸的 NAND 子阵列, 把每页的富余位置用于同一逻辑 bit 的等权复制, 以接近文献的电流和负载条件。它仍按 R0 逐输入 bit 求值, 不采用多位输入加速。由此可得到条件性的读侧范围和完整更新操作计数; 现有资料不能给出该 SLC-CIM 状态的完整 program/erase 绝对时间, 因此写吞吐和 ridge 保留为可复算函数。该限制不会用另一种状态模式的最快数字补齐。

1.1 状态、局部实现和证据层级

NAND-05 的实际器件是 16-layer、64 Gb SLC SGVC 芯片。PDF 第 1-2 页和第 3 页 Fig.6 给出: 在 $V_g = 1$ V、 $V_{BL} = 0.2$ V、 $V_{pass} = 4.5$ V 条件下, 导通电流均值约 2 nA、标准差约 0.3 nA, 关断电流低于 0.5 pA。芯片上的器件电流测量支持二阈值操作; 论文中约 $1 \mu s$ 的多位 SA 输出和系统性能属于设计预估。NAND-04 使用相关器件数据建立 32 WL、64-block 子阵列的 RC/HSPICE 模型, 其普通逻辑外围为 32 nm, 高压驱动另行保留。这里明确区分 16 层实测器件与 32 WL 参考模型, 不称两者为同一芯片的完整两路实测, 也不把相关来源重复计为独立验证。[2, 1]

在所选路径中, data 1 对应低阈值、data 0 对应高阈值; 两种状态都需 write-verify 细调 (NAND-04 PDF p.2 II-A)。每次选中一个 WL, 将其余 WL 置于 pass 电压, 由 BL 施加输入二电平。只有输入与权重同时为 1 的 NAND 串贡献电流; 同一块内的电流在 SL 汇合。原生串、选中/未选中 WL 的偏置、页缓冲编程及高压器件仍需要保留。普通存储的逐 bit 页缓冲判决、商品 t_R 、多阈值搜索或 read-retry, 不是此处 SL 求和的服务周期。CIM 必须另组织 SL 前端、ADC、位权重构和校准。因此既不直接使用普通读时间, 也不从普通读时间中凭空拆出一个 cell 延时。

1.2 固定逻辑状态如何落在原生块与页上

保留 NAND-04 PDF pp.2-3 的原生结构: 每块 $13824 BL \times 32 WL \times 3 SSL$, 每 subarray 64 块、BL 长 144 μm 。一个选定 WL、SSL 对应的页沿全部 13824 条 BL 展开, 为 13824 bit, 即 1728 Byte。这个页大小由作者所设计的 CIM 结构推导, 并非 NAND-01 的商品 16 KiB 页; 本文没有把商品 NAND 任意裁成 128 行的小阵列。独立 SSL 可承载不同权重 bit 的结构见 NAND-04 Fig.1, 写流程仍须满足该页选择粒度。

共同任务有八个二进制权重平面, 每轮要求 16 个输出。因此两个原生子阵列共 128 块, 分别提供 8×16 个 SL 标量结果; 二者共同实现一份状态、共同接收一份输入, 由一个更新控制域顺序编程。它们不是两份独立输入服务单元。每块选用一个 SSL; 另外两个 SSL 不参与求和。八个输出 WL 组依次服务 $8 \times 16 = 128$ 个输出, 所以一块实际放置八个有用数据页。输出 j 、权重位 k 的映射可写为

$$\text{block} = (k, j \bmod 16), \quad \text{data-WL} = \lfloor j/16 \rfloor, \quad k = 0, \dots, 7.$$

若只驱动 128 条 BL, 最大电流仅 256 nA, 不能直接引用在大量求和电流下得到的 SL 建立时间。本文因而取 $c = 13824/128 = 108$: 将每个逻辑输入及对应权重 bit 等权复制 108 次, 恰好占满物理页。每次仍只处理一个输入 bit, 位展开、ADC 批数和逻辑字节不变。最大电流由同一 2 nA 锚

点推导为 $27.648 \mu\text{A}$ ，与 NAND-05 约 $10 \mu\text{A}$ 量级、最高约 $25 \mu\text{A}$ 的求和场景接近；ADC 的参考/增益按 108 倍电流标定，使码值仍表示 $0 \dots 128$ 的近似逻辑部分和。数字阶段不再额外做一次除 108 运算。

这是使已报告 SL 负载/电流条件较接近本映射的条件选择，并非已经验证的最佳编码。在 cell 误差完全独立的理想条件下，满量程电流标准差约为 $0.3\sqrt{13824} \text{ nA}$ ，相对于一个逻辑计数步长 216 nA 约为 0.163 LSB 。相关漂移、背面图案依赖和参考误差不会由复制自动消除；这个估计不能证明 INT8 精确计算或最终算法精度。共同合同仍为经校准的 ACIM 近似部分和与 24-bit 结果容器。源论文 7-bit ADC 的算法结果不替代本参考名义 10-bit、有效约 8-bit 的外围条件。

数据页共有 $128 \times 8 = 1024$ 页，每页只承载 128 个逻辑权重 bit，即 16 Byte 的位片段，但物理装入为 1728 Byte。八个权重平面的对应页合起来才完成 128 个 INT8 权重。主 resident 事务取完整矩阵， $B_R = 16384 \text{ Byte}$ ，对应 1024 个数据页、共 1769472 Byte 编码数据。物理阵列总规模保持 169869312 cell；未用页与物理复制不能增加逻辑 payload。

每块虽有 $32 \times 3 = 96$ 个 WL/SSL 页位置，固定映射只把其中八个页用于当前逻辑数据，另保留一个或两个 WL 的已知码作校准。其他 WL/SSL 不自动视为可消费的 append 代际。若将未来版本迁往未用 WL，需要另定义地址切换、旧/新版本共存、校准和可持续擦除调度；本分析不借此把擦除分摊到 32 或 96 个有用页。

1.3 Streaming: 一次输入的全部求值与输出

本地宽向量接口接收 $B_S = 128 \text{ Byte}$ ；输出端交付 128 个 24-bit 结果。每个输出 WL 组先完成 WL 建立，再保持该 WL，连续做八个输入 bit 的求值。每轮八个权重平面并行、每平面 16 个 ADC，128 个标量码进入 16 条重构通道，两拍完成位权合并与输入位累加。补码符号位按负权重构；内部复制、广播、八次输入展开均不重复计算输入 payload。

通过共享 `acim_service` 得到

$$N_E = N_C = N_{rec} = 64, \quad N_{dig} = 128, \quad N_{scalar} = 8192.$$

八个输出 WL 组需要八次 WL 建立；并非每个 bit 都重新建立 WL，也不能把 WL 开销无限摊薄到外部 workload。NAND-04 PDF p.3 Table 1 给出 303 ns WL 建立、12 ns BL 建立（50% 稀疏条件）以及 530–750 ns SL 建立；最后一项为大规模输入映射下的 RC/HSPICE 估计，SL 负载约 16 pF。取 530、640、750 ns 分别配共同短、参考、长外围；640 ns 只是区间中点。公共输入时隙包含低压捕获/公共复位，BL 与 SL 项包含本映射专用建立；128 个 ADC 及数字通道保持 R0 数量。

令 $t_x \geq 0$ 为每次求值仍需额外计入的专用复位、跨阻建立或恢复时间。完整步骤表达为

$$\begin{aligned} \Delta_S = & 8t_{WL} + 64(T_I + t_{BL} + t_{SL} + t_x) \\ & + 64T_A + 128T_D + 2T_D. \end{aligned} \quad (1)$$

最后两拍是输入捕获与结果提交。所有阶段顺序执行，无跨向量流水或异步 plane 并行，也不使用 SSD 或 die 接口带宽。若专用前端/复位能在所列预算内完成，取 $t_x = 0$ 得表 1；额外阶段有正时间时由式 1 直接补入，不能漏计。

情景	$t_{SL} \text{ (ns)}$	$\Delta_S \text{ (}\mu\text{s)}$	$\rho \text{ (MB/s)}$	$F_{app} \text{ (}\mu\text{s)}$	$F_{rw,1} \text{ (}\mu\text{s)}$
短时隙	530	38.140	3.356	225.28	253.44
参考	640	46.402	2.759	563.2	633.6
长时段	750	56.332	2.272	1126.4	1267.2

表 1: 条件读侧结果与整矩阵写数据装入/控制开销。 F_{app} 为 1024 数据页； $F_{rw,1}$ 为 1024 数据页加 128 校准页。MB 为 10^6 Byte 。SL 中点 640 ns 为插值；不是新增实测点。

该条件范围为 $\rho \approx 2.27\text{--}3.36$ MB/s (约 $0.00227\text{--}0.00336$ GB/s)。它要求原生几何、复制后电流、约 16 pF SL 负载与所采用 530–750 ns 预算相容,并要求新的 28 nm 前端达到规定误差; 12 ns BL 值也保留其原负载条件。复制只能改善与来源的接近程度,不能证明这些条件已被硅验证。若条件不成立,读侧只能保留式 1 而非把此数值称为保证范围。NAND-05 的约 $1\ \mu\text{s}$ 多位输出仅作量级交叉检查,不与上述时间重复相加。

1.4 Resident: 完整编程、擦除和校准维护

从本地更新命令开始,到整矩阵全部 INT8 权重可用于上述求值结束,计 $B_R = 16384$ Byte。128-bit 接口是编码数据装入宽度,不是可同时编程 128 cell 的断言。每物理页需 $13824/128 = 108$ 个数据拍;页命令/数据分开,准备和完成共两拍。利用共享 `front_ns` 得

$$F_{\text{page}} = 110T_D.$$

本参考提供至少一页 1728 Byte 的页缓冲;同一更新域逐页装入、执行完整 program 并确认完成。阵列内部允许一页目标 cell 并行处理,但 1024 页或 128 块不能未经证据同时执行。

定义 P 为一个完整 SLC-CIM 页 program 的时间,含高压泵/驱动建立、全部 program 脉冲、两阈值目标所需 verify 及重试、恢复与到可计算状态的终点; E 为一个完整 block erase,含 erase-verify 和恢复。源文约 20 V 编程驱动不能用 0.9 V 低压写拍替代。若将来获得完整周期,内部 verify 已包含则只计一次;不能再逐轮叠加,亦不能用一个脉冲代替完整 P 。

预擦除 append 窗口。八个数据 WL 已有预擦除空间,校准 WL 已有已知码。按固定映射首次写入本矩阵后,该窗口结束;不默认后台有无限擦除空间。额外校准时间记为整矩阵事务的 C_{app} 。只有新权重布局及背面图案仍满足已有校准时才能取零,否则必须计入:

$$\Delta_{R,\text{app}} = 1024(F_{\text{page}} + P) + C_{\text{app}}.$$

同地址持续整矩阵重写。任意新权重不能保证只向一个阈值方向变化,因此先顺序擦除 128 块,再重建数据与校准页。NAND-05 PDF p.2 II-(e)、p.4 Fig.12 建议每块用一或两个已知码 WL 作 SA 校准。擦除会同时销毁这些页,它们不是免费保存的参考状态。主情景每块保留一个校准页,重写需 1024 个数据页加 128 个校准页 program;若需要两个校准页则加 256 页。令 $q = 1$ 或 2 , C_{rw} 为整个矩阵事务在这些页编程完成后的额外感测、增益/参考配置、必要重校准总时间,非每块时间,则

$$\Delta_{R,rw} = (1024 + 128q)(F_{\text{page}} + P) + 128E + C_{rw}. \quad (2)$$

校准页采用同一二阈值 program 引擎和相同完整 P ;若其终点不同,应按实际不同周期替换。这些内部写入和校准都不增加 B_R 。维护调度不得偷偷与求值重叠。冷启动也需要建立校准页和有效校准,不能直接使用预校准 append 初始条件。

事务	program 页数	erase 块数	$F\ (\mu\text{s})$	$\Delta_R\ (\mu\text{s})$
预擦除 append	1024	0	563.2	$563.2 + 1024P + C$
重写, 1 校准 WL	1152	128	633.6	$633.6 + 1152P + 128E + C$
重写, 2 校准 WL	1280	128	704	$704 + 1280P + 128E + C$

表 2: 参考外围下的完整事务系数。每行 $B_R = 16384$ Byte; P, E, C 均以 μs 计,分别为完整 SLC-CIM 页 program、块 erase、整事务额外校准时间。三者未被本地证据定值。

擦除摊销对应每块八个有用数据页,故把持续整矩阵更新换算为每数据页的等效占用时,擦除项是 $E/8$,主情景 program 与装入项是 $\frac{9}{8}(P + F_{\text{page}})$ 。每等效页的 16 Byte 只是核算单位,不能说一个位平面页就完成了 16 个 INT8 权重。完整矩阵事务和聚合后系数一致。任意局部一个输出的

原位更新若破坏同块其他七个输出，必须另计保留状态的读出、重编程及可计算性；本结果仅覆盖明确的全矩阵替换。

1.5 证据可以给出的范围、缺口和主导因素

本地互补资料已查完。NAND-01 给的是 MLC/TLC 两列商品 t_{PROG} 、 t_{BERS} 与读时间；NAND-03 是 QLC 的 1.3 ms 页 program 和 6-plane、75 MB/s die 吞吐；NAND-02 给 QLC 芯片 SLC-cache burst 约 11% 的相对改善，未给其 SLC 绝对 program 或 erase。burst 图还显示首/末页必须支付泵建立/最终放电。这些证据能解释操作结构，却不能构成所选二阈值电流细调状态的绝对上界或下界。故不把任何 MLC/TLC/QLC 时序代入 P, E ，不采用相对 burst 收益，也不填造一个 SLC 典型值。[3, 5, 4]

三个公共外围情景给出明确的装入/控制开销，未知 P, E, C 的系数均已计算。以参考外围、一个校准 WL 为例，用 μs 统一时间单位，记 $C = C_{rw}$ ：

$$\tau_{app} = \frac{16384}{563.2 + 1024P + C_{app}} \text{ MB/s}, \quad (3)$$

$$\tau_{rw} = \frac{16384}{633.6 + 1152P + 128E + C} \text{ MB/s}, \quad (4)$$

$$RI_{app}^* = \frac{4.4 + 8P + C_{app}/128}{46.402}, \quad (5)$$

$$RI_{rw}^* = \frac{4.95 + 9P + E + C/128}{46.402}. \quad (6)$$

这里采用共享关系

$$\rho \approx B_S/\Delta_S, \quad \tau \approx B_R/\Delta_R, \quad RI^* \approx (B_S/B_R)(\Delta_R/\Delta_S), \quad B_S/B_R = 1/128.$$

P, E, C 未定，因而不能报告有文献支持的有限数值 τ 或 RI^* 范围；JSON 相应字段为 null，并保留完整线性系数。两校准 WL 情景将 program 系数从 1152 改为 1280，参考装入/控制项由 633.6 改为 704 μs ；逻辑容量和求值吞吐不变。

外围情景	append 的 P 阈值	重写 1 校准 WL 的 P 阈值	重写 1 校准 WL 的 E 截距
短时隙	4.548	4.018	36.160
参考	5.250	4.606	41.452
长时隙	5.941	5.159	46.432

表 3: 由 $RI^* = 1$ 反推的时间预算 (μs)。 P 阈值设 $E = C = 0$ ； E 截距设 $P = C = 0$ 。零值只用于求直线截距，不是物理情景或器件时间。

表 3 给出另一种有数值的结论：它把 $RI^* = 1$ 对应的可容许 program/erase 预算反算出来，而不是假定器件具备这些时间。参考主情景满足平衡线

$$9P + E + C/128 = 41.452 \mu s.$$

任何实测 P, E, C 代入后即可判定 ridge 位于该阈值哪侧。这一预算对写验终点和物理页利用率极为敏感；它不能从一次脉冲或 die 吞吐直接判断。

读侧主项是 64 次 SL 建立，三个情景分别贡献 33920、40960、48000 ns，约占总服务时间 89%、88%、85%；八次 WL 建立固定 2424 ns。共同低压外围改变会影响结果，但尚未闭合的 SLC 完整写验、擦除及校准更根本地限制写侧结论。每页只有 16 Byte 逻辑位片段而装入 1728 Byte，使本固定小逻辑状态难以直接享有大容量 NAND 的全部页吞吐。此处不是 NAND 材料的固有吞吐排名。

1.6 对共享方法的反馈与适用边界

该案例遵循 R1 的共同逻辑任务、近似精度合同和 28 nm 外围；R2 记录原生 block/SL 输出及 WL 分组；R3 记录 108 次等权复制的资源与适配条件；R4 将完整周期与组件时序分开；R5 保持真实页、有效 payload、单更新域和校准维护。机器输入中逐项保存 R0 值、变更、证据和两路影响。

本案例有三项接入注意事项，均可由现有顺序组合与例外规则处理，无需改变共享理论。第一，WL 建立的调用次数与 BL/SL 求值次数不同，单一每轮 t_m 不足以表达；本脚本导入共享接口后，以同一顺序操作模板追加八次 WL 块，未复制另一套吞吐公式。第二，跨位平面的页并不是完整 INT8 更新事务，必须先合并全部必要页，再计算有用字节。第三，erase 会破坏校准参考，而未用页与校准页不等于有用更新页，不能把原生 page/block 数直接放进摊销分母。

所有结果均为单服务域、顺序执行的参考估算。有效保持、读扰与温度漂移若要求周期校准或重编程，内部维护占用还须加入对应服务窗口，不能记成新的 workload 更新 payload；这里只在新事务中显式保留了必要校准时间变量。耐久度另属使用可行性，现有 SLC-CIM 资料不足以给出统一寿命上限，也不将商品 MLC/TLC 寿命除成年写入率混入瞬时 τ 。本节不生成最终 Table I、不分析 workload，也不声称两路独立能力可以同时达到。

参考文献

- [1] NAND-04: W. Shim and S. Yu, “System-Technology Codesign of 3-D NAND Flash-Based Compute-in-Memory Inference Engine,” IEEE JXCDC, 7(1), 61–69, 2021. DOI: 10.1109/JX-CDC.2021.3093772.
- [2] NAND-05: H.-T. Lue et al., “Optimal Design Methods to Transform 3D NAND Flash into a High-Density, High-Bandwidth and Low-Power Nonvolatile Computing in Memory Accelerator for DNN,” IEDM, 38.1.1–38.1.4, 2019. DOI: 10.1109/IEDM19573.2019.8993652.
- [3] NAND-01: Micron Technology, “Micron 3D NAND Flash Memory Technology,” product flyer, 02/16, 2016, p.2.
- [4] NAND-02: J. M. Thimmaiah et al., “A 2Tb 4b/Cell 6-Plane 3D-Flash Memory with 37.6Gb/mm² Bit Density and >85MB/s Write Throughput,” ISSCC, 15.1, 2026. DOI: 10.1109/ISSCC49663.2026.11409136.
- [5] NAND-03: W. Cho et al., “A 321-Layer 2Tb 4b/cell 3D-NAND-Flash Memory with a 75MB/s Program Throughput,” ISSCC, 30.5, 2025. DOI: 10.1109/ISSCC49661.2025.10904748.

参数证据与定位

表 4: 紧凑证据表: 原值与本分析采用方式。PDF 定位为本地页序。

来源/定位	原值与条件	采用、换算及限制
NAND-04 PDF p.2 II-A, Fig.1; p.3 II-C, Fig.3	13824 BL $\times$ 32 WL $\times$ 3 SSL/block; 64 blocks/subarray; BL length 144 μm 。作者 CIM 结构/RC 模型, 32 nm 逻辑外围; 不是量产手册	原样保留物理几何。两 subarray、128 blocks 构成一份矩阵; 一 WL/一 SSL 的一页为 13824 bit=1728 Byte。
NAND-05 PDF p.1 II-(b); p.3 Figs.5-6	16-layer, 64 Gb SLC; ION mean 2 nA, sigma 0.3 nA; IOFF <0.5 pA; Vg=1 V, VBL=0.2 V, Vpass=4.5 V。SGVC 实际器件电流; full-block random code; 非完整 CIM 芯片速度	二阈值 SLC 依据。NAND-04 的 32 WL 结构另属模型, 不把 16 层和 32 层说成同一实测芯片。
NAND-04 PDF p.3 Table 1 及 II-C	WL setup 303 ns; BL setup 12 ns @50% sparsity; SL setup 530-750 ns @max-bit input; SL capacitance $\sim$ 16 pF。RC/HSPICE 估计, 64-block subarray; SL 不是完整 SLC read cycle	WL 每输出组一次 (8 次/向量); BL 和 SL 每求值一次 (64 次)。SL 中点 640 ns 仅插值情景; 复制 108 份使电流接近原负载, 范围仍以适配成功为条件。
NAND-05 PDF p.1 II-(a); p.4 Fig.15	Tread $\sim$ 1 μs with multibit output; $\sim$ 10 μA MAC current; 7-8-bit SA resolution。加速器设计预估, 非单 cell 测量; 包括多位 SA 输出	仅对 530-750 ns 阵列建立加共同 ADC 的微秒量级交叉检查, 不把 1 μs 再叠加或当独立证据。
NAND-04 PDF p.2 II-A; p.4 II-C	Both states programmed with write-verify; programming voltage $\sim$ 20 V。两阈值都细调以控制导通电流	完整 P 必须含 charge-pump 建立、所有 program/verify 循环、恢复及可计算终点; 完整 P 未给, 保持未知。
NAND-05 PDF p.2 II-(e); p.4 Fig.12	Sacrifice one or two WLs per block for known-code SA calibration; on-the-fly calibration。读取已知码后校准 SA; 重写/漂移可能需要重新校准	主情景 1 个校准 WL, 另核对 2 个。擦除后每块增加 1 或 2 个完整校准页 program; C_cal 为整矩阵事务的总校准时间, 未报告, 参数化。
NAND-01 PDF p.2 Key Specifications	MLC: tPROG 1300/2500 μs , tBERS 15/45 ms, tR 77 μs ; TLC: 1630/5000 μs , 15/45 ms, 100 μs (typ/max)。MLC 2b/c 与 TLC 3b/c 分列; 16,384+2,208 Byte/page; 1024/1536 pages/block	仅说明商品存储模式完整周期及粒度不同; 全部不代入 SLC 主情景, 也不充当 SLC 上/下界。
NAND-02 PDF p.1 及 p.3 Fig.15.1.5	Fast SLC burst $\sim$ 11% interior tPROG reduction; first/last $\sim$ 5.5%; pump held between pages。332-WL QLC 产品的 SLC-cache burst; 未给 SLC 绝对 P 或 E	证明泵建立/最终恢复必须计入有限窗口; 不把 11% 或 QLC >85 MB/s 作为 SLC 绝对时间, 不采用 burst 收益。
NAND-03 PDF p.1 及 p.2 Fig.30.5.6	QLC 4b/c; 6 planes; 16 kB page; tPROG 1.3 ms; die throughput 75 MB/s。321-layer 2 Tb 芯片; 6-plane 并行	仅核对 die/plane 吞吐与页 cycle 不同; 不代入 SLC 单更新域。
公共基线: 参数 JSON 与 R0	128 $\times$ 128 INT8; BS=128 Byte; BR(full)=16384 Byte; R0: 8 weight planes, 16 ADC/plane; (TI,TA,TD)=(2,10,2)/(5,20,5)/(10,50,10) ns; 128-bit write interface。已接受公共工程选择; ACIM 校准近似部分和、128 $\times$ 24-bit 输出	逻辑合同和时隙不变; 所有次数由导入的 acim_service/front_ns/program_sequence_ns 接口计算。