

RRAM 二状态位切片的局部服务估算

1 二状态 RRAM：读侧分组、完整更新与 ridge 条件

本节选择二状态 HRS/LRS、八个等尺度权重位平面，并将局部求和限制为有直接电流线性证据的 32 项。接入共同 28 nm 外围后，在前端与公共 SAR 接口可按所选预算工作的条件下，每个 128-Byte 输入向量的顺序服务时间为约 5.38–21.78 μs ，对应 $\rho \approx 0.00588\text{--}0.02379\text{ GB/s}$ 。完整二状态写服务仍缺同一实现的绝对脉冲、恢复及成功重试分布，故本节保留参数化的 τ 与 RI^* ，并从已有控制/校验步骤推导可检验的边界。此处不把多级调谐时间、封装产品提交时间或单个 SET 脉冲冒充二状态 CIM 更新周期。

1.1 状态、物理映射与共同任务

RRAM-05 的 28 nm WH-2T1R 宏将 memory 与 CIM 数据通路解耦：T1 为承受写电压的 I/O 选择器，T2 为 CIM 读出的 core 器件。原文的 64×128 cell 阵列分成四个 64×32 子阵列；三个以 T2 的 $m = 1, 2, 4$ 尺寸实现三位空间权重，第四个用于 MSB 冗余择优。原 RRAM 仍是二状态，典型 $R_{\text{HRS}}/R_{\text{LRS}} = 100/10\text{ k}\Omega$ ，并非一个 cell 存多级三位权重 (PDF p.3 Fig.4、p.4 Fig.7)。

本参考实例记作 B32。它保持共同任务 128×128 INT8 矩阵乘 INT8 向量、 $b_S = b_R = 1$ Byte/element，交付 128 个 24-bit 结果容器。用八个 $m = 1$ 等尺度二状态位平面保存补码权重，符号位以 -2^7 在数字端合并。一个 INT8 权重对应八个 cell，共 131072 个数据 cell。每个平面按四个 32 输入项组、两个 64 输出位置块划分，共 $8 \times 4 \times 2 = 64$ 个 32×64 子阵列；它们组成同一份逻辑矩阵，不是独立矩阵复制。与原文空间加权及 MSB 择优有关的精度结果不直接转移到本映射。

读侧沿用 R0 的八平面并行、每平面 16 ADC、16 条数字输出通道、每轮两拍重构和无跨向量重叠调度。每次只激活 32 个输入项及 16 个输出；四个输入项组按序累加。本例每位平面的部分和为 $0 \dots 32$ ，至少需六位码，沿用共同名义十位、有效约八位的 SAR 预算。输出为校准后的近似 ACIM 重构，并无精确整数或已验证最终误差保证。

1.2 读响应证据与外围接口

在 $V_{\text{TBL}} = 0.1\text{ V}$ 、 $V_{\text{BL}} = 0.3\text{ V}$ 、 $V_{\text{WL}} = 0.6\text{ V}$ 时，RRAM-05 的 $m = 1$ 子阵列测得 LRS 电流约 $0.5\text{ }\mu\text{A/cell}$ ，扣除泄漏后的 HRS 电流低于 30 nA；其 Fig.17 展示至 32 个激活 LRS cell 的电流线性关系 (PDF p.7)。典型电阻和平均电流只支持状态与读机制选择，不提供可直接用作写验终点的工艺保证窗口。共同 $0.9\text{ V}/25^\circ\text{C}$ 是 CMOS 外围参考；上述阵列偏置及高压写域另行保留，不把写电压压缩为 0.9 V。

原 RS-CSA 读出在 PH0 稳定阵列电流并补偿泄漏，再于 PH1–PH4 逐次比较和扣除参考电流，最终得到四位输出 (PDF p.5 Fig.9/10)。Fig.18 的 PH0 为 5 ns、PH1–PH4 各占 20 ns，四位输出实测 access 为 66 ns；13 ns 是根据各阶段内在延迟给出的优化估计。66 ns 不是 $5 + 4 \times 20\text{ ns}$ 的完整重用周期，13 ns 也不是共同六位或八位输出的测量。两数都不直接代入 R0 的整向量服务。

本例保留电流建立、漏电补偿与必要前端，将原四位参考扣除量化器的功能替换为公共 SAR 的完整采样/转换/锁存时隙。这要求电流到电压接口、共模/参考匹配、采样负载和码尺度校准同时成立，不能只在原周期中删去 PH1–PH4。记该接口带来的未被原 PH0 锚点覆盖的额外建立时间为 $h_A \geq 0$ ，于是选取

$$t_{m,A} = 5\text{ ns} + h_A.$$

这里的 5 ns 是 RRAM-05 实测阶段时隙的参考移用，不是孤立材料切换时间； $h_A = 0$ 表示新接口能在这项前端预算内建立，仍需电路与误差验证。

为避免重复计数，明确顺序如下：先在阵列访问关闭时用 T_I 完成公共复位、输入寄存/二电平驱动就绪；再使能所选阵列并执行上述 PH0 对应的电流建立及漏电补偿；随后 SAR 完成一批转换；最后两拍完成八权重平面位权合并及输入位、行组部分和累加。公共 T_I 不再次包含使能后的阵列电流建立，5 ns 也不再承担已完成的公共输入形成。本顺序是参考组织选择，未从原文完整 access 中拆减未报告的子延迟。

1.3 Streaming：字节、次数与完整服务时间

同一向量的八个输入位、四个行组和八个 16 输出组，均是一次逻辑服务的内部步骤。因而

$$B_S = 128 \text{ Byte}, \quad F = 8 \times 4 \times 1 = 32, \quad J = 8,$$

$$(N_E, N_C, N_{\text{rec}}, N_{\text{dig}}) = (256, 256, 256, 512).$$

每批八平面并行输出 $8 \times 16 = 128$ 个标量码，共 $32768 = 8 \times 4 \times 8 \times 128$ 次有用标量转换。总 ADC 仍为 128 个；本例没有增加 ADC，也没有为减少求值次数增加模拟保持阵列。两拍边界开销含输入捕获和最终结果提交，全部阶段顺序执行，故服务间隔等于完整时长。

直接调用共享 A 类模板得到

$$\Delta_S = 256(T_I + 5 \text{ ns} + h_A + T_A + 2T_D) + 2T_D, \quad \rho \approx \frac{128 \text{ Byte}}{\Delta_S}. \quad (1)$$

共同短、参考、长时隙仍分别为 (2, 10, 2)、(5, 20, 5)、(10, 50, 10) ns。表 1 的读侧数值取 $h_A = 0$ 。这些数值构成接口条件下的工程范围，不能称为实际 28 nm RRAM 所有实现的能力区间。若移植接口需要额外建立，式 (1) 每多 1 ns 的 h_A 就增加整向量 256 ns，占用不能隐去。

1.4 Resident：可计算终点与单 cell 顺序策略

一次更新 16 个 INT8 权重， $B_R = 16 \text{ Byte}$ ；编码量为 128 bit，仅用共同 128-bit 数据口的一拍，先缓存在本地。首批数据与命令同拍，准备和最终提交合计 $T_{\text{front}} = 2T_D$ 。RRAM-05 的 memory 模式通过 AX/AY 选址、DIN/DOU 读写 cell，未报告同时驱动 128 cell 的编程组织 (PDF p.3 Fig.3)。本例据此选择一个更新域、一个活动编程 cell，即 $p = 1$ ，按八位平面和地址依次完成 128 cell。并行 ADC 数量不产生额外编程驱动器。

服务对每个 cell 执行以下完整顺序：一拍设置地址、目标状态及脉冲控制；在专用写域建立电压、施加所需 SET 或 RESET、回到读偏置并恢复；使用与读侧相同的输入/选通、前端和 SAR 读回；一拍作目标状态比较，未通过则重试。全部 cell 达到合格窗口才提交 16 Byte。高压驱动、脉宽与恢复的占用合为 q_{jk} ，其中 j 是 cell、 k 是该 cell 的尝试序号，不能由低压 T_D 推定。

该策略直接按目标极性写，不默认“全页 RESET 后再 SET”，也不假设能跳过未变化 cell。因此每个完成 cell 至少经历一次目标脉冲与校验。若将来采用先读后跳过策略，需另计预读与状态转移分布；若器件必须先 RESET 再 SET，两种操作都应加入 q_{jk} 或独立的步骤块，不能只留下后者。RRAM-06 的 hidden-RESET 把 RESET 放在 idle 并未消除其资源占用；其归一化时间轴不能补出本例所缺的绝对时长。

二状态校验的终点应为该阵列经校准、满足 CIM 电流区分及重构要求的 HRS/LRS 窗口。普通 memory 单阈值读对并不足以独立证明模拟部分和可计算；原文典型 100/10 kΩ 不能当作终点上下限。当前资料未给出此参考映射的数值窗口、成功概率及重试分布，故不能声称“一个脉冲必定可计算”。RRAM-03 在 1 Mb 二状态阵列中以每次 SET/RESET 后读比较进行 P&V，大多数 cell 名义条件完成，少数需追加编程，但未报告绝对脉冲或每 cell 重试次数 (PDF p.5)。它支持保留二状态校验，并不支持给本例任意 $K = 1$ 或 $K = 2$ 概率。

对于成功事务，令 $K_j \geq 1$ 为第 j 个 cell 实际经历的尝试数，完整服务使用共享 D 类分步模板：

$$\begin{aligned} c &= T_I + 5 \text{ ns} + h_A + T_A + 2T_D, \\ \Delta_R &= 2T_D + \sum_{j=1}^{128} \sum_{k=1}^{K_j} (q_{jk} + c), \\ \tau &\approx \frac{16 \text{ Byte}}{\Delta_R}, \quad \text{RI}^* \approx \frac{128 \Delta_R}{16 \Delta_S}. \end{aligned} \quad (2)$$

其中一个 T_D 用于地址/脉冲控制，另一个用于校验比较； T_I 是本固定读回组织采用的选通/输入形成时隙，虽只读一个 cell，也不凭空缩短共享驱动时隙。高压回零和恢复已属于 q_{jk} ，不会再伪装为零开销公共复位。超时的 cell 不算成功 payload；若允许重试整个事务、坏位替换或纠错，需将对应占用和可计算终点加入再估算。

1.5 有依据的边界与可解释的条件门槛

由于 $q_{jk} \geq 0$ 且每 cell 至少一次尝试，对于上述明确选择的串行写策略，可以先令未知物理占用为其零下边界，得到

$$\Delta_R \geq 2T_D + 128c, \quad \tau \leq \frac{16}{2T_D + 128c}, \quad \text{RI}^* \geq 8 \frac{2T_D + 128c}{2T_D + 256c} \approx 4. \quad (3)$$

时间用 ns 代入，字节除以时间的数值为十进制 GB/s。这里不是假设 RRAM 能零时长编程，而是以已经计入的控制和 ADC 校验给出乐观写吞吐上限及相应 ridge 下限；本地资料尚不能给 τ 的正下界或 ridge 的有限上界。若实际采用更快的 binary sensing 或多个独立写驱动，必须重计步骤和资源，此约束也随之改变。

情景	$T_I/T_A/T_D$ (ns)	Δ_S (ns)	ρ (GB/s)	τ_{ceiling} (GB/s)	$\text{RI}_{\text{floor}}^*$
短时限	2/10/2	5380	0.02379	0.00594	4.0030
参考	5/20/5	10250	0.01249	0.00312	4.0039
长时限	10/50/10	21780	0.00588	0.00147	4.0037

表 1: B32 的条件读侧结果与串行校验写策略的数学边界。全部取 $h_A = 0$ 。 τ_{ceiling} 忽略未知脉冲、高压建立与恢复并令每 cell 一次成功，是上边界； $\text{RI}_{\text{floor}}^*$ 是对应下边界。两列均非 RRAM 完整写入实测或预测点。

为了避免只留下待填参数，再令 u 为成功事务平均到单个 cell 的完整更新时间，包括所有脉冲、恢复与重试，便有 $\Delta_R = 2T_D + 128u$ 。表 2 用同一个共享公式反解 $\text{RI}^* = 1, 10, 100$ 对应的 u ，不给 u 任意“典型值”。例如参考时限下， $\text{RI}^* = 10$ 要求完整单 cell 约 100 ns， $\text{RI}^* = 100$ 对应约 $1.001 \mu\text{s}$ ；哪一档可达仍需二状态完整写证据。 $\text{RI}^* = 1$ 的门槛约 9.93 ns，已经低于本策略 40 ns 的控制/校验下边界，因此本策略无法达到这档 ridge。

情景	已计控制/校验下边界 (ns/cell)	$u_{\text{RI}^*=1}$	$u_{\text{RI}^*=10}$	$u_{\text{RI}^*=100}$
短时限	21	5.223	52.508	525.359
参考	40	9.932	100.020	1000.898
长时限	85	21.113	212.539	2126.797

表 2: 完整单 cell 服务时间 u 的 ridge 门槛，后三列单位均为 ns。由 $\Delta_R = 2T_D + 128u$ 与共同服务公式反解，只回答“多快的完整更新对应这个 ridge”，不宣称器件具备该速度。

这些门槛不预设 RRAM 应有很大的 ridge。约 4 的下限主要来自本例每 cell 顺序校验、同 SAR

读回及 streaming 的分组组织；若某个实际二状态宏提供完整快速更新及并行驱动，必须按其证据重算。反之，慢脉冲、多次重试或串行电压建立会提高 ridge。不能把 128-bit 接口擅自视为 128-cell 同时编程，使分母骤减 128 倍。

读侧主导因素是 32 项限制产生的四组重复：同样的时隙与 5 ns 前端，在无该限制的 R0 中只需 64 次求值，B32 则需 256 次。这个差异来自有据分组，不是材料延时折扣。参考情景下，公共输入形成、ADC 和数字重构本身占 8960 ns，前端锚点占 1280 ns，边界占 10 ns；ADC 的累计占用为 5120 ns。作为单参数预算检查，若公共 SAR 接口比原 PH0 多需要一个同样长的 5 ns 建立时隙，则整向量从 10250 ns 增至 11530 ns， ρ 从约 0.01249 降至 0.01110 GB/s。这不是实测 h_A 范围，且同一增加必须同步进入 resident 校验。

1.6 为什么不将其他写数据拼成主结果

RRAM-01 的 130 nm NeuRRAM 在差分多级模拟模式下，用 1 μ s SET/RESET 脉冲、1–10 μ s 读回、 $\pm 1 \mu$ s 目标窗和 30 次极性反转的超时限制；平均 8.52 个脉冲及“集成为单芯片后约 56 μ s/cell”分别是该测试统计及作者投影，现有实现受外部 DAC/ADC 控制限制 (PDF p.10 Methods)。三轮再校正、至少 30 min 后测推理的安排反映模拟电导松弛，不能全部加为二状态更新的必需等待，也不能反过来忽略它后宣称已复现 NeuRRAM 完整计算终点。控制器能够产生 1–10 ns 脉冲也不改变其实际写验配置。本节仅以它区分脉冲、片内方案投影和外部测试服务三个层级。

RRAM-02 的 28 nm 576K 宏支持单 cell verify 及 1T1R/2T2R/hybrid 多级编程，速度比较主要来自平均脉冲数量，并未给足可直接组成绝对完整写周期的每阶段时间。其 128 输入并行的 MVM 是另一种状态及感测实现，不能仅因同为 28 nm 就替 B32 取消行分组。

RRAM-04 的 MB85AS4MT 提供真实二状态产品的完整提交定义：先装入至多 256 Byte buffer，CS 上升才启动非易失写入，WIP 清零才完成。50% 数据翻转时 t_{WC} 典型/最大为 8.5/17 ms，100% 时为 16/25 ms (PDF p.9、p.17)。5 MHz SPI 不是内部写服务能力；这些毫秒值也不是局部 CIM 的写延迟。本节不将它们与 B32 的读速率配出一个跨实现 ridge。

1.7 相对 R0 的例外、方法问题与复算

R1 的服务边界、逻辑任务及 ACIM 精度语义保持不变；R2 依据 32 项局部证据增加四个行组；R3 保持 R0 的 ADC/数字通道、逐 bit 输入与无模拟保持组织；R4 对量化器作功能替换并保留接口额外项 h_A ；R5 根据单 cell 写通路选择 $p = 1$ 、完整列举 verify/retry 与成功终点。所有结构例外的原因、原值、改变值、资源和两路影响均记录于 `data/inputs.json`，不存在把多级差分读侧与 binary 单 cell 写侧混用的结果行。

本轮揭示两项需要持续明确的方法边界。第一，公共时隙应通过实际前端接口使用：四位电流参考扣除感测与有效约八位 SAR 不是仅换一个延迟数字的同一模块， h_A 和精度条件必须保留。第二，共享分步模板计算的是已声明步骤的总占用，不能自动推导失败分布与成功 payload；介质层必须先说明终点、retry 和 timeout，再向模板送入步骤列表。现有共享公式无需为此改写，但数据入口不能把缺失参数默认为零并称完整物理服务。

无破坏性读恢复被作为本例必需步骤；若后续二状态保持/漂移证据要求维护或重新校准，其占用应加入适用服务，不能增加逻辑 Q_R 假装 workload 更新。FORMING 属于进入正常可更新状态前的初始化条件，不逐次加入日常更新。寿命和耐久度另作可行性约束。计算与写验共用阵列、前端及 ADC，分别得到的能力不保证同时可达；在这里明确互斥的服务窗口内，实际总占用还须满足两路相加的资源约束。

`scripts/check_rram.py` 用 `importlib` 导入共享脚本的计数、服务、写前沿、分步编程、直接更新及 metrics 接口，关闭 bytecode 输出。它核对实际读取的公共 JSON/脚本和六份 PDF 哈希、逻辑容量、操作计数、单位、两种写模板一致性及门槛反解。表格由原始输入 JSON 生成，`data/results.json` 将未闭合的 τ 、ridge 点值显式设为 `null`，与条件读结果及数学边界分开。当前交付是一个可复算的二状态局部参考分析，不是最终 Table I 的 RRAM 速率行。

表 3: 参数证据与采用方式。页码均为本地 PDF 第 1 页起的页序。

ID/来源	原值、单位、条件	定位	采用/换算及限制
E01 RRAM-05	28nm; 64×128 cell 由 4 个 64×32 子阵列构成; 32 输入项; RHRS/RLRS 典型 100/10 kΩ; m=1 的 LRS 约 0.5 μA, HRS<30 nA VTBL=0.1 V、VBL=0.3 V、VWL=0.6 V; 3-bit 空间权重、4-bit 原读出	PDF p.3 Fig.3/4; p.4 Fig.7; p.7 Fig.16/17	仅取 32 项、二状态与 m=1 电流机制; 八个等尺度位平面由本文选择; 不把典型电阻当 verify 窗口
E02 RRAM-05	PH0=5 ns; PH1-4 各 20 ns; 4-bit 输出 access=66 ns; 按 5/1/1/1 ns 估计优化 access=13 ns PH0 电流稳定与漏电补偿; PH1-4 比较和逐次参考扣除; 测试板外部 DAC 提供偏置	PDF p.5 Fig.9/10; p.7 Fig.18 及正文	5 ns 作前端条件锚点; 公共 SAR 替换完整量化功能, 保留前端补偿与接口要求; 66 和 13 ns 均不作为 8-bit 公共转换周期
E03 RRAM-05	memory 模式以 AX/AY 选择 cell, DIN/DOUT 数据; CIM 通路与 memory 通路解耦 IO 器件承受写电压, core 器件用于 CIM; 未报告完整 write/verify 时间或 128cell 并行	PDF p.3 Fig.3(a)/(b) 及 D 节	单域单 cell 顺序写 p=1; 共享 128-bit 口只缓冲 128 个编码 bit
E04 RRAM-03	28nm、1Mb; 每 SET/RESET 后读比较阈值; 大多数 cell 名义条件完成, 数十 cell 需额外 program; 读扰测试 10 ns 脉冲 二状态 P&V 后 HRS/LRS 分布无重叠; 不报告绝对 SET/RESET/verify 周期或重试分布	PDF p.5 E 节及 Fig.9; p.4 Fig.7	证明二状态也需独立终点/重试建模; 不将 10 ns 应力脉冲当 array access; 不给 K=1/2 概率
E05 RRAM-06	40nm、2Mb; 两个 G0/G1 组, 每 IO 每组选一列; 组内全 done 再推进; timeout 报 fail; 时间轴归一化; 99.2% page-write 缩短 HRPW 先在 idle RESET 全页再 SET 所需 cell; FORMING 为另一步; 无绝对 page 时长	PDF p.1 AF/ARST/ASET; p.2 Figs.3-10	仅作分组/自终止/hidden-RESET 机制约束; 不把 99.2% 当绝对写时间或省掉 RESET; 不移植并行数
E06 RRAM-01	130nm; SET 初值 1.2 V、RESET 1.5 V、步进 0.1 V; 脉宽 1 μs; read 1-10 μs; ±1 μS; 30 次极性反转 timeout; 平均 8.52 脉冲; 集成预测 56 μs/cell 差分多级; gmin=1 μS, gmax=30/40 μS; 99% 达窗; 外部 DAC/ADC 控制限速; 3 轮重编程后至少 30min 再测推理	PDF p.10 Methods; p.11 延续; Extended Data Fig.3 在 PDF p.18	只作时间层级与多级模式对照, 禁止嫁接为本二状态 28nm 写周期; 1 μs=1000 ns 仅记录单位换算
E07 RRAM-02	28nm、576K; 64 ADC; 512 输出需 8 轮; 单 cell verify; 模拟 program 最多 1000 脉冲; 32/128 输入 MVM 相对误差 1.14%/2.03% 1T1R/2T2R/hybrid 多级差分; 速度按平均脉冲数比较	PDF pp.3-5 Figs.2-5; p.7 Fig.11 正文	确认 verify 与计算资源可共用且较大 fan-in 有精度代价; 不能据此令二状态 RRAM-05 的 32 项变 128 项

ID/来源	原值、单位、条件	定位	采用/换算及限制
E08 RRAM-04	256 Byte buffer; tWC 在 50% 翻转为 8500/17000 μ s 典型/最大, 100% 为 16000/25000 μ s; SPI 最高 5MHz 1.65~3.6 V, -40 至 85°C; CS 上升启动 NVM 提交, WIP 清零才结束	PDF p.9 WRITE; p.17 AC 表	完整数字存储提交证据, 与本地 CIM 单元分开; μ s 到 ns 乘 1000; 不能配本读侧给 ridge
E09 共享基线	128×128 INT8; BS=128 Byte; 8 权重平面、每平面 16ADC、16 数字通道、每轮 2 拍; TI/TA/TD 为 2/10/2、5/20/5、10/50/10 ns 共同 28nm、0.9 V/25°C 近标称参考, 非实测 PVT 保证; 顺序服务	shared_parameters.json common_conditions / reference_instance / selection_rules; tex/01、02	原样调用共享计算接口; 唯一主读结构变化 r=128→32; 写 p=1 是媒体选择不是接口宽度