

SRAM DCIM

完整精度数字求值与普通 SRAM 更新

在原生 128×16 INT8 逻辑任务下，保留有原文依据的 16 项数字归约与普通 128-bit SRAM 写入组织，估算同一局部服务边界上的 ρ 、 τ 和 RI^* 。这是文献支持的条件性参考设计。

统一结果卡

原生逻辑配置	$W[N,K]=16 \times 128$; INT8 输入与权重; 有效 resident=2048 Byte。
更新组织	每个对齐局部组 16 Byte; 128 个完整事务覆盖矩阵。
主要资源	ADC=0; 数字输出通道 =16; 写驱动 =128; 更新域 =1

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI^*
乐观	4.6×10^2	7.3×10^3	0.063
典型	3.9×10^2	3.2×10^3	0.12
悲观	1.9×10^2	1.6×10^3	0.12

典型完整求值: $B_S = 128$ Byte, $\Delta_S = 3.3 \times 10^2$ ns。完整 resident 装载: $B_R = 2048$ Byte, $T_R = 6.4 \times 10^2$ ns; $U^* = 1.9$ 个向量。

接口: $U^* = T_R / \Delta_S = N RI^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

原始能力与长期有效能力在所声明服务窗口内相同; 必要局部恢复、终验或擦除已纳入完整服务。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB= 10^6 Byte; 16 KiB 辅助换算仅为平均成本。

1 SRAM DCIM: 原生单 tile 数字求值与普通写入

1.1 状态、原生结构与读码生命周期

本例采用 D6CIM 型二进制 6T SRAM 和精确整数数字乘加。SDCIM-01 的 128×128 物理 bit 阵列对应 $K = 128, N = 16$ 的 INT8 权重矩阵, 每八列共用一个 HCA 混合压缩加法树和 BFA 位优先移位累加器, 共 16 条输出通道。一个完整 MAC 时钟处理一位输入、八位权重、16 个输入项; 八个输入 bit 之后更换行组。原生完整向量因此需要 64 个时钟, 输出 16 个 23-bit 结果 (PDF pp.1-3, Figs.1、4、5)。

参考配置直接采用一个原生 tile, 16384 个数据 cell 表示 2048 Byte 有效状态; 输入 128 Byte、寄存 1024 bit, 输出寄存 $16 \times 23 = 368$ bit。每权重八个 cell, 内部互补节点不增加 payload; 16 条已安装 HCA/BFA 均活动。一个控制器和更新域服务全部状态。所选 16 项归约保留原始时钟证据, 不将其改为 32 项并沿用时序。

静态双字线连接使同组权重跨八个输入位保持, 输入 bit 按位优先顺序计算。每向量有八次行组选择、64 个 MAC 槽, 不需要新增 4096-bit 操作数缓存。权重保持在原静态局部连接中, BFA 累加器独立保存部分和, 完成本组八个位后才切到下一行组。公共接口以 `static_connection` 表示已有保持, 完整 MAC 槽已含读服务, 所以额外 `read_ns=0`; 该零值表示阶段覆盖。

1.2 原文时间与完整周期覆盖

D6CIM Fig.10(a) (PDF p.4) 在 0.9 V 标示 233 MHz, 对应 4.292 ns, 采用向上取整 4.3 ns 完整 MAC 槽。参考和长槽为 5/10 ns, 与共同数字预算相容; 短场景的边界捕获/提交各 2 ns, MAC 仍使用 4.3 ns。原文 1.1 V 正文 360 MHz 与图 363 MHz 保留原值, 不用于外推 0.9 V。三个场景固定一个 tile、16 条通道和 16 项归约。

一个 MAC 槽覆盖静态 SRAM 连接、NOR 乘法、HCA 归约及 BFA 符号、移位、累加, 不另加普通 read access 或 ADC。补码符号 bit 取负位权; 128 项 INT8 累加的保守容器为 23 bit, 符合原输出宽度。

普通写周期独立于计算时钟。SDCIM-01 Fig.1 给出 128-bit 同步 memory 接口, 但未单独报告写完成时间。CMOS-07 的 28 nm eFlash 平台 48-bit、1k-word、2RW 8T SRAM 在 Fig.2 展示同沿命令/地址/数据捕获及连续写, Table II 典型 455 MHz 对应 2.1978 ns 完整时钟; 1.54 ns 是 read access, 不能作为写周期。典型供电 1.05 V 与本计算锚点不同。CMOS-03 的 28 nm 6T、TT/1 V、128-cell/15 fF 瞬态模型采用约 1 ns 完整周期, 以周期末节点达到目标并可连续访问为成功终点。

采用完整同步写槽 $T_M = 2.2/5/10$ ns; 2.2 ns 由 455 MHz 向上取整, 5/10 ns 为正常完整周期预算。固定 128 对真实 BL 驱动、行译码、数据锁存及相应供电, 不因场景改变资源。48-bit 8T/eFlash 到 128-bit 6T 的移植仍是主要工程资格条件, 不能称为 D6CIM 同芯片写实测。

1.3 完整向量与 resident 装载

本地整向量捕获一拍, 八个行组各执行八输入 bit, 最后全部结果提交一拍; 没有跨向量流水。显式形状代入公共接口为

$$N_D = 8 \times 1 \times \lceil 128/16 \rceil \times \lceil 16/16 \rceil = 64, \quad \Delta_S = 64T_C + 2T_D. \quad (1)$$

内部位展开只计占用, 不重复增加 128 Byte 输入。典型 $\Delta_S = 64 \times 5 + 10 = 330$ ns。

每笔对齐行写 128 个 cell, 完整完成 16 个 INT8 权重。同步端口从捕获命令/地址/数据到节点翻转、关字线及恢复为下一次可计算状态, 完整槽已覆盖本地控制; 不再加同一事务的两拍准备/完成。二进制 SRAM 不要求擦除、迭代 program/verify、破坏读恢复或定时刷新。因此

$$B_R = 16 \text{ Byte}, \quad \Delta_R = T_M, \quad T_R = 128T_M, \quad \tau = 16/T_M. \quad (2)$$

完整矩阵由 128 个 16 Byte 事务覆盖一次，典型 $T_R = 640$ ns。小于满接口的零散写应按实际有效 payload 与所占完整周期计算，不领取 16 Byte 满口能力。掉电后重载属于新 resident 需求，寿命不进入瞬时吞吐。

1.4 成对结果、组织对照与两表接口

$$\rho = \frac{128}{64T_C + 2T_D}, \quad \text{RI}^* = \frac{8T_M}{64T_C + 2T_D}, \quad U^* = \frac{128T_M}{64T_C + 2T_D} = 16\text{RI}^*. \quad (3)$$

时间以 ns 代入得到十进制 GB/s。完整装载与完整向量的匹配关系已由公共映射接口保存。

情景	T_D	T_C	Δ_S	Δ_R	ρ	τ	RI^*
短间隙	2	4.3	279.2	2.2	458.5	7273	0.06304
参考	5	5	330	5	387.9	3200	0.1212
长间隙	10	10	660	10	193.9	1600	0.1212

表 1: D6CIM 型 16 项结构的成对情景。所有时间单位为 ns，吞吐为十进制 MB/s； $\Delta_R = T_M$ 。时间列保留复算值，非实测有效位数。

典型 $\rho \approx 0.39$ GB/s、 $\tau = 3.2$ GB/s、 $\text{RI}^* \approx 0.12$ ， $U^* = 640/330 \approx 1.94$ 个向量。Streaming 主要受 64 个完整 MAC 槽约束，边界仅 10/330 约 3%；写侧由一个 128-bit 完整同步周期决定。参考和长场景计算、写周期同比变化， RI^* 相同；短场景的 MAC 受原 4.3 ns 证据约束，而写为 2.2 ns，故两路比例不同。该比例不直接给出能效或介质总体排序。

八个原生 tile 可表示 $K = 128, N = 128$ 的较大逻辑矩阵。如果安装 128 条 HCA/BFA 却只令 16 条同时活动，并由单写域串行服务，完整向量需 512 个 MAC 槽、整矩阵 1024 次写。该明确容量组织典型 $\Delta_S = 2570$ ns、 $T_R = 5120$ ns、 $U^* \approx 1.99$ ，与原生单 tile 不同。输入共享使边界只付一次，因此扩展不完全等比例。表中的对照保留 16 项归约，不作未经验证的 32 项同钟假设。

参考时隙条件	Δ_S (ns)	Δ_R (ns)	ρ (MB/s)	τ (MB/s)	RI^*
主情景：16 项，完整写周期	330	5	387.9	3200	0.1212
八个原生 tile 串行	2570	5	49.81	3200	0.01556
另有两拍外部写握手	330	15	387.9	1067	0.3636

表 2: 结构及边界条件的独立影响。八个原生 tile 保留 16 项归约与同一写域；最后一行只适用于确有额外握手的实现。

额外任务层握手仅在确实存在时另计。若同步写之外另有准备/提交各一拍，典型局部写为 15 ns，tau 成为原来的三分之一；它是边界条件对照，不能与已完整覆盖的主服务相加两次。

计算和写入共享状态与控制，两路能力分别服务时取得，未假设可同时达到峰值。将该配置映射到 Table II 其他 N、输入共享或共享更新组织时，应重新给出完整 T_R, Δ_S ，再求 U^* 。

1.5 参数证据与适用范围

原生归约、静态保持和 64 拍完成都有 D6CIM 结构依据。剩余关键条件是共同外围下的完整 MAC 预算，以及 128-bit 6T 普通写周期的跨实现移植；输入、原值/采用值、源页图、资源及阶段覆盖保存在 JSON 与证据笔记。所有计数显式使用本例 $K = 128, N = 16$ ，共享 128×128 仅作方法算例。

表 3: 参数证据与采用方法。页码均为本地 PDF 页序; 原始值与本文预算分列。

证据与定位	原值、单位和条件	采用值与换算理由
E01 SDCIM-01 p.1 Fig.1; p.2 首段	物理阵列与完整 INT8 求值: 128×128 bit; 128×16 INT8; 16 项 ×16 输出/拍; 64 clock/VMM。28 nm, 6T binary SRAM, 8-bit signed/unsigned full-precision; 输出 23 bit	单原生 128×128 物理 bit, 对应 K128N16 INT8、64 拍完整向量。128 物理 bit 列/8bit 权重 =16 逻辑输出; 不聚合闲置容量分片
E02 SDCIM-01 p.2 II-D; p.3 Fig.5	完整 MAC 槽与静态读: 16 HCA +16 BFA; 8 次 input-bit 展开后换行组; 23-bit RCA。静态 dual-wordline access; 每 LBL 16 cell; BFA 不在 8 输入位之间重切 WL	每轮含本地读保持、1-bit 输入 ×8-bit 权重、16 项归约、符号/移位/累加; 无独立 read_ns。完整 MAC 覆盖静态读与计算; 8 次行组选择支撑 64 个 bit-round, 不新增锁存或重复感测
E03 SDCIM-01 p.4 Fig.10(a); p.3 III	D6CIM 计算时钟: 0.9 V: 233 MHz; 1.1 V: 正文 360 MHz、图 363 MHz。28 nm, VMM shmoo; 温度未在该图明确报告; 不采用最低 0.6 V/30 MHz 情景	T_C=4.3/5/10 ns; 4.3 ns 由 1000/233 向上取 0.1 ns; 5/10 由共同数字节拍选择。0.9 V 与共同近标称点相邻; 不从 1.1 V 高速点外推 0.9 V; 三值为预算不是 PVT 分位数
E04 SDCIM-01 p.1 Fig.1	普通 SRAM 写接口: Write Data[127:0]; Addr[6:0]; CEB/WEB。memory R/W column/row periphery, 与 VMM 控制分开; 未独立报告 memory write ns	128 bit=16 个完整 INT8 权重/事务; 单分片单行, 单更新域。每权重 8 binary cell; bitcell 互补内部节点不产生额外逻辑 payload; 不把 CIM 频率当写频率
E05 CMOS-07 p.2 Fig.2; p.9 Tables II/III	普通 SRAM 完整同步周期锚点: 455 MHz; 48 bit×1k word; 2RW 8T; 1.05 V typical; 25 °C 读写功耗测试。28-nm eFlash 工艺, 高阈值; 共同 CLK 上升沿捕获命令/地址/数据; 图示连续 write/write/read; 频率非单独 write-min 测量	1000/455=2.197802...ns, 取 2.2 ns 为写周期参考下端; 5/10 ns 为公共节拍预算。以完整时钟和同步写组织支持普通写, 不用 read access。跨 48→128 bit 与 8T→6T 是明确参考移植, 需 128 路写驱动, 非同芯片实测配对
E06 CMOS-07 p.9 Table II	read access 排除项: 1.54 ns。28-nm 48-kbit 2RW SRAM, typical read access	不用于 t_write 或独立 DCIM 读附加项。read access 只覆盖读访问, 不是周期, 更不是写完成时间
E07 CMOS-03 p.1 II; p.3 IV-C	6T 写成功终点与周期交叉证据: 50 FO4≈1 ns; WL=25 FO4; 15 fF/128 cell; SA offset 0.1 V。HD 28 nm 6T, TT, nominal 1 V; 瞬态模型; 周期末检查内部节点达到目标, 支持 back-to-back; 目标 BER<1e-9 对应 1MB/90% yield	仅支持同步完整写及数 ns 量级; 不把 1 ns 当 128-bit D6CIM 实测写周期。约半周期 WL 脉冲 ≠ 完整更新; 需含节点翻转、保持/关 WL 和下一周期可读
E08 SDCIM-03 p.1; p.2 Figs.11.7.2-5	其他 28 nm 数字组织: 3 ns/clock@0.8 V; 8 clock/8-bit 乘法; $\Sigma 4/\Sigma 9/\Sigma 32$ post-sum。dynamic logic; memory 和 CIM 模式分离; lossless bitwise computation; 不同 post-sum 组织	仅交叉支持数 ns 计算时钟和逐位完整精度; 不把 24 ns 直接作为 128×128 MVM。3 ns 是本地宏时钟; 输出数、post-sum 及本地接口与 D6 不同
E09 共享基线 JSON 共同条件/R0	共同逻辑/外围/边界: R1-R8 统一逻辑字、INT8 与资源政策; 原生 K/N 显式参数; TD=2/5/10ns、128bit 外部编码接口, 非固定宏容量。28 nm, 0.9 V/25 °C 参考, 非固定 PVT 验证; 单独立服务单元/更新域; 无等面积约束	原生 K128N16, 16 项归约, 23bit 输出; 全向量捕获/提交 2TD。shared logical 参数显式传入; 128×128 仅公共算例, 非硬件约束
E10 共享基线 通用方法 C 及 R4	完整写周期与控制覆盖: T_front=[2+n_b-χ]T_D; n_b=χ=1; 完整周期已含则替代。普通同步 memory 端口, 无另外定义的任务握手, 边界在其命令/数据捕获到下一可计算周期	主情景 Δ_R=T_M=2.2/5/10 ns; T_front 额外项为 0; 外层握手敏感性单列加 2T_D。完整 memory 周期已含命令解码、数据建立、写驱动和可复用终点; 不会在同一阶段上再加 T_W