

2D NOR Flash

binary 本地感测+数字归约与完整页/扇区更新

统一结果卡

原生逻辑配置	W[N,K]=128×128; INT8 输入与权重; 有效 resident=16384 Byte。
更新组织	整矩阵持续重写; 4 次 sector 擦除和 64 次完整 page 编程。
主要资源	ADC=0; 感测节点 =4096; 读码保持/bit=4096; 数字输出通道 =16; 更新域 =1; 页缓冲/bit=2048

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	34	0.08	4.2×10^2
典型	24	0.08	3×10^2
悲观	18	0.0091	2×10^3

典型完整求值: $B_S = 128$ Byte, $\Delta_S = 5.3 \times 10^3$ ns。完整 resident 装载: $B_R = 16384$ Byte, $T_R = 2.1 \times 10^8$ ns; $U^* = 3.9 \times 10^4$ 个向量。

接口: $U^* = T_R/\Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

原始能力与长期有效能力在所声明服务窗口内相同; 必要局部恢复、终验或擦除已纳入完整服务。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB=10⁶ Byte; 16 KiB 辅助换算仅为平均成本。

1 二进制状态与原生参考组织

本例选择**二进制 NOR 存储、本地感测与精确数字归约**。INT8 权重由八个独立数字存储位表示，符号和位权在数字域处理。选择 $W[N, K]$, $K = N = 128$ 、 $b_S = b_R = 1$ Byte，输入 $B_S = 128$ Byte，有效 resident 容量 16384 Byte；输出用 $16 + \lceil \log_2 K \rceil = 23$ bit 容器。该尺寸使所选原生页和 sector 完整利用，不是所有技术的共同尺寸要求。

NOR-01 为完整二进制随机读周期提供量级，NOR-02 为 256-Byte 页、4-KiB sector 和内部 program/erase 提供依据。二者通过明确的本地参考组织互补，不合成为同芯片已测 CIM 宏。NOR-01 MirrorBit 的两个存储位置也不作为本例物理晶体管数的换算依据；机器数据计独立二进制存储位和分配容量。

NOR-04/05 是另一种电流精调模式：180 nm ESF1 模拟分类器使用差分浮栅权重，分类器有 101780 cell，784-64-10 网络；100-cell 调谐工作以平均约 10/35 次脉冲达到 3%/0.3% 误差。其读状态、模型更新和交替擦写与普通 binary 页算法有不同终点。本例不要求均匀 cell 导通电流，不将这些精调脉冲加到 binary 页编程之后。数字归约在正确存储和判决的条件下给出精确整数结果。

1.1 读分片与擦除域分开

32 个读分片各保存四个输入行，每行 128 Byte，故每片 512 Byte、两个 256-Byte 页。片号 $s = i \bmod 32$ ，片内行 $g = \lfloor i/32 \rfloor$ ；八片共享一个 4-KiB sector，sector 号与其内 Byte 地址为

$$e = \lfloor s/8 \rfloor, \quad a = (s \bmod 8)512 + 128g + o.$$

全体 i, o 一一覆盖四个 sector 的 16384 个地址，64 个有效页均完整承载逻辑权重。该分段布局要求局部 WL/BL 选择、读偏置缓冲、高压隔离和 page 抑制；它是可检验的工程布局，不是对 W25Q 内部读端口的反向工程结论。

每片安装 128 个 SA，32 片共 4096 SA，一批读 32 个输入项 $\times 16$ 个输出 $\times 8$ bit；八个输出组复用这些感测节点。每片一次只选一条本地字线，不要求同一位线同时判读 32 个 cell。32 片是同一矩阵的分区，不是独立矩阵副本；更新始终只有一个 native page engine 和一个高压更新域。

2 有限数字保持与完整输入服务

新增单个 4096-bit tile 寄存器，保存一批 32 项 $\times 16$ 输出 $\times 8$ bit 权重，捕获后跨八个输入位复用，下一批只能在当前批用完后替换。16 条数字通道完成 32 项位乘 / 归约；16 个 23-bit 部分和寄存器跨行组保持，输入寄存 1024bit，完整输出寄存 2944bit。另有原生 256-Byte 页缓冲用于更新；这些资源不构成全矩阵 shadow。

2.1 读周期的原值与采用值

NOR-01 PDF p.85 Table57 的 speed100 给出 $t_{RC} \geq 100$ ns 和 $t_{ACC} \leq 100$ ns，条件为 512Mb、 $V_{IO} = V_{CC} = 2.7\text{--}3.6\text{V}$ 、 -55 至 105°C 。Table58 的 speed120 采用 120 ns，覆盖 128Mb 至 1Gb、 -55 至 125°C ；p.86 Table59 的 speed130 采用 130 ns， $V_{IO} = 1.65\text{V}$ 至 V_{CC} 。这些是不同产品速度 / 电压条件的规格，未作为一个芯片的实测概率分位。

本例采用完整本地二进制读 $t_{rd} = 100/120/130$ ns，覆盖局部选择、介质读偏置建立、感测和有效输出。该量级从商品随机周期移植到每片 128-SA、32 片并行的负载条件；感测宽度和隔离资源明确收费，时序成立仍需电路验证。没有按 65nm 到 28nm 尺寸比例缩放介质延迟，也不把外部 16-bit 数据口或 SPI 连续带宽作为本地吞吐。

数字保持每物理读批额外捕获一 T_D 。四行组 $\times$ 八输出组共 32 次读和捕获，八输入位仍需 256 次数字归约，边界捕获 / 提交两拍。因此

$$\Delta_S = 32t_{rd} + 32T_D + 256T_D + 2T_D.$$

典型 $t_{rd} = 120$ ns、 $T_D = 5$ ns，分项为 $3840 + 160 + 1280 + 10 = 5290$ ns， $\rho = 24.20$ MB/s。读侧约 73% 是物理读，约 24% 是数字归约。各批顺序执行，服务间隔等于完整向量时间；没有额外 ADC、 T_I 或重复感测收费。

2.2 资源生命周期和端口约束

部分和保留到对应输出组完成全部行组，结果寄存保持到向量提交；tile 只覆盖当前 32×16 权重，释放后才替换。页编程或 sector 擦除时停止求值，不假设高压选择与读选择可同时使用。读源来自正确感测的二进制权重，跨输入位复用不改变 NOR 数字状态或原计算精度。

3 完整持续覆写、有限情景与映射接口

NOR-02 PDF p.37 规定向预擦为 FFh 的位置写入 1-256Byte；页必须对齐，跨页会回绕。数据输入结束才启动 self-timed t_{PP} ，BUSY 恢复 0 为可接受后续操作的终点。p.39 的 4-KiB erase 同样以 BUSY 结束；p.66 给出页编程 typ0.4/max3ms、sector 擦除 typ45/max400ms。这些完整块已经包含内部高压程序、必要 verify 和恢复，不再叠加裸脉冲或无依据重试。

本地 128-bit 接口装 256Byte 需 16 拍，命令 / 完成两拍；erase 各付两控制拍。页引擎内部实际 cell 并行度未公开，保留完整 native page 服务，不由 128-bit 接口推成 128cell 写并行。四个 sector 均专属该矩阵，无额外无关数据需要保护；任意旧值到新值的持续覆写包括全部 4 次 erase 和 64 次 program：

$$T_R = 64(t_{PP} + 18T_D) + 4(t_{SE} + 2T_D).$$

典型为 $25.6 + 180 + 0.0058 = 205.6058$ ms。有效 payload 为 16384Byte， $\tau = 0.07969$ MB/s；erase 约占 87.5%，因此数字接口变快对更新能力影响很小。无周期 refresh 或破坏性 restore；维护前和局部长期待有效能力相同，寿命另列。

情景	Δ_S (μ s)	Δ_R (ms)	ρ (MB/s)	τ (MB/s)	RI*
乐观	3.780	205.602320	33.86	0.07969	424.9
典型	5.290	205.605800	24.2	0.07969	303.6
悲观	7.060	1792.011600	18.13	0.009143	1983

表 1: 同一 binary 本地感测 + 数字归约映射的三组条件配对预算。MB/s 为十进制。每行 $B_S = 128$ Byte、 $B_R = 16384$ Byte；显示位数仅供复算。

乐观与典型采用原文 typ 写预算，悲观采用 max 完整 program/erase；相应配对读 100/120/130ns 和共同数字拍 2/5/10ns。三者固定同一阵列、SA、保持和 page 资源。原文未提供比 typ 更快的完整写预算，故乐观写吞吐仅因控制开销略高；主范围由完整 erase/program 条件展开，并非刻意扩大绘图圆。

对一次完整装载后求值 U 个向量， $Q_R = 16384$ Byte、 $Q_S = 128U$ Byte， $RI = U/128$ 。典型有

$$RI^* = \frac{128}{16384} \frac{205605800}{5290} = 303.65, \quad U^* = \frac{T_R}{\Delta_S} = 38866.88 = 128RI^*.$$

等效每页成本 $T_R/64 = 3212590.625$ ns 为持续覆写的平均，不是一笔预擦页 program 的延迟。Table II 使用匹配整个矩阵的 T_R 与向量服务间隔；输出规模、输入共享或更新域改变时需重新映射，不能无条件沿用此 U^* 。

4 组织对照、解释与证据入口

如果实现限制使每个 512-Byte 读分片必须独占 4-KiB sector，则仍有 4096SA、4096-bit 保持和 64 有效页，但物理分配变 128KiB，完整重写需 32 次 erase。未使用位置不增加逻辑 payload。

组织	分配容量	擦除数	Δ_R (ms)	τ (MB/s)	RI*
主布局	16 KiB	4	205.605800	0.07969	303.6
独占 sector	128 KiB	32	1465.606080	0.01118	2164

表 2: 保持 32 个读分片、4096 SA 和参考读时间，只改变读分片与擦除域的归属。两行 ρ 相同，物理容量不要求相等。

典型同读侧下，更新能力变为 0.01118MB/s、 $RI^* = 2164.47$ ；约 7.13 倍差异来自擦除域利用率。主布局能否让八个独立读片共用 sector 高压域，是决定此差异的物理判断；不能从读端口数自动推断擦除域数。该组织变化独立列出，不混入固定配置三情景。

固定典型更新和数字拍，只将移植读预算改变为 96/144ns， $\rho = 28.31/21.13$ MB/s， $RI^* = 355.22/265.15$ 。此项仅检查读周期工程桥接，主三情景仍保留完整写侧的 typ/max 证据。该配置的位置主要由物理随机读、跨位复用后的数字工作和持续 sector 擦除支配；不能用预擦除有限 burst 删除 erase。

4.1 原文定位与条件保留

以下页码均为本地 PDF 页序，从 1 开始。资料保存在 literature/03_nor_2d/，源标识及 SHA-256 与本地 source_manifest.json 一致。

1. NOR-01, Infineon, *128 Mb / 256 Mb / 512 Mb / 1 Gb GL-S MIRRORBIT Flash, Parallel, 3.0 V, Military*, 002-18741 Rev. *E, 2024-09-04. p. 22 给出内部算法及 1→0 编程/擦除恢复为 1 的语义；p. 45 Table 16 给出带条件的完整更新；pp. 85–87 给出随机与页读时序。65 nm MirrorBit 的物理单元组织并未用于本章一 bit 一数字判决的 cell 面积换算。
2. NOR-02, Winbond, *W25Q128JV: 3V 128M-BIT Serial Flash Memory with Dual/Quad SPI*, Revision G, 2019-04-08. p. 5 给出 256-Byte 页、16 页/4 KiB sector 和耐久/保持特性；p. 14 是 BUSY 定义；pp. 37–39 是 program/erase 起止；pp. 65–66 是接口与内部时序。p. 66 的注 5 仅为带该注号条目的表征说明，不自动扩展为所有 program/erase 数字的实测条件。
3. NOR-04, X. Guo 等, *Fast, Energy-Efficient, Robust, and Reproducible Mixed-Signal Neuromorphic Classifier Based on Embedded NOR Flash Memory Technology*, IEDM, 2017. pp. 1–2 的设计、导入精度和测试条件，p. 3 Figs. 1/2/6 的机制和结构，p. 4 Figs. 9/14 的导入统计与动态响应；55 nm 后续结果属于预测，未用作本章实测时间。
4. NOR-05, F. Merrih Bayat 等, *Model-Based High-Precision Tuning of NOR Flash Memory Cells for Analog Computing Applications*, DRC, 2016. p. 1 是算法和 100-cell 实验；p. 2 Fig. 2 为调谐流程、Fig. 3 为脉冲表征、Figs. 5/6 为精度与脉冲数。与 NOR-04 同团队/技术线。

4.2 复算和外部审阅

输入、证据、原生维度和资源保存在 data/inputs.json；结果顶层 native_configuration 和每情景 mapping_interface 分别保存组织与完整装载接口。脚本 scripts/check_nor.py 使用共享原生 block / full-load API，检查全部 16384Byte 地址、64 页 / 4sector、完整阶段、保持捕获、单位及 U^* ；默认只读，--emit 显式更新结果和表格。

外部审阅重点为 128-SA 分片的判决与负载、32 片并行读隔离、八片共 sector 的高压 erase / page 抑制，以及重构后完整商品时序的可迁移性。NOR-02 每 sector 至少 10^5 次 program/erase 和超过 20 年保持是原产品规格；每次完整覆写消耗活动 sector 的一次擦除寿命，不将耐久折入瞬时 τ 。内部检查不替代这些器件 / 电路判断。