

3D NAND 局部 CIM 服务估算

原生组织、完整服务与两表映射

统一结果卡

原生逻辑配置	W[N,K]=480×4608; INT8 输入与权重; 有效 resident=2211840 Byte。
更新组织	整矩阵持续替换; 64 次 block 擦除、6144 次 page 编程; 包含参考状态、校准和元数据。
主要资源	ADC=64; 数字输出通道 =16; 更新域 =1; 页缓冲/bit=13824

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	17	1.2	14
典型	14	1.2	12
悲观	11	0.56	20

典型完整求值: $B_S = 4608$ Byte, $\Delta_S = 3.4 \times 10^5$ ns。完整 resident 装载: $B_R = 2211840$ Byte, $T_R = 1.9 \times 10^9$ ns; $U^* = 5.6 \times 10^3$ 个向量。

接口: $U^* = T_R / \Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

原始能力与长期有效能力在所声明服务窗口内相同; 必要局部恢复、终验或擦除已纳入完整服务。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB= 10^6 Byte; 16 KiB 辅助换算仅为平均成本。

1 3D NAND: 原生页块组织与电流求和服务

本节采用一个 64-block 原生 subarray, 建立 $W[480, 4608]$ 的 INT8 矩阵。有效 resident 为 2,211,840 Byte; 每个完整向量输入 4608 Byte。计算保留 SLC 二态存储、BL 输入和 SL 电流求和, 采用两位输入与两位权重的空间编码。四个 1152 项分组使固定前端在全密度输入下仍有电流余量。典型结果为 $\rho \approx 13.5$ MB/s、 $\tau \approx 1.16$ MB/s、 $RI^* \approx 11.7$; 这些能力对应本原生配置及完整矩阵持续替换。

1.1 对象、逻辑映射与实际资源

NAND-05 在 16-layer、64 Gb SGVC SLC 芯片上测得 ON 电流均值约 2 nA、标准差约 0.3 nA, OFF 电流低于 0.5 pA。测量偏置是选中 $V_G = 1$ V、 $V_{BL} = 0.2$ V、未选中 $V_{pass} = 4.5$ V; ON 态位于饱和平台。NAND-04 将相关器件特性用于 32-WL 阵列及 32 nm 外围模型。两者分别是器件测量和结构模型, 不作为两次独立硅验证。本参考沿用该偏置及电流, 不提高 cell 电流来换取速度。[1, 2]

原生结构为每块 $13824 BL \times 32 WL \times 3 SSL$, 64 块构成一个 subarray, BL 长度 144 μm 。每个 WL/SSL 物理页为 13824 bit, 即 1728 Byte。四块分别存储 INT8 权重的四个两位 digit, 因此 64 块同时给出 16 个输出。每块保留 30 个数据 WL 和 2 个参考 WL, 逻辑输出 j 的选通为

$$WL = \lfloor j/16 \rfloor, \quad \text{block} = 16b + (j \bmod 16), \quad b = 0, 1, 2, 3.$$

同一 WL 上的 4608 个独立权重项各占三条 BL, 输入 digit 的 LSB 控制一条, MSB 控制另外两条。权重 digit 则在一个 SSL 存 LSB、另两个 SSL 存 MSB。九个二态 cell 的电流组合形成一个两位乘法。四个 digit 合起来, 每个 INT8 权重占 36 个 cell; 这些复制是编码成本, 不是额外有效权重。完整数据区为 79,626,240 个 cell, 参考区为 5,308,416 个 cell, 合计 84,934,656 bit (10,616,832 Byte)。数据区占物理容量的 93.75%, 其 4.5 倍编码开销仍完整保留。[1]

BL 组可以分别禁止输入; 输出沿 WL 分时选取, 不依赖将不同 kernel 在同一 SL 上未经分离地同时求和。因此所有有效权重既能存入, 也有明确的求值路径。保持一份 36,864-bit 输入寄存器和 480 个 30-bit 中间累加器和 480 个 29-bit 最终输出寄存器; 64 个 SL 电流前端各连接一个 ADC, 16 条数字输出通道重构。NAND 原生页缓冲为 13,824 bit, 外部编码写口为 128 bit, 一个原生更新域逐页 program 及逐块 erase。页缓冲的逐 BL 禁止与内部 verify 是 NAND 页操作资源, 不由 128-bit 数据口推导物理并行数。

1.2 两位编码、符号与数字状态生命周期

为直接使用原两位非负空间编码, 将补码输入和权重变换成 $x' = x + 128$ 、 $w' = w + 128$, 即翻转最高 bit。四个 base-4 digit 的电流部分和先按位权合并为 $z_j = \sum_k x'_k w'_{jk}$, 再计算

$$y_j = z_j - 128 \sum_k x'_k - 128 \sum_k w'_{jk} + 16384K. \quad (1)$$

这是一条精确代数恒等式; 实际电流及 ADC 仍产生近似误差, 数字校正不能恢复已损失的量化精度。脚本独立遍历全部 65,536 个 INT8 标量乘法对, 检查三份 BL、三份 SSL 及四个 digit 的符号重构。

每个输出的 $\sum_k w'_{jk}$ 用 21 bit 存储, 共 10,080 bit。完整装载时, 128-bit popcount/累加通道只读取每个权重 bit 的规范副本; 其他输入复制和 MSB 复制不重复计数。元数据生成占

$$480 \times 8 \times \lceil 4608/128 \rceil = 138240$$

个数字拍, 保守地与页装入时间相加。开始擦除前撤销全矩阵有效标志, 同一 metadata bank 清零后重建; 页程序、校准和 metadata 全部完成才原子发布。失败保持无效, 不允许旧 metadata 配新

权重，也不在更新过程中并发求值。这里没有全矩阵数字权重 shadow。

每向量的 $\sum_k x'_k$ 由 16 路输入归约计算，288 拍；每 16 个输出用两拍完成式 1 的最终校正，共 60 拍。输入只在本地整向量寄存边界计一次 4608 Byte，位展开、复制和跨输出组复用不再增加 payload。各行组部分和留在相应 30-bit 有符号中间累加器，直至完整输出提交。偏置码的最大 $z_j = 4608 \times 255^2 = 299635200$ 超过 29-bit 有符号正范围，因此 16 条最终校正通道也采用 30 bit；最终 INT8 点积保留 29-bit 容器。中间累加共 14,400 bit，最终输出共 13,920 bit。

1.3 原生 SL 读出、动态范围与完整求值

NAND-04 Table 1 给出 WL 建立 303 ns、BL 建立 12 ns 和 SL 建立 530–750 ns；SL 原生寄生约 16 pF。它描述 SL 电流形成与 SAR 转换，不要求另加一个 16 pF 反馈积分电容。NAND-05 讨论约 1 μ s 的多 bit 电流感测设计，以及 VGG7 约 7 μ A 平均、25 μ A 最大电流；这些是设计/应用量级，不是已流片完整 CIM 的时序保证。[1, 2]

本参考采用 64 路固定 0–25 μ A 量程的电流前端。每次只打开 1152 个逻辑输入对应的 BL，其他输入组禁止；四组覆盖全部 4608 项。每个两位 digit 对的名义全密度电流为

$$I_{\max} = 1152 \times 3 \times 3 \times 2 \text{ nA} = 20.736 \mu\text{A}.$$

量程余量约 20.6%，64 路总名义信号电流约 1.33 mA。一次打开全部 4608 项会得到 82.944 μ A，超出这一固定前端，故不作为有效情景。分组不减少存储容量或写入字节，但完整求值次数增加四倍。25 μ A 是据源文电流范围选择的前端额定；原生 16 pF 负载、零码建立、选通及偏置下的稳定性仍是该预算的实现条件。

采用名义 10-bit、有效约 8-bit 的公共 ADC 时隙，保留 NAND-04/05 的近似量化语义。一个分组最多产生 10368 个单位电流之和，精确整数计数需 14 bit；8 有效 bit 只给归一化近似部分和。按 0–25 μ A 量程，约 98 nA 的有效码距相当于 49 个名义 cell 计数。offset 编码的公共分量被数字相减后，较小的最终结果可能更敏感，故不迁移原 VGG 准确率为本 INT8 任务的误差保证。

三情景 SL 建立取 530/640/750 ns；典型 640 ns 是文献模型区间内的工程服务选择。BL 的 12 ns 已包括相应输入形成，不再叠加公共 T_I 。SL 电流读出保持原偏置，ADC 采样/复位计在完整 T_A 中；没有独立反馈积分和额外积分器复位。原文 530–750 ns 并非本分组前端的直接实测，采用它的条件是前端在所列负载和量程下完成稳定及采样。三情景资源、额定量程和分组固定。

四个输入 digit、四个行组和 30 个输出 WL 组给出

$$N_E = N_C = 4 \times 4 \times 30 = 480, \quad N_{\text{scalar}} = 480 \times 64 = 30720.$$

每轮 64 路仿射校正占一拍，16 条输出通道完成四个权重 digit 合并及输入/行组累加另占两拍。WL 在一组全部 16 轮计算期间保持；完整顺序服务为

$$\Delta_S = 30t_{WL} + 480(t_{BL} + t_{SL} + T_A + 3T_D) + (288 + 60 + 2)T_D. \quad (2)$$

最后两拍是输入捕获和结果提交。典型 $\Delta_S = 340.6 \mu\text{s}$ ，输出完成、符号处理及寄存生命周期均在边界内；这里不借跨向量流水收益。

1.4 完整 SLC 更新、参考页和有限校准

NAND-06 为同厂 MX30LF1G18AC SLC 产品数据手册，Table 14 给完整页 program 典型/最大 300/600 μs 、块 erase 典型/最大 1/3.5 ms，状态位指示操作完成及成功。该产品不是 SGVC 测试芯片，故这些是模式相容的跨实现完整 P/E 时间锚点，不迁移其工艺保证、ECC 或容量。页大小不用于缩放时间。乐观和典型共享 300 μs /1 ms，悲观采用 600 μs /3.5 ms 预算身份，不虚构更快 program 点。[3]

完整 program 覆盖泵和高压驱动建立、全部 program/verify 循环及恢复到 ready; erase 也包含完整擦除与终验。NAND-02 的 verify 及泵控制结构支持这些阶段必须保留; 不重复叠加已覆盖的 verify, 也不采用 SLC burst 省略泵切换的折扣。页装入按实际 1728 Byte 编码进行, 一页 108 个数据拍加两个控制拍。[4]

每块 30 个数据 WL 使用 90 个物理页, 2 个参考 WL 使用 6 个物理页。一个完整 subarray 需要 5760 个数据页、384 个参考页和 64 次块擦。参考页及 MSB/输入复制的物理 program 完整计时。每个 digit 块的数据 payload 分配仅用于成本归属; 必须跨四个 digit 块完整装载后才有 INT8 状态可发布。

参考 WL 存零/满码。四个行组分别执行零、满、半输入三次参考读, 共 12 轮; 按先读零参考全部组、再读满参考及半输入的顺序只需两次 WL 建立。每个 SL 及行组存一对 24-bit 增益/偏移系数, 共 256 对、12,288 bit。16 条校准计算通道分 16 批, 每批 24 步定点除法、四拍差值/保存/复测, 另两拍控制, 共 450 拍。全部校准为

$$C = 2t_{WL} + 12(t_{BL} + t_{SL} + T_A) + 450T_D.$$

半输入残差允许四个 ADC 码并检查饱和, 这是有限校准规则, 不是任意向量的误差上限。页或块未在对应服务预算内通过二态终验、或校准失败, 均不计成功 payload, 不含无限重试。

情景	SL 建立 (ns)	完整页 program(μ s)	完整块 erase(ms)
乐观	530	300	1
典型	640	300	1
悲观	750	600	3.5

表 1: SL 是模型桥接预算; program/erase 是同厂异实现 SLC 完整操作锚点。短、典型共享典型 P/E, 长端使用源表最大预算身份。

持续完整替换时间和逻辑 payload 为

$$\begin{aligned} T_R &= 6144(P + 110T_D) + 64E + 138240T_D + C, \\ B_R &= 4608 \times 480 = 2211840 \text{ Byte}. \end{aligned} \quad (3)$$

典型 $C = 10.92 \mu\text{s}$ 、 $T_R = 1.91128132 \text{ s}$ 。约 96.4% 装载时间是页 program, 约 3.35% 是块 erase; 真实页利用及所选 SLC 完整预算决定更新量级。任意小块覆盖写若需保留同块其他数据, 应重新计读出与回写, 不使用本整矩阵装载时间冒充小请求延迟。

完整操作	次数	有效逻辑 payload
数据页 program	5760	2,211,840 Byte (全矩阵)
参考页 program	384	0
块 erase	64	0
输入向量求值	480 轮	4608 Byte
校准参考读	12 轮	0

表 2: 编码复制和参考页占用物理资源, 逻辑字节仅在完整状态就绪后提交。

1.5 能力、复用门槛与有限情景

对同一完整矩阵及完整向量边界,

$$\rho = 4608/\Delta_S, \quad \tau = 2211840/T_R, \quad U^* = T_R/\Delta_S = 480RI^*.$$

这是与 Table II 入口计数的连接。扩展为其他矩阵时，WL/BL 选通、输入共享与更新域仍须重新映射。平均每 16 KiB 更新成本只等于 $T_R \times 16384/2211840$ ，不表示一次真实 16 KiB 请求。

情景	$\Delta_S(\mu s)$	$T_R(s)$	$\rho(MB/s)$	$\tau(MB/s)$	RI*	U^*
乐观	277.63	1.9088	16.6	1.16	14.3	6.88e+03
典型	340.60	1.9113	13.5	1.16	11.7	5.61e+03
悲观	416.75	3.9186	11.1	0.564	19.6	9.4e+03

表 3: 原生 $K = 4608, N = 480$ 的固定配置成对结果。MB 为十进制；装载是完整矩阵持续替换。

读侧主要由 480 轮 SL 建立决定；它反映固定量程下的行组划分、30 个输出 WL 组及四个输入 digit。写侧主要由 6144 次完整 SLC program 决定，参考页及必要复制仍占物理容量和服务时间。因此不同原生尺寸的点不能解释为等面积、等 MAC 量的器件排名。三情景是相容完整操作的有限估计，不是概率区间。

更新方式	$T_R(s)$	$\tau(MB/s)$	RI*
持续完整替换	1.9113	1.16	11.7
预擦除有限一代	1.7319	1.28	10.6

表 4: 预擦除对照仅覆盖一个有限窗口，参考页预先存在；仍支付 metadata 和重新校准，不用于主表持续能力。

NAND 不需要动态存储式周期 refresh。原始和有效瞬时能力相同；耐久、read-disturb 及较长部署窗口是否需重校准作为使用条件另列。仍需外部审阅的关键判断集中在：所选电流前端的量程/建立条件、SGVC 完整 SLC 写擦时间的跨实现桥接，以及 offset 编码下近似量化误差与目标计算精度的关系。

参考文献

- [1] NAND-04: W. Shim and S. Yu, “System-Technology Codesign of 3-D NAND Flash-Based Compute-in-Memory Inference Engine,” IEEE JXCDC, 7(1), 61–69, 2021. DOI: 10.1109/JX-CDC.2021.3093772.
- [2] NAND-05: H.-T. Lue et al., “Optimal Design Methods to Transform 3D NAND Flash into a High-Density, High-Bandwidth and Low-Power Nonvolatile Computing in Memory Accelerator for DNN,” IEDM, 38.1.1–38.1.4, 2019. DOI: 10.1109/IEDM19573.2019.8993652.
- [3] NAND-06: Macronix International Co., Ltd., “MX30LF1G18AC: 3V, 1Gb NAND Flash Memory,” PM2133, Rev.1.2, May 27, 2016, pp.5,25,31,43,58.
- [4] NAND-02: J. M. Thimmaiah et al., “A 2Tb 4b/Cell 6-Plane 3D-Flash Memory with 37.6Gb/mm² Bit Density and >85MB/s Write Throughput,” ISSCC, 15.1, 2026.

参数证据与定位

ID	原始证据	原值与定位	采用与边界
E01	NAND-04	pp.2-3; 13824 BL、32 WL、3 SSL; 64 块/subarray	四个两位权重块并行, 30 数据 WL 和 2 参考 WL; K=4608, N=480。
E02	NAND-05	pp.1-3, Fig.6; 16 层 SGVC; 2 nA 均值、0.3 nA 标准差	保留 1 V 选中栅压、0.2 V BL、4.5 V pass; 不提高器件电流。
E03	NAND-04	p.3 Table 1; WL303 ns、BL12 ns、SL530-750 ns; 原生 SL 约 16 pF	选 530/640/750 ns 为 SL 建立预算; 640 是工程内点; 没有新增反馈积分电容。
E04	NAND-05	pp.1-2; 多 bit 读出约 1 微秒设计量级; 应用最大电流 25 微安	固定前端量程 25 微安; 1152 项分组最大 20.736 微安; 建立及零码响应需满足前端条件。
E05	NAND-04/05	04 p.3; 05 p.2; 7 位 SAR 及 7-8 位 SA 量化讨论	约 8 有效位为近似部分和; 30 位有符号中间通道、29 位最终容器; 不声称精确 14 位计数。
E06	NAND-06	pp.5、25、31、43、58; SLC 页 program300/600 微秒, 块 erase1/3.5 毫秒	同厂异实现完整操作锚点; 短/典型共用典型 P/E, 长端取源最大预算身份; 不按页尺寸缩放。
E07	NAND-05	p.2 与 Fig.12; 一或两个已知码 WL、除法器与推理校正	四行组各三次读、256 对系数、16 条校准通道; 参考页及校准完整计时。
E08	映射与公共方法	偏置码代数恒等式; INT8 全值域检查	metadata 是 480 个 21 位权重和; 装载及每向量归约、30 位最终校正均计资源与时间。
E09	NAND-02	pp.1-3, Figs.15.1.2/5; verify 与泵控制	完整 program 包含验证及恢复; 不重复加 verify, 不取 burst 泵切换折扣。