

MRAM

互补状态数字求值与完整写验

以互补 MTJ 的 bitcell 数字 CIM 为代表路径，结合 28 nm 读写电路证据，估算同一局部状态的两路服务能力。结果是有资源与成功写验条件的工程预算，非同一芯片的两路实测。

统一结果卡

原生逻辑配置	$W[N,K]=32 \times 256$; INT8 输入与权重; 有效 resident=8192 Byte。
更新组织	每个互补 bit 对的对齐输出组 8 Byte; 1024 个完整事务覆盖矩阵。
主要资源	ADC=0; 感测节点 =4096; 读码保持/bit=4096; 数字输出通道 =16; 写驱动 =128; 更新域 =1

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	7.5×10^2	1.3×10^2	5.6
典型	3.2×10^2	76	4.1
悲观	1.6×10^2	53	3

典型完整求值: $B_S = 256$ Byte, $\Delta_S = 8.1 \times 10^2$ ns。完整 resident 装载: $B_R = 8192$ Byte, $T_R = 1.1 \times 10^5$ ns; $U^* = 1.3 \times 10^2$ 个向量。

接口: $U^* = T_R / \Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

原始能力与长期有效能力在所声明服务窗口内相同; 必要局部恢复、终验或擦除已纳入完整服务。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB= 10^6 Byte; 16 KiB 辅助换算仅为平均成本。

1 互补存储机制与原生逻辑矩阵

采用 MRAM-06 的 2T2MTJ 互补存储和 IBMD 本地数字化机制：每个权重 bit 的两个 MTJ 保存 W 与 $\overline{W}$ ，P 低阻表示 0，AP 高阻表示 1。原 40nm 宏的每个 IBMD 含局部 latch，其输出是 $OUT = IN \wedge W$ 。本文保留该器件 / bitcell 机制，以共同 28nm 数字外围资源组织有限读码保持与归约；原 540MHz@1.2V、最佳能效 @0.65V 和不同电压的读错误结果分别保留。

MRAM-06 p.5 给出 64 个 bank，每 bank 有 256 行、4 个权重 bit 列。两个 bank 合并形成一个 INT8 输出，因此本例原生逻辑矩阵为

$$W[N, K], \quad K = 256, \quad N = 32, \quad b_S = b_R = 1 \text{ Byte.}$$

每向量输入 $B_S = 256 \text{ Byte}$ ，有效容量 $KN = 8192 \text{ Byte}$ 。物理容量与地址为

$$64 \times 256 \times 4 = 65536 \text{ 互补 bitcell}, \quad 2 \times 65536 = 131072 \text{ MTJ,}$$

$$W_{o,i}[b] \mapsto (\text{bank} = 2o + \lfloor b/4 \rfloor, \text{row} = i, \text{column} = b \bmod 4).$$

物理 MTJ 状态共 16384Byte，但互补编码不使逻辑 payload 翻倍。没有增强信号的权重复制。INT8 输出所需容器为 $16 + \lceil \log_2 256 \rceil = 24 \text{ bit}$ ，交付 32 个结果。

采用原生 bank 容量不等于直接采用原宏全部外围。原宏为 256 项全并行归约；本参考每轮只活动 32 项、16 个输出，数字精度保持，活动位宽和外围资源按共同政策声明。选择八个行组和两个输出组，每 tile 为 $32 \times 16 \times 8 = 4096$ 个 IBMD 节点。原 bank 的 4 列是四个权重位，不能被误认为能从一个列端口独立读出 32 行权重。原 256 项归约树不作为同时工作的服务资源；本参考以 16 条 32 项归约替代其服务通路，若保留原树则旁路隔离，不计其额外吞吐。

1.1 证据的分工

MRAM-06 提供原生结构、局部数字化、先双 P 后单 AP 的写入和逐 row 读验机制。MRAM-03 为 28nm 1T1MTJ 存储宏，支持完整 20/30ns 写 access 及读时序量级；MRAM-04 为 28nm 2T2MTJ 差分存储读，补充 1.3ns 的读量级。MRAM-01 是电阻串联求和 / TDC 机制，其 11.1MHz 与左右顺序写不进入主结果。共同数字预算不将这些来源拼成同芯片实测读写宏。

2 读码保持的实际通路与服务

2.1 从输入触发的逻辑值到有限权重寄存

IBMD 原有 latch 随 IN 变化：IN 为 0 时输出被拉低，即使 W 为 1 也不能把此输出当作已缓存 W。原文 p.5 的 read mode 令 IN 由 0 变 1，此时每个本地 OUT 等于 W；原宏再经 bank 加法树读出选中行结果。这里明确增加**加法树之前的 4096 路 OUT 抽头、tile 选择和隔离**，从 65536 个本地节点中选择一份 4096bit tile。八行组 × 两输出组对应每捕获通道 16 选 1，不能通过读取 bank 求和值重建独立权重。

以 IN 固定为 1 感测所选节点，完成一次物理读后，用一 T_D 捕获到新增 4096-bit 单 bank 权重寄存器。随后将阵列输出隔离，由 **4096 个独立数字 AND** 把保持的 W 与真实输入位相乘，接 16 条 32 项归约 / 累加通道。AND 和归约共同使用每轮一 T_D 的数字功能预算；这需要相应逻辑和布线，不声称原 IBMD 已经免费提供该数字复用路径。

当前 tile 全部八个输入位用完后才替换。16 个 24-bit 部分和寄存器跨行组保持；输入寄存 2048bit、完整输出寄存 768bit。原有 65536 个 IBMD latch 属于 bitcell 机制，不作为输入无关的全矩阵 shadow 使用。更新和终验占用阵列选择时，streaming 停止；没有读写同时到峰值的假定。

2.2 物理读槽、位宽和完整计数

选择 $t_m = 3/5/10$ ns：MRAM-04 的 1.3ns 宏级读使用 0.3V 位线偏置；MRAM-03 的 2.8ns 读对应 1.2V、25°C 及有限错误条件。它们为本地读提供量级，不直接保证 4096 活动节点与新抽头的时序。 t_m 覆盖物理读初始化 / 预充、差分判决和选通布线；新增权重捕获和隔离交接另付一拍。下一 tile 感测之前的预充在其读槽内完成。

八个行组、两个输出组构成 16 个 tile；每 tile 八输入位，故

$$N_{rd} = N_{cap} = 16, \quad N_D = 16 \times 8 = 128,$$

$$\Delta_S = 16t_m + 16T_D + 128T_D + 2T_D.$$

末两拍为输入接收和完整输出提交。典型 $t_m = T_D = 5$ ns，得 $80 + 80 + 640 + 10 = 810$ ns， $\rho = 316.05$ MB/s。数字 AND / 归约约占 79%，物理读只有约 10%。输入 payload 较大、输出维度较小以及位复用共同决定该点，不能解释为 MTJ 材料读速同比提高。

原生 256 项累加使用 24-bit 容器；32 项局部结果保留符号并继续跨八组累加。无 ADC、TDC 或量化截断。服务顺序执行， Δ_S 为完整向量间隔；快速 bitcell 延迟本身不会消除多输入位和有限数字通道的占用。

3 完整两相写入、供流与绝对状态验证

3.1 一个更新组的真实资源

一次对齐更新为一个输入行的八个 INT8 权重，即 64 互补对、128MTJ， $B_R = 8$ Byte。目标逻辑 64bit 在本地展开 128 个 P/AP 目标 bit，经 128-bit 接口一拍装入 128-bit 目标寄存器。所选 16 个 bank 各含四个权重 bit 列，配置 bank / row 写使能和未选 SL 高阻隔离，不能影响同一原生矩阵其余权重。

MRAM-06 p.2、Fig.2b/d 及 SI p.4 明确先将两个 MTJ 都置 P，再将每对的一侧置 AP：第一相 SL 接写电压、BL/BLB 接 0；第二相 SL 接 0，目标 BL 或 BLB 接写电压。本文每组第一相有 128 条活动路径，第二相 64 条，共 192 个物理状态命令；不是左侧一次、右侧一次，也不是 Flash 块擦除。

SI 中 256 对的 $512I_W/256I_W$ 关系按实际支路缩放为本例 $128I_W/64I_W$ 。固定安装 128 条方向可选写驱动，每条额定 $200\mu A$ ，合计 SL 供流能力 25.6mA；第二相 64 条活动时相应 12.8mA。MRAM-06 p.14 Extended Data Fig.1(b) 的实测准静态 I-V 在所示约 $\pm 0.6V$ 范围内达到约 $180\mu A$ 量级，支持该有限驱动规模。 $200\mu A$ 是本地参考能力条件，不是 20/30ns 脉冲电流实测或写成功界；实际脉冲偏置、负载与选择必须在此额度内成立。三情景不改变驱动数量或额定能力。

3.2 两支路终验不能由差分结果替代

单个差分逻辑输出可能漏掉 P/P、AP/AP 非法状态。配置 64 条单端 P/AP 感测通道及参考、左右支路隔离、128-bit 状态寄存器和 64 个比较器。分别读取左侧 64MTJ 和右侧 64MTJ；每批完整低偏置读 t_m 之后，显式用一 T_D 捕获，再用一 T_D 比较。两个支路均匹配目标、每对一 P — AP 后，才完成 8Byte payload。

这些验证通道和状态寄存器独立列账，不能从原 IBMD 差分 latch 免费获得。读槽含验证模式的初始化、选通及感测；捕获和比较分别收费。目标寄存跨有限重试保持，状态寄存逐批更新。原文有错误 row 重写流程，但未给完整写验周期或固定重试次数。

3.3 完整服务账本

$t_W = 20/30/30$ ns 为单方向完整写槽，以 MRAM-03 的写 access 量级为依据，包含该相初始化、驱动、切换 / 自终止及恢复；不重复叠裸脉冲。两相之间另用一 T_D 切换，事务前端 / 完成共两拍。因此

$$C = 2t_W + T_D + 2(t_m + T_D + T_D), \quad \Delta_R = 2T_D + C = 2t_W + 2t_m + 7T_D.$$

典型为 $10 + 60 + 5 + 10 + 10 + 10 = 105$ ns。写两相 60ns、读回 10ns、捕获 10ns、比较 10ns、跨相 5ns 和控制 10ns 均只计一次。自终止支持节能，不意味着外部固定写槽可以直接换成平均 MTJ 翻转时间。

4 相容情景、完整装载与结果解释

情景	t_m/t_W (ns)	Δ_S (ns)	Δ_R (ns)	ρ (MB/s)	τ (MB/s)	RI*
乐观	3/20	340	60	752.941	133.333	5.6471
典型	5/30	810	105	316.049	76.190	4.1481
悲观	10/30	1620	150	158.025	53.333	2.9630
典型, 重写一次	5/30	810	200	316.049	40.000	7.9012

表 1: 条件配对情景, MB/s 为十进制: $B_S = 256$ Byte, $B_R = 8$ Byte。前三行为单轮完整写验通过的有限预算; 末行为恰好一次整组重写且随后成功的占用对照, 未纳入前三行情景范围。

主情景为一次完整两相和绝对终验被接受的有限服务预算; 无实测重试分布时不虚构平均成功率或最坏尾延迟。失败事务不产生有效 payload, 其时间保留。固定参考资源下另列恰好一次整组重写且第二次通过的占用: 目标数据已保持, $\Delta_R^{(2)} = 2T_D + 2C = 200$ ns, $\tau = 40$ MB/s、 $RI^* = 7.9012$, 未并入主三情景。

典型 $B_S = 256$ Byte、 $B_R = 8$ Byte, 得到

$$\rho = 316.05 \text{ MB/s}, \quad \tau = 76.19 \text{ MB/s}, \quad RI^* = \frac{256}{8} \frac{105}{810} = 4.1481.$$

主三情景固定原生 64bank、4096 活动读节点和抽头、4096-bit 保持、AND / 归约、写驱动和绝对验证资源。3/5/10ns 读、20/30/30ns 写槽与共同 2/5/10ns 数字拍为相容工程配对, 并非同芯片测得的统计快慢界。长情景写槽仍 30ns, 其他完整服务阶段变慢; 不凭空增加重试以扩大范围。

4.1 完整矩阵装载连接 Table II

原生矩阵为 8192Byte, $256 \times (32/8) = 1024$ 个对齐事务覆盖全部有效权重, 典型

$$T_R = 1024 \times 105 = 107520 \text{ ns}, \quad U^* = \frac{T_R}{\Delta_S} = 132.7407 = 32RI^*.$$

一次完整装载后 U 个向量的 $Q_S = 256U$ Byte、 $Q_R = 8192$ Byte、 $RI = U/32$ 。完整装载接口保留每组控制和两相验收, 不使用小事务的 Δ_R/Δ_S 替代 U^* 。16KiB 展示平均成本为 $107520 \times 16384/8192 = 215040$ ns, 是两倍原生容量的平均换算, 不是一笔原生请求的延迟, 也未据此同时缩放 ρ 与 τ 。

较大的 ρ 来自原生 $K = 256, N = 32$ 的入口 payload、输出工作量及有限保持; 更新能力仍由互补两相、完整终验和实际供流决定。不能将该配置与不同 N 的宏按同一计算工作量排名。扩展到算子时按输入共享、分时和更新域重新得到 T_R, Δ_S ; FFN 和 Attention 仍逐阶段连接 Table II。

5 维护、证据入口与可复算性

本地服务窗口内无周期刷新或破坏性读恢复，机器数据分别保存相同的维护前 / 后能力。MRAM-03 在其短低偏置读取条件下连续读超过 10^6 次未观察扰动，此为读扰动实验，不是写耐久。两相更新使物理 MTJ 承受不同的切换 / 半选历史，寿命、保持和读扰动另作可行性判断，不折入瞬时 τ 。

MRAM-05 persistent memory 模式允许直接改写 0/1，ERASE 用于命令兼容；其 xSPI 速率不能代表局部写并行。本文先双 P 后单 AP 属于所选互补机制，不推广为所有 MRAM 的必要步骤。原 1T1MTJ 写错误地板不当作该互补宏的精确 BER，也不进入重试次数公式。

5.1 原始证据定位

来源	本地 PDF 页序、条件与用途
MRAM-06	2025 <i>Nature Electronics</i> , 10.1038/s41928-025-01479-y . pp.2/4 Fig.2 互补 IBMD、AND 和两相；p.5 原生 64bank 与 read mode；p.9 逐 row 写验；p.14 Extended Data Fig.1 器件 I-V；SI p.4 两相电流支路。
MRAM-03	2019 <i>JSSC</i> , 10.1109/JSSC.2018.2872584 . pp.4-7 Figs.9/15/17/19/21 完整读写时序、自终止、温度电压及有限错误地板。
MRAM-04	2018 <i>ISSCC</i> , 10.1109/ISSCC.2018.8310394 . pp.1-2 Figs.30.3.2-6, 28nm 互补存储读、三阶段感测和 0.3V 读位线条件。
MRAM-01	2022 <i>Nature</i> , 10.1038/s41586-021-04196-6 . pp.6-8, 电阻求和、TDC 和左右顺序写；与主机机制分开。
MRAM-05	Everspin EMxxxLX/B/HR v3.7, 2026-07-23, pp.15/41-48；只支持更新语义，不提供本地时序。

表 2: 原值、采用值和物理桥接详见证据笔记；各源身份和偏置分别保留。

5.2 复算与外部判断

输入文件 `data/inputs.json` 保存原生组织、局部资源、驱动额定能力和完整阶段。原生配置字段分别存逻辑容量和物理 MTJ。情景映射字段 `mapping_interface` 由公共 API 给出完整 T_R 与 U^* 。`scripts/check_mram.py` 默认只读，`--emit` 更新未取整结果与表格；检查原生 bank 地址、活动节点抽头、单 tile 容量、两支路捕获 / 比较、独立分项算术和源哈希。

外部审阅重点为新 4096 路抽头 / 16 选 1 布线的读槽和负载，新增数字 AND 与 32 项归约时序，128 路写驱动和 25.6mA 局部 SL 供给，以及 64 路绝对验证在所选偏置下的判决裕量。这些条件需电路或硅测收敛；内部计算检查不等于用户验收。