

HfO₂ 系 FeRAM 的局部数字 CIM 服务估算

统一结果卡

原生逻辑配置	W[N,K]=128×128; INT8 输入与权重; 有效 resident=16384 Byte。
更新组织	每个完整局部物理行 16 Byte; 1024 个完整事务覆盖矩阵。
主要资源	ADC=0; 感测节点 =4096; 读码保持/bit=4096; 数字输出通道 =16; 写驱动 =128; 更新域 =1

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	69	3.1×10^2	0.22
典型	27	1.1×10^2	0.25
悲观	13	53	0.24

典型完整求值: $B_S = 128$ Byte, $\Delta_S = 4.8 \times 10^3$ ns。完整 resident 装载: $B_R = 16384$ Byte, $T_R = 1.5 \times 10^5$ ns; $U^* = 32$ 个向量。

接口: $U^* = T_R/\Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

原始能力与长期有效能力在所声明服务窗口内相同; 必要局部恢复、终验或擦除已纳入完整服务。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB=10⁶ Byte; 16 KiB 辅助换算仅为平均成本。

1 对象、原生组织与逻辑映射

本例采用 HZO 二元 1T1C 存储阵列与局部数字乘加。极化状态经感测放大器 (SA) 判为 bit, 再执行整数归约; 破坏性读取之后恢复全部激活行。所选参考配置为 $K = N = 128$ 的 INT8 矩阵, 输入 128 Byte、有效容量 16384 Byte, 输出 128 个 23-bit 整数容器。它由有实测依据的 HZO 存储机制构造, 所述数字 CIM 组织属于工程参考配置。

FERAM-03 的 64 kbit 阵列采用 TiN/HZO/TiN、11 nm HZO, 在 2.5 V、 $1\mu\text{m}^2$ 电容条件下给出二元存储证据。本文保留该存储电压与负载锚点, 28 nm、近 0.9 V 条件用于数字外围; 不以膜厚代替工艺节点, 也不按节点比例缩短极化时间。[1]

每权重使用八个独立二元 FeCAP。令输入位置 i 、输出位置 j 、权重 bit k , 则

$$\text{分片} = i \bmod 32, \quad \text{局部行} = 8\lfloor i/32 \rfloor + \lfloor j/16 \rfloor, \quad \text{列} = 8(j \bmod 16) + k.$$

32 片各有 32 条 128-bit 局部行, 共 131072 个数据 cell; 没有权重复制。该局部行长度提供足够短的独立感测、恢复及外部更新域。32 片不是 32 个独立矩阵, 而是同一矩阵的输入行分组。

资源	参考组织
读与恢复	每片 128 SA 及恢复 BL 驱动, 共 4096 路; 32 个局部 PL 域同时恢复 32 条完整行。每 SA 一条本地参考电容路径, 共 4096 条, 参考不计有效权重。
读码保持	单个 4096-bit 操作数寄存器, 已有捕获包含于读窗口; 固定组内跨八个输入 bit 只读复用, 完成后覆盖。
数字计算	16 输出通道, 每轮 32 项、权重八位并行, 输入逐 bit; 128 个独立 23-bit 累加器跨行组保存部分和。无 ADC。
本地接口	输入寄存 1024 bit, 结果寄存 2944 bit; 捕获与最终提交各一个公共数字拍。
外部更新	单个更新域、128-bit 编码接口、128 BL 目标驱动、一条所选局部 PL; 一笔更新 16 个完整 INT8 权重。

表 1: 原生局部资源账本。4096 路内部恢复与 128 路外部目标写入分别由本地读码和外部数据控制, 不能混同。

每次选一组 32 输入项、16 输出, 共 4096 bit, 全部感测并恢复 32 条完整行。四个输入行组、八个输出组共有 32 次物理读; 各组读码跨八个输入 bit 使用, 计算 256 轮。操作数写使能在计算期间关闭, 独立累加器接收结果; 下一组捕获不与当前组重叠。因此无需第二个操作数 bank, 也不能省去真实破坏读恢复。每向量读恢复覆盖 131072 个数据 cell 各一次。

2 原始证据与完整服务参数

FERAM-03 p.2 Figs.8–9 显示 BL 预充、与参考比较、SA 放大引起状态翻转, 以及 data writeback。p.1 正文和 Fig.11 在 2.5 V 给出 8 ns sense、14 ns write 的无失败测试点。8 ns 是感测窗口; 14 ns 原标为 write latency, 没有被分解为单独极性脉冲。Fig.11 扫描 1–50 ns; Figs.10、12 采用 100 ns 操作条件。[1]

令 t_s 为感测及 SA 锁存, t_p 为参考设计每极性保持, t_e 为专用建立与关闭合计。 t_e 包含 BL 预充/参考形成、WL/PL 偏置与边沿、已有读码捕获、SA 复位及返回可复用状态, 排除 t_s, t_p 。读侧一相破坏性恢复计为

$$t_{m,D} = t_s + t_p + t_e. \quad (1)$$

外部混合 0/1 行采用两相 PL 组织: 目标 0 列 BL 保持 0, 目标 1 列保持 V_W ; PL 先保持 V_W 再保持 0。 $V_{FE} = V_{PL} - V_{BL}$ 因而分别经历 $(+V_W, 0)$ 和 $(0, -V_W)$, 两种旧状态均能到达所需目标。两相各付 t_p , BL 码跨两相保持, 建立关闭只付一次; 这是所选参考波形, 不把 $2t_p$ 报为原文 14 ns 写测量。二元开环写不增加未报告的模拟 verify、重试或擦除。

时间 (ns)	短	参考	长	采用依据
t_s 感测/锁存	8	20	50	8 ns 实测锚点, 20/50 ns 为同一操作扫描内较长设计窗口。
t_p 每极性保持	14	50	100	14 ns 来自原 write 标签; 为所选两相混合行更新, 每相保留完整窗口。50/100 ns 由扫描和表征条件支持量级。
t_e 建立/关闭	20	40	80	前后各 10/20/40 ns 的工程预算; 包含独立偏置边沿、捕获与复位。
完整读	42	110	230	$t_s + t_p + t_e$, 含一次整行恢复。
完整物理写	48	140	280	$2t_p + t_e$, 外部接口另计。

表 2: 同一组织、同一安装资源额定能力的成对服务条件。原值与工程采用窗口分开。

恢复窗口的量级由其他 HZO 阵列交叉核查。FERAM-02 的 5 nm HZO 阵列在感测后写回、等待 t_{WR} 再预充关断; 20 ns 约覆盖 70% 极化响应, 约 65 ns 附近信号趋于饱和。FERAM-04 报告完整 $t_{RC} = 185$ ns, Data 0 恢复与预充重叠, $t_{RP} = 80$ ns 不能再作为独立纯边沿与一次完整恢复叠加。上述来源只支持完整阶段与量级, 不替代本例不同膜厚/电压的成对参数。[2, 3]

3 驱动负载、保持生命周期与条件

FERAM-03 Fig.12 为 130 nm 读裕量模型采用 $C_{BL} = 250$ fF, 40 nm 估算为 120 fF。本文保留 250 fF 和 2.5 V 作为声明的局部负载, 未按缩小后的节点取更快值。每条 BL 在 10/20/40 ns 边沿内充放电的电容电流为

$$I_{BL} = C_{BL}V_W/t_e^{\text{edge}} = 62.5/31.25/15.625 \mu\text{A}.$$

固定配置每条 BL 预留 80 μA 驱动资格, 三情景不更换驱动。128 条外部写 BL 的需求为 8/4/2 mA; 4096 条并行恢复 BL 为 256/128/64 mA。这些是相应边沿的电容负载需求, 额定驱动及供电分布需支持最快条件, 不能以典型 4 mA 作为总供给上限。

PL 还承担铁电翻转。原文 $2P_r > 40 \mu\text{C}/\text{cm}^2$ 是材料实测下界, 配 $1 \mu\text{m}^2$ 面积给出每 cell 翻转电荷大于 400 fC、每 128-cell PL 大于 51.2 pC。以每相 14/50/100 ns 计, 单 PL 极化电流下界为 3.66/1.024/0.512 mA; 32 PL 并行对应大于 117/32.8/16.4 mA。介电电荷和布线电容还需另计, 因此这些下界不能作为充分的 PL 额定值。BL 边沿与极化保持分阶段安排, 不将不同相位的峰值直接相加。完整 PL 负载及并行恢复供电尚需按该构造组织确认, 是主要电路资格条件。

SA 判决后, 4096-bit 操作数先捕获, 再完成恢复、关行与 SA 复位。该寄存器在八个计算拍期间保持, 参考为 40 ns, 随后可被下一组覆盖; 累加器维持到完整向量结束。其生命周期符合公共单 tile 政策; 新增存储为零, 捕获已在 t_e 中覆盖, 不重复收取 32 拍。整个过程按顺序服务, 不使用恢复与计算重叠或全矩阵 shadow。

4 服务推导、结果及物理解释

使用公共数字节拍 $T_D = 2/5/10$ ns 和显式逻辑形状,

$$\Delta_S = 32(t_s + t_p + t_e) + (256 + 2)T_D. \quad (2)$$

每笔完整更新一条 128-bit 局部行, 即 $B_R = 16$ Byte; 编码首拍与命令同拍, 准备/完成共 $2T_D$:

$$\Delta_R = 2T_D + t_e + 2t_p, \quad \rho = 128/\Delta_S, \quad \tau = 16/\Delta_R, \quad \text{RI}^* = 8\Delta_R/\Delta_S. \quad (3)$$

纳秒代入得到十进制 GB/s。32 片各 32 行, 共 1024 笔完整行事务覆盖矩阵一次, $T_R = 1024\Delta_R$ 。小于整行的局部更新若若要保留其余内容, 须加入相应读保留服务, 不能直接按字节缩短完整行时间。

情景	Δ_S (μ s)	Δ_R (ns)	ρ (MB/s)	τ (MB/s)	RI*
短	1.860	52	68.817	307.692	0.22366
参考	4.810	150	26.611	106.667	0.24948
长	9.940	300	12.877	53.333	0.24145

表 3: D0 同寄存器跨位复用的成对条件工程情景。 $B_S = 128$ Byte、 $B_R = 16$ Byte；整矩阵写为 1024 次局部行事务，短/参考/长为 53.248/153.600/307.200 μ s。

组织（参考时隙）	读/计算轮	Δ_S (μ s)	ρ (MB/s)	τ (MB/s)	RI*
D0 同寄存器八位复用	32/256	4.810	26.611	106.667	0.24948
逐输入 bit 重读对照	256/256	29.450	4.346	106.667	0.04075

表 4: 同一硬件的调度对照。已有 4096-bit 读码寄存器，无第二份权重锁存或额外捕获拍；每次真实破坏读均恢复整行。

t_p (ns)	Δ_S (μ s)	Δ_R (ns)	ρ (MB/s)	τ (MB/s)	RI*
14	3.658	78	34.992	205.128	0.17059
50	4.810	150	26.611	106.667	0.24948
100	6.410	250	19.969	64.000	0.31201

表 5: 独立保持窗口对照：固定 $T_D = 5$ ns、 $t_s = 20$ ns 和 $t_e = 40$ ns，只改变同一 t_p ，共同进入一次读恢复与两相外部写。不是额外不确定性区间。

典型 $\Delta_S = 32(20 + 50 + 40) + 258 \times 5 = 4810$ ns； $\Delta_R = 10 + 40 + 100 = 150$ ns。于是 $\rho \approx 27$ MB/s、 $\tau \approx 1.1 \times 10^2$ MB/s、 $RI^* \approx 0.25$ 。完整装载 $T_R = 153600$ ns，对应

$$U^* = T_R/\Delta_S = 128RI^* \approx 31.9 \text{ 个向量}.$$

这是与该矩阵装载和向量服务匹配的两表接口。N、输入共享或更新域改变时须重算，而不是直接沿用宏级阈值。

位置主要由两点决定。读码复用使每个 cell 每向量只承担一次破坏性恢复；典型恢复仍占 1600/4810 约 33%，建立关闭与数字计算各约 27%。写侧两极性保持占 100/150 约 67%，同时受到单外部更新域约束。两路共享 t_p 和数字节拍，使成对 RI^* 变化较小； ρ 和 τ 本身跨三个正常窗口约有 5–6 倍差异。固定其他参数的 t_p 对照保留主导窗口的独立影响。

同硬件逐输入 bit 重读的调度对照为 $256 \times 110 + 258 \times 5 = 29450$ ns，体现主动重复感测和恢复的成本；它不是 1T1C 必需调度。容量、资源与单次介质参数均不因该对照改变。

5 维护与适用范围

主状态存于剩余极化，活动服务窗口不额外设置周期刷新；每次真实破坏读的恢复已含于完整读服务，原始与长期有效能力在此维护假设下相同。FERAM-03 的 85 °C 保持实测为 100 min，10 年为投影；10¹¹ 耐久表述含频率外推。寿命属于可行性约束，不转换为瞬时 τ 。最坏高态 cell 每向量可承担一次读恢复极化循环，还需计外部更新。

FERAM-01 的 2T2C C2FeRAM 通过隔离 FeCAP 端、耦合电容调制读晶体管，提供另一种非破坏读机制；其中一个电容是普通耦合电容，浮置节点泄漏仍可能要求 restore。其离散电容实验与 fF 级模拟不构成本例 1T1C 阵列的周期或保持证据，故仅保留机制边界，不导入其数值。^[4]

本例的主要工程判断是两相保持窗口、独立 BL/PL 局部控制，以及 4096 路感测恢复的负载资格。结果以这些明确资源和状态判决条件成立为前提；输入、未取整结果、完整装载接口和原文定位保存在案例 JSON，公共方法统一执行维度、payload 与阶段计数。

参考文献

- [1] J. Okuno et al., “SoC compatible 1T1C FeRAM memory array based on ferroelectric Hf_{0.5}Zr_{0.5}O₂,” VLSI Technology, 2020. DOI: [10.1109/VLSITechnology18217.2020.9265063](https://doi.org/10.1109/VLSITechnology18217.2020.9265063). 本地 FERAM-03, 2 页。
- [2] M. Sung et al., “Low Voltage and High Speed 1Xnm 1T1C FE-RAM with Ultra-Thin 5nm HZO,” IEDM, 2021. DOI: [10.1109/IEDM19574.2021.9720545](https://doi.org/10.1109/IEDM19574.2021.9720545). 本地 FERAM-02, 4 页。
- [3] N. Ramaswamy et al., “NVDram: A 32Gb Dual Layer 3D Stacked Non-volatile Ferroelectric Memory with Near-DRAM Performance for Demanding AI Workloads,” IEDM, 2023. DOI: [10.1109/IEDM45741.2023.10413848](https://doi.org/10.1109/IEDM45741.2023.10413848). 本地 FERAM-04, 4 页。
- [4] X. Ma et al., “A 2-Transistor-2-Capacitor Ferroelectric Edge Compute-in-Memory Scheme with Disturb-Free Inference and High Endurance,” IEEE EDL, vol.44, no.7, pp.1088–1091, 2023. DOI: [10.1109/LED.2023.3274362](https://doi.org/10.1109/LED.2023.3274362). 本地 FERAM-01, 4 页作者接受稿。