

Gain-cell eDRAM 的同状态读写 与刷新服务估算

统一结果卡

原生逻辑配置	$W[N,K]=64\times 64$; INT8 输入与权重; 有效 resident=4096 Byte。
更新组织	每个对齐局部组 16 Byte; 256 个完整事务覆盖矩阵。
主要资源	ADC=128; 数字输出通道 =16; 写驱动 =128

固定组织成对情景	ρ (MB/s)	τ (MB/s)	RI*
乐观	15	2×10^2	0.076
典型	9	1.7×10^2	0.054
悲观	5.4	1.2×10^2	0.047

典型完整求值: $B_S = 64$ Byte, $\Delta_S = 7.1 \times 10^3$ ns。完整 resident 装载: $B_R = 4096$ Byte, $T_R = 2.5 \times 10^4$ ns; $U^* = 3.5$ 个向量。

接口: $U^* = T_R/\Delta_S = N \text{ RI}^*$ (两侧均为 1 Byte)。局部更新事务与完整装载关系见正文; 该平衡关系不保证两路峰值能同时实现。

维护前 $\rho/\tau=11/2e+02$ MB/s; 刷新周期 =4e+02 μs , 可用比例 =0.83。表内为长期有效能力, 维护不增加逻辑 payload。

三点对应所选原生参考配置的有限工程条件, 不代表等面积或等计算量排名。资源扩展、预擦除有限窗口和维护压力另列。1 MB= 10^6 Byte; 16 KiB 辅助换算仅为平均成本。

1 GC-04 原生组织与端点计算状态

本例保留 GC-04 的 65 nm current-programmed dynamic-cascode 3T1C gain-cell, 采用二进制端点、伪差分 ACIM; 数字外围使用共同 28 nm 能力预算。原宏为 64 行、64 个 pair 列, 保留该局部读写负载; 八个位平面构成 $K = N = 64$ 的 INT8 逻辑矩阵。有效容量 4096 Byte、输入 64 Byte, 输出 64 个 22-bit 容器。八个 64×64 pair tile 共 32768 pair、65536 个 3T1C cell, 位平面共同编码一份矩阵。

原 cell 支持 0–700 nA 八电流级, 两 cell 伪差分形成 15 个有符号等级 (GC-04 p.6 Fig.8)。本例只用端点: bit1 存 (700, 0) nA, bit0 存 (0, 700) nA; 每 INT8 权重 16cell, 信号编码不增加有效 payload。原生 64 行/64 列的选择保留测量局部负载, 同时避免为统一容量额外装入四倍空间分片。较大容量的维护影响在组织对照中另算。

每次选 16 个输出, 八平面各配 16 差分 ADC, 共 128 个; 一对差分支路同时进入一个转换器, 不重复算两次标量转换。16 个数字重构通道每轮两拍, 输入逐 bit、四输出组串行。128 个 pair 写驱动含 256 支路控制, 700 nA 幅值在本地固定; 一个外部更新域、128-bit 编码接口。所有三情景的 ADC、驱动和译码数量及额定能力固定。

令端点符号 $s = 2b - 1$, 输入 bit 为 x , 64 项差分 $z = \sum xs$ 处于 $-64 \dots 64$, 共 129 级; 以共享输入 popcount 恢复 $\sum xb = (z + \sum x)/2$ 。两拍重构包括偏移、八位平面和输入位权累加, 补码最高位取负权。约 8 有效 bit 的转换目标与 129 级相容, 仍保留模拟误差。

2 原始证据与读写预算

来源定位	原值与条件	工程采用
GC-04 Fig.10	pp.6–7 64×64 pair、64 个 5-bit SAR、完整 precharge/DTC/MAC/ADC 周期 180 ns。	180 ns 仅作完整周期量级; 本例二元输入与公共 SAR 前端独立列预算。
GC-04 Figs.11–12	pp.7–8 写 BL 约 50 fF; 5 ns 电压粗写, 随后电流精写; 60 ns 图为模拟。	保留两步写、动态 cascode 与负载, 不能只取 5 ns。
GC-04 Fig.16	pp.9–10 实测总 65 ns 传输函数达到目标, 75 ns 为较长测试点; 均含 5 ns 粗写。	短/参考 65 ns、长 75 ns 完整编程, 不再额外叠粗写。
GC-04 Figs.17–18	p.10 端点 ± 7 , 调 RWL 脉冲逐行 ADC 读回; 400 μ s 内 99.7% 样本漂移小于原 ADC 1 LSB。	固定 400 μ s 刷新; 二元符号判决使用更大端点裕量, 保留噪声/尾部资格条件。

表 1: 器件模式与原值保留。原 ADC-LSB 漂移统计不等于全部 bit 无误保证。

读侧专用槽 $t_m = 100/150/200$ ns 以 180 ns 原完整周期作量级锚点; 再加公共输入与转换, $C_A = T_I + t_m + T_A = 112/175/260$ ns。 t_m 没有被测得的独立 cell 响应, 也未把原 180 ns 再次叠加。

二元 MAC 脉冲取 1 ns; 单 pair 刷新符号读取取 64 ns。两者满幅积分电荷均为 $64 \times 700 \text{ nA} \times 1 \text{ ns} = 44.8 \text{ fC}$ 。每支路有效积分负载 200 fF, 满幅 224 mV, 差分 ADC 覆盖 $\pm 224 \text{ mV}$; 128 路双支路合计 51.2 pF。64 ns 已含在专用槽, 剩余 36/86/136 ns 完成选通、建立与恢复。这些脉冲和前端电容是明确工程选择, 需满足噪声、漏电、共模和采样负载条件。

写时隔离新增积分/SAR 负载, 将写 BL 含开关寄生保持在原约 50 fF 量级, 才沿用 65/75 ns 完整建立锚点。原粗写约 0.52 V、5 ns, 在 50 fF 下每支路线性电容电流量级 5.2 μ A; 驱动、replica 电流源和电压分配须支撑全部选中支路。128 个 pair 最终目标电流合计 89.6 μ A 不等于粗写瞬态总供流。两相结构及新增隔离负载资格分别保留, 不以裸电流目标代替完整驱动能力。

3 完整求值、更新和无 shadow 刷新

显式 $K = N = 64$ 代入公共 API, 输入八片、一个 64 行组、四输出组:

$$N_E = N_C = N_{\text{rec}} = 32, \quad N_{\text{dig}} = 64, \quad N_{\text{scalar}} = 4096, \quad C_S = 32C_A + 66T_D.$$

典型 $C_S = 32 \times 175 + 66 \times 5 = 5930$ ns. 捕获与结果提交各一拍; 阶段顺序执行, 无跨向量流水或跨维护窗口模拟保持。

一笔 resident 完成 16 Byte. 128 pair 需 256 支路选择 bit, 经 128-bit 口两数据拍, 首拍随命令, 准备/完成和额外数据拍共 $3T_D$; 完整程序 $P = 65/65/75$ ns 含粗写和精写:

$$C_R = 3T_D + P = 71/80/105 \text{ ns}, \quad B_R = 16 \text{ Byte}.$$

每 pair 两支路建立端点, 电流反馈即编程机制, 不另加未报告的 program/verify 或重试. 256 笔完整事务覆盖 4096 Byte 矩阵, 原始完整装载 $T_{R,0} = 256C_R$ 。

刷新逐逻辑行、逐 16 输出组扫描. 128 个差分 ADC 读取当前端点符号, 128 个本地 sign decoder 用一拍判决, 暂存 128bit 符号, 再编码成 256 支路控制 bit 并执行同样完整写。只有本组码和写控制保持, 不保存全矩阵数字权重。每组

$$C_F = C_A + T_D + C_R, \quad N_F = 64 \times 4 = 256, \quad H = 256C_F.$$

一轮真实读取 32768 pair、重写 65536 cell; 典型 $C_F = 175 + 5 + 80 = 260$ ns、 $H = 66560$ ns. 刷新不产生 workload 更新 payload. 原文 $64 \times 65 \text{ ns} = 4.16 \mu\text{s}$ 只描述原宏逐行重写, 没有覆盖本例无 shadow 读码流程, 不能套用其 1.1% 维护比例。

4 周期调度、三情景与两表接口

每 $400 \mu\text{s}$ 按固定起点、固定顺序刷新; 同一 cell 的写回位置每周期相同。刷新开始前 G 禁止发起新不可抢占组, 其中

$$G = \max(C_A + 2T_D, C_R) = 116/185/280 \text{ ns}.$$

计算在完成一个求值/转换/重构组后暂停, 数字累加器和输入寄存器继续保持; 刷新符号暂存 128 bit 及写控制 256 bit 与它们独立, ADC 码在重构完成后可被刷新复用。写在完整 16 Byte 组边界暂停。单次 guard 覆盖可能空隙, 无跨窗口模拟样本, 也不需要额外全矩阵 shadow。冷装载后建立刷新相位; 正常情景每周期至少 $303.72 \mu\text{s}$ 有用窗口, 远大于 280 ns 最大组, 足以安排这些分批服务。

当两路分别使用同一共享资源时, 固定预留给出

$$\alpha = 1 - (H + G)/400000, \quad \rho = 64\alpha/C_S, \quad \tau = 16\alpha/C_R.$$

$\alpha \leq 0$ 时调度不可行, 有效时间和能力为空。正可用率仍依赖上述期限、批边界和寄存器生命期; 服务间隔是稳态平均, 单请求 latency 取决于到达相位。外部新写不自动抵扣其他 cell 维护; 可利用完整新写抵扣的另一调度需重算, 不混入固定预留能力。

典型 $\alpha = (400000 - 66560 - 185)/400000 = 0.8331375$; 原始能力为 $10.7926/200 \text{ MB/s}$, 维护后约 $9.0/167 \text{ MB/s}$, $\text{RI}^* \approx 0.054$ 。原始装载 20480 ns, 按同一周期预留的周期长期完整装载平均服务占用为 $T_R = 20480/\alpha \approx 24581.8 \text{ ns}$, 不是单次冷装载 latency; 相容的完整向量平均间隔为 $5930/\alpha$ 。因此

$$U^* = T_R/\Delta_S = 20480/5930 = 64\text{RI}^* \approx 3.454.$$

每 16 KiB 展示成本为此 4 KiB 原生装载平均的四倍, 不能称一次真实 16 KiB 请求延迟。

情景	C_A (ns)	P (ns)	C_S (ns)	C_R (ns)	T_{ref} (μs)	可用率
短	112	65	3716	71	47.360	88.131%
参考	175	65	5930	80	66.560	83.314%
长	260	75	8980	105	96.000	75.930%

表 2: 无维护时的占用 C_S, C_R 与每 0.4 ms 全矩阵刷新时间; 可用率再扣批边界余量 116/185/280 ns。

情景	Δ_S (μs)	Δ_R (ns)	ρ (MB/s)	τ (MB/s)	RI*
短	4.216	80.56	15.18	198.6	0.07643
参考	7.118	96.02	8.992	166.6	0.05396
长	11.827	138.29	5.411	115.7	0.04677

表 3: 包含固定刷新预留后的长期平均服务; $B_S = 64$ Byte、 $B_R = 16$ Byte, MB= 10^6 Byte。三点均为同一 64×64 原生组织的可持续情景; 容量压力另列。

位置主要受 32 次完整模拟前端与电流建立支配; 典型读前端 5600 ns 占原始计算约 94%, 写编程 65 ns 占 80 ns 事务约 81%。实际全容量读取/判决/重写使典型维护损失约 17%。固定原生 64×64 使三情景均有充足持续服务余量; 短/参考/长可用率约 88%/83%/76%, 不把维护临界作为普通悲观端。

5 容量及资源对照与适用范围

保持局部 64 行负载、128 ADC 和 128 pair 驱动, 扩成 K128/N128 需 32 个 tile、四倍容量; 对应 1024 刷新组。典型原始计算 23690 ns、刷新 266240 ns、可用率 33.39%, 维护后约 1.80/66.8 MB/s。该容量对照不是主三情景, 增加容量而不增加共享前端会显著增加每周期维护负担。

大容量长条件的刷新 384000 ns, 加 guard280 ns, 可用率仅 3.93%, 单列临界压力; 其他长参数固定时须满足 $1025t_m + 179280 < 400000$ ns。 $t_m = 216$ ns 时总占 400680 ns, 平均能力和 RI* 为空。没有延长 400 μs 保持期或裁剪负可用率。

原生 64×64 的 32 输出资源对照将差分 ADC、pair 驱动和符号 decoder 均翻倍至 256 路, 数字重构保持 16 通道; 原始求值 3130 ns, 32 Byte 写 90 ns, 刷新 34560 ns。所有资源增加显式列账:

配置	ADC/写对驱动	N_E	刷新 (μs)	ρ (MB/s)	τ (MB/s)	RI*
16 输出	128/128	32	66.56	8.992	166.6	0.05396
32 输出	256/256	16	34.56	18.67	324.7	0.05751

表 4: 仅参考时隙的资源对照; 32 输出配置每事务完成 32 Byte, 数据接口仍为 128 bit、数字通道仍为 16。

GC-04 端点保持统计仍需结合单 pair 符号噪声与反复刷新稳定性验证; 当前输入脉冲、有效积分电容、写隔离和同步供流是主要前端条件。其他 gain-cell 来源不替换身份: GC-02 的 28 nm 4T 周期/保持分布、GC-03 的 oxide 模型和 GC-05 的 stationary 更新/刷新只说明不同组织边界, 不与 65 ns 和 400 μs 拼成一条最快服务。状态寿命不混入瞬时 tau。

输入、原值/采用/推导和源页图保存在 JSON 与证据笔记; 结果分存原始、维护后、容量和资源对照, 由公共完整装载及映射 API 生成, 正常三情景固定资源。

核心来源。 J. Song et al., Current-Programmed 3T1C MLC eDRAM, JSSC 2024, [10.1109/JSSC.2023.3339887](https://doi.org/10.1109/JSSC.2023.3339887)。本地 GC-04 pp.6–10, Figs.8、10–12、16–18。