



Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática Departamento de Engenharia de Computação

Relatório: Trabalho Prático 1

Multiplexador de Endereçamento e ULA

Professores: Antônio Hamilton Magalhães

Bruno Luiz Dias Alves de Castro Rafael Ramos de Andrade

Belo Horizonte Campus Coração Eucarístico

20 de outubro de 2024

Conteúdo

| | | roduçã | |
|---|-----|-----------------------------|---------------------------|
| | 1.1 | TP1 | |
| | | 1.1.1 | Objetivos |
| | AD | $\mathbf{DR}_{-}\mathbf{M}$ | UX |
| | 2.1 | Tabela | a Verdade |
| | 2.2 | Imple | mentação em VHDL |
| | | 2.2.1 | |
| 3 | UL | A (Uni | idade Lógica Aritimética) |
| | 3.1 | ULA] | Proposta |
| | 3.2 | Imple | mentação |
| | | 3.2.1 | XOR, OR, AND e COM |
| | | 3.2.2 | ADD, SUB, INC e DEC |
| | | 3.2.3 | PASS_A e PASS_B |
| | | 3.2.4 | SWAP |
| | | 3.2.5 | BS e BC |
| | | 3.2.6 | RR e RL |
| | | 3.2.7 | z_out |
| | | 3.2.8 | c_out |
| | | 3.2.9 | dc_out |
| | | | |
| | 3.3 | Simula | |
| | 3.3 | Simula 3.3.1 | ação e Testes |

1 Introdução

Durante as aulas da disciplina de Sistemas Reconfiguráveis, fomos introduzidos à linguagem VHDL. VHDL (VHSIC Hardware Description Language) é uma linguagem de descrição de hardware. Com ela, podemos montar circuitos lógicos de maneira totalmente textual, o que garante à linguagem uma grande vantagem ante à soluções visuais.

1.1 TP1

Como primeiro trabalho prático (TP1), são propostas as montagens de dois circuitos utilizando a linguagem VHDL para a placa de desenvolvimento Altera:

- Um ADDR_MUX (Multiplexador de Endereçamento) (Secção 2)
- Uma ULA (Unidade Lógica Aritimética) (Secção 3)

Ambos os circuitos devem ser desenvolvidos utilizando programação concorrente, ou seja, sem trechos sequênciais no código-fonte.

1.1.1 Objetivos

Entre os objetivos que temos com o desenvolvimento deste trabalho prático podemos listar:

- Aprender conceitos básicos da linguagem VHDL;
- Implementar utilizando programação concorrente os dois circuitos propostos;
- Compilar os circuitos e testar os resultados na placa de desenvolvimento Altera;

2 ADDR_MUX

O multiplexador de endereços é um MUX com uma saída de endereço (abus_out), de 9 bits, que deve ser igual a concatenação da entrada de seleção de banco para endereçamento indireto (irp_in), de 1 bit, com a entrada para endereçamento indireto (ind_addr_in), de 8 bits, quando todos os bits da entrada de endereçamento direto (dir_addr_in) forem iguais a 0. Caso contrário, a saída deve ser a concatenação da entrada de seleção de banco para endereçamento direto (rp_in), de 2 bits, concatenada com a entrada para endereçamento direto (dir_addr_in) de 7 bits.

2.1 Tabela Verdade

A lógica do multiplexador é simples e pode ser representada por uma pequena tabela verdade.

| dir_addr_in | abus_out |
|-------------|----------------------|
| 0000000 | irp_in & ind_addr_in |
| maior que 0 | rp_in & dir_addr_in |

2.2 Implementação em VHDL

Na implementação em VHDL foram declaradas 5 portas utilizando os tipos STD_LOGIC para a entrada de 1 bit e STD_LOGIC_VECTOR para as entradas e saída de vários bits, esse tipo foi importado da biblioteca IEEE.

2.2.1 Arquitetura

A lógica da arquitetura é bem simples e pode ser descrita com apenas uma linha de código, onde foi utilizado a estrutura WHEN...ELSE para descrever as relações entre as portas de entrada e a porta de saída.

```
abus_out <= irp_in & ind_addr_in WHEN dir_addr_in = "0000000" 
ELSE rp_in & dir_addr_in;
```

3 ULA (Unidade Lógica Aritimética)

A ULA (Unidade Lógica Aritimétrica) é um dos componentes mais básicos de um processador. Como o nome já indica, a ULA é responsável por todas as operações lógicas (como OR, AND e Shift) e aritiméticas (como soma e subtração) realizadas em nosso circuito.

De maneira simplificada, a ULA receberá um comando, composto por seletores de operação e bits, e operandos. Na saída temos o resultado da operação desejada.

Como uma ULA opera de maneira concorrente, todas as operações implementadas são "executadas ao mesmo tempo". Um Multiplexador é usado para selecionar a operação correta.

3.1 ULA Proposta

Neste trabalho prático, a ULA proposta deve possuir as seguintes funções:

| Função | op_code | Descrição | z_out | c_out | $\mathrm{dc}_{	ext{-}\mathrm{out}}$ |
|--------|---------|-----------------|------------------|-------------|-------------------------------------|
| XOR | 0000 | XOR Lógico | 1, se res. $= 0$ | - | - |
| OR | 0001 | OR Lógico | 1, se res. $= 0$ | - | - |
| AND | 0010 | AND Lógico | 1, se res. $= 0$ | - | - |
| CLR | 0011 | Limpa | 1 | - | - |
| ADD | 0100 | Soma | 1, se res. = 0 | 1 se carry | 1 se <i>carry</i> no nibble |
| SUB | 0101 | Subtração | 1, se res. = 0 | 0 se borrow | 0 se borrow no nibble |
| INC | 0110 | Incremento | 1, se res. = 0 | - | - |
| DEC | 0111 | Decremento | 1, se res. = 0 | - | - |
| PASS_A | 1000 | Passa 'A' | 1, se res. = 0 | - | - |
| PASS_B | 1001 | Passa 'B' | 1, se res. = 0 | - | - |
| COM | 1010 | Complemento | 1, se res. = 0 | - | - |
| SWAP | 1011 | Permuta nibbles | 1, se res. = 0 | - | - |
| BS | 1100 | $bit_sel = 1$ | a_in[bit_sel] | - | - |
| BC | 1101 | $bit_sel = 0$ | a_in[bit_sel] | - | - |
| RR | 1110 | Rotação p/ dir. | - | a_in[0] | - |
| RL | 1111 | Rotação p/ esq. | - | a_in[7] | - |

O sinais de entrada e saída são os seguintes:

| Nome | Tamanho | Tipo | Descrição |
|---------|---------|--------|-----------------------------|
| a_in | 8 bits | Input | Entrada de dados A |
| b_in | 8 bits | Input | Entrada de dados B |
| c_in | 1 bit | Input | Entrada de carry |
| op_sel | 4 bits | Input | Seletor de operação |
| bit_sel | 3 bits | Input | Seletor de bit |
| r_out | 8 bits | Output | Saída do resultado |
| c_out | 1 bit | Output | Saída de carry/borrow |
| dc_out | 1 bit | Output | Saída de digit carry/borrow |
| z_out | 1 bit | Output | Saída de zero |

3.2 Implementação

Nossa implementação, feita em VHDL, consiste na utilização de métodos e bibliotecas já implementadas, bem como lógica implementada por nós. Abaixo explicamos como foram implentadas cada uma das funções propostas.

3.2.1 XOR, OR, AND e COM

Esses métodos foram implementados usando as funções lógicas disponíveis nativamente na linguagem VHDL.

```
aux <=
a XOR b WHEN "0000", — XOR
a OR b WHEN "0001", — OR
a AND b WHEN "0010", — AND

[...]

NOT a WHEN "1010", — COM
```

3.2.2 ADD, SUB, INC e DEC

As funções de ADD (Adição), SUB (Subtração), INC (Incremento) e DEC (Decremento) foram implementadas usando operações aritiméticas já inclusas na linguagem. Para as funções de ADD e SUB, os operandos A e B são utilizados, e já para as operações de INC e DEC, apenas o operando A e a constante 1.

3.2.3 PASS_A e PASS_B

Talvez as operações mais simples, ambas não utilizam nenhuma lógica. As entradas A e B são apenas "copiadas" para a saída.

3.2.4 SWAP

A operação de SWAP é feita invertendo os dois nibbles.

```
aux <= '0' & a(3 DOWNIO 0) & a(7 DOWNIO 4) WHEN "1011", — SWAP
```

A concatenação com zero no início será explicada na implementação do c_out.

3.2.5 BS e BC

As operações de BS (bit set) e BC (bit clear) implementam a seguinte lógica: para "setarmos" um bit para 1, podemos fazer uma operação OR da entrada com uma string de zeros, mas com um único 1 na posição que desejamos que seja igual à 1. Isso garantirá que este bit será sempre 1, e os demais são copiados. Podemos obter essa string efetuando um shift lógico de 1 um número bit_sel de casas.

A operação BC funciona de maneira semalhando, mas deve ser feita com um AND no lugar do OR, e a *string* deve ser de 1s com um único zero na posição desejada. Para isso, fazemos mesma operação que anteriormente, mas invertemos o resultado.

3.2.6 RR e RL

As operações de RR (*Rotate Right*) e RL (*Rotate Left*) foram implementadas selecionando os bits necessários, e concatenando à entrada c_in.

```
aux <=
'0' & c_in & a(7 DOWNIO 1) WHEN "1110", — RR
'0' & a(6 DOWNIO 0) & c_in WHEN "1111"; — RL
```

3.2.7 z_out

A saída z_out é usada para indicar que o resultado é zero para a maioria das operações, com duas excessões: a de CLR (já que o resultado sempre é zero), e as operações BS e BC onde ele deve ser o bit da entrada A na posição bit_sel.

Para isso, verificamos se a operação termina com a sequência "110" (utilizada por ambas as operações) e colocamos o bit correto na saída. Caso contrário, ela é 1 caso a saída seja zero.

```
z_out <=
a(TO_INTEGER(UNSIGNED(bit_sel)))
WHEN op_sel(3 DOWNIO 1) = "110" --- BS and BC
ELSE '1' WHEN aux(7 DOWNIO 0) = "000000000";</pre>
```

3.2.8 c_out

Para idetificarmos um *carry* (ou um *borrow*), há várias rotas que podemos tomar. Poderiamos, por exemplo, implementar cirtuitos lógicos capazes de identificar que ele ocorreu. Mas, para simplificar a operação, podemos chegar no mesmo resultado simplesmente aumentando o número de bits dos nossos dois operandos em 1. Podemos então copiar o bit mais significativo para a a saída c_out. Caso um *carry* ou um *borrow* ocorra, esse bit será um.

```
r_{\text{out}} \ll \operatorname{aux}(7 \text{ DOWNIO } 0);

c_{\text{out}} \ll \operatorname{aux}(8);
```

Para evitarmos que o 9^o bit seja copiado para a saída, usamos um buffer aux, e apenas os bits de $7 \ alpha 0$ são copiados para a saída c_out.

3.2.9 dc_out

Para identificarmos um *carry* ou *borrow* em um *nibble*, podemos fazer algo similar ao que fizemos c_out. Criamos um auxiliar com 5 bits, e verificamos o copiamos para a saída, após executada a operação necessária.

```
aux_nibble <=
  ('0' & a(3 DOWNIO 0)) +
       ('0' + b(3 DOWNIO 0)) WHEN op_sel(0) = '0'
       ELSE ('0' & a(3 DOWNIO 0)) - ('0' & b(3 DOWNIO 0));

dc_out <= aux_nibble(4);</pre>
```

3.3 Simulação e Testes

Nesta fase do projeto, precisamos ter certeza de que tudo o que fizemos se comportava da maneira esperada. Para isso, efetuamos dois tipos de validações:

- Simulação via Quartus II.
- Teste com a placa de desenvolvimento Altera.

3.3.1 Simulação via Quartus II

A primeira maneira de testar nosso circuito, foi pelo próprio software que utilizamos para toda a implementação: O Quartus II. Dentro dele temos uma função de simulação, Com ela, podemos simular as entradas como "ondas" no tempo, e analizar se obtemos as saídas esperadas.

Nessa fase, obtivemos as saídas corretas para todos os casos de testes, e não foi preciso fazer nenhuma alteração. Com isso, avançamos para a próxima fase.

3.3.2 Teste com a placa de desenvolvimento Altera

Utilizando o mesmo software Quartus, compilamos o nosso projeto e subimos para a placa de testes Altera.

Nesta fase, tivemos que fazer uma pequena alteração. Apesar da placa ofereçer um grande número de opções entrada e saída, para o tipo de entrada que precisávamos, era nescessário utilizar os switches. Porém, o número de switches na placa era menor do que precisávamos para testar o circuito em sua totalidade. Optamos aqui por testar apenas os 4 bits menos significativos das entradas A e B, e mantivemos todos os demais.

Com a placa ajustada, efetuamos testes exaustivos para todas as operações implementadas. Os resultados foram todos dentro do esperado, levando em consideração nossa limitação de inputs à 4 bits.




Figura 1: Simulação XOR




Figura 2: Simulação ADD




Figura 3: Simulação BC

4 Conclusão

Com estes dois projetos simples, tivemos um excelente primeiro contado com a linguagem VHDL, bem como à programação concorrente e desenvolvimento de circuitos FPGA. Os dois circuitos implementados (Multiplexador de Endereçamento e Unidade Lógica Aritimética) são blocos de construção chave para a maior parte dos circuitos complexos, e serão de suma importância não só para os demais trabalhos práticos que realizaremos ao longo do semestre, mas para nosso desenvolvimento acadêmico e profissional.