



Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática Departamento de Engenharia de Computação

Relatório: Trabalho Prático 3

Barramento Bidirecional e Memória RAM

Professor: Antônio Hamilton Magalhães

Alunos: Bruno Luiz Dias Alves de Castro

Rafael Ramos de Andrade

Belo Horizonte Campus Coração Eucarístico

24 de novembro de 2024

Conteúdo

1	Intr	oduçã	0	3
	1.1	Objeti	ivos	3
		1.1.1	port_io	3
		1.1.2	ram_mem	3
2	por	$\mathbf{t}_{-}\mathbf{io}$		4
	2.1	Implei	mentação	4
		2.1.1	Descrição do funcionamento	5
	2.2	Simula	ação	6
3	ram	_mem		7
	3.1	Implei	mentação	7
		3.1.1		9
	3.2	Simula	ação	9
		3.2.1	Registrador mem0	9
		3.2.2	Registrador mem1	10
		3.2.3	Registrador mem2	11
		3.2.4	Registrador mem_com	12
4	Cor	nclusão		13

1 Introdução

Durante as aulas da disciplina de Sistemas Reconfiguráveis, fomos introduzidos à linguagem VHDL. VHDL (VHSIC Hardware Description Language) é uma linguagem de descrição de hardware. Com ela, podemos montar circuitos lógicos de maneira totalmente textual, o que garante à linguagem uma grande vantagem ante à soluções visuais.

1.1 Objetivos

O objetivo deste terceiro trabalho prático é a implementação de uma memória ram e uma porta com barramento bidirecional. Essas estruturas serão utilizadas na construção interna do processador e para interfacear a comunicação interna e externa, respectivamente. Uma breve descrição de cada um é apresentada à seguir:

1.1.1 port_io

O bloco port_io é utilizado na comunicação entre a parte interna e externa do processador. É constituído de um barramento bidirecional configurado por um registrador nomeado tris_reg, que define quais sinais serão entrada e saída.

1.1.2 ram_mem

O bloco de ram_mem, ou memória ram, são 4 registradores de propósito geral acessados através de endereços configurados na porta de endereçamento. Cada registrador é acessado por uma faixa de endereços, suportam acesso para escrita ou leitura.

2 port_io

O port_io é um circuito que possui uma estrutura de dois registradores de 8 bits, e um barramento bidirecional de entrada e saída, para interfaceamento com a estrutura. O registrador tris_reg armazena o estado de cada bit (que pode ser entrada e saída), e o registrador port_reg armazena dados, que podem ser escritos pelo usuário através do barramento de dados dbus_in.

As entradas e saídas do circuito são descritas na tabela abaixo:

Nome	Tamanho	Tipo	Descrição
nrst	1 bit	Input	Entrada de reset assíncrono.
clk_in	1 bit	Input	Entrada de <i>clock</i> .
abus_in	9 bits	Input	Entrada de endereçamento para os registradores internos.
dbus_in	8 bits	Input	Entrada de habilitação para escrita nos registradores
wr_en	1 bit	Input	Entrada de habilitação de escrita.
rd_en	1 bit	Input	Entrada de habilitação de leitura.
dbus_out	8 bits	Output	Barramento de saída de dados, com 8 bits.
port_io	8 bits	Inout	Porta bidirecional, com 8 bits.

Tabela 1: Entradas e Saídas de port_io

Para o port_io, também são utilizados 4 endereços internos, implementados através de estruturas *GENERIC*, para endereçamento dos registradores tris_reg e port_reg. São eles:

Nome	Endereço	Descrição
port_addr	0b00000011	Especifica o endereço de escrita no registrador port_reg.
tris_addr	0b00000111	Especifica o endereço de escrita no registrador tris_reg.
alt_port_addr	0b10000000	Endereço alternativo a port_addr.
alt_tris_addr	0b11000000	Endereço alternativo a tris_addr.

2.1 Implementação

O circuito port_io foi implementado utilizando a linguagem VHDL.

O código na íntegra está abaixo:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
3 USE ieee.std_logic_unsigned.all;
  USE ieee.numeric_std.all;
  ENTITY port_io IS
      GENERIC (
           -- enderecos dos registradores port a tris
           port_addr: IN STD_LOGIC_VECTOR(8 DOWNTO 0) := "000000011";
tris_addr: IN STD_LOGIC_VECTOR(8 DOWNTO 0) := "000000111";
10
           alt_port_addr: IN STD_LOGIC_VECTOR(8 DOWNTO 0) := "1000000000";
           alt_tris_addr: IN STD_LOGIC_VECTOR(8 DOWNTO 0) :=
12
13
       PORT (
14
            -- Processor Side
15
           -- Inputs
           nrst : IN STD_LOGIC;
17
           clk_in: IN STD_LOGIC;
                                                                 -- Clock
18
           abus_in: IN STD_LOGIC_VECTOR(8 DOWNTO 0);
                                                                 -- Enderecamento
                                                                 -- Dados
           dbus_in: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
20
           wr_en : IN STD_LOGIC;
                                                                 -- Enable escrita
21
           rd_en : IN STD_LOGIC;
22
                                                                 -- Enable leitura
23
24
            -- Outputs
           dbus_out : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); -- Dados
```

```
-- Port side
27
           port_io: INOUT STD_LOGIC_VECTOR(7 DOWNTO 0) -- bidirectional port
28
29
30 END ENTITY:
31
32 ARCHITECTURE port_io OF port_io IS
       SIGNAL port_reg: STD_LOGIC_VECTOR(7 DOWNTO 0);
33
       SIGNAL tris_reg: STD_LOGIC_VECTOR(7 DOWNTO 0);
34
       SIGNAL latch: STD_LOGIC_VECTOR(7 DOWNTO 0);
35
36
       SIGNAL en_tris_addr: STD_LOGIC;
37
       SIGNAL en_port_addr: STD_LOGIC;
38
39 BEGIN
       -- verifica quais dos registradores se encontra no estado ativo
40
       en_tris_addr <= '1' WHEN (abus_in = tris_addr) OR (abus_in = alt_tris_addr) ELSE '0';
41
       en_port_addr <= '1' WHEN (abus_in = port_addr) OR (abus_in = alt_port_addr) ELSE '0';</pre>
42
43
44
       -- secao sequencial
      PROCESS(nrst, clk_in, abus_in, en_tris_addr, tris_reg, port_reg)
45
       BEGIN
46
           IF nrst = '0' THEN
47
               port_reg <= "00000000";
48
               tris_reg <= "11111111";
49
50
              parte sincroina
           ELSIF RISING_EDGE(clk_in) THEN
51
52
               IF en_tris_addr = '1' THEN
                    IF(wr_en = '1') THEN
53
                         -- escrita
54
                        tris_reg <= dbus_in;</pre>
55
                    END IF:
56
               END IF:
57
               IF en_port_addr = '1' THEN
58
                    IF(wr_en = '1') THEN
59
                         -- escrita
60
                        port_reg <= dbus_in;</pre>
61
                    END IF:
62
63
               END IF;
           END IF:
64
      END PROCESS;
65
       -- leitura
67
       \tt dbus\_out \ <= \ tris\_reg \ WHEN \ en\_tris\_addr = \ '1' \ AND \ rd\_en = \ '1' \ ELSE
68
                    latch WHEN en_port_addr = '1' AND rd_en = '1' ELSE "ZZZZZZZZZ";
69
70
       - atualizacao do latch
71
72
       latch <= port_io WHEN en_port_addr = '0' OR rd_en = '0';</pre>
73
       -- altera os valores de port_io para 0 ou Z
74
      port_io(0) <= port_reg(0) WHEN tris_reg(0) = '0' ELSE 'Z';</pre>
75
       port_io(1) <= port_reg(1) WHEN tris_reg(1) = '0' ELSE 'Z';</pre>
76
      port_io(2) <= port_reg(2) WHEN tris_reg(2) = '0' ELSE 'Z';</pre>
77
       port_io(3) <= port_reg(3) WHEN tris_reg(3) = '0' ELSE 'Z';</pre>
78
       port_io(4) <= port_reg(4) WHEN tris_reg(4) = '0' ELSE 'Z';
79
      port_io(5) <= port_reg(5) WHEN tris_reg(5) = '0' ELSE 'Z';</pre>
80
       port_io(6) <= port_reg(6) WHEN tris_reg(6) = '0' ELSE 'Z';</pre>
81
       port_io(7) <= port_reg(7) WHEN tris_reg(7) = '0' ELSE 'Z';</pre>
83
84 END port_io;
```

Listing 1: Código VHDL w_reg

2.1.1 Descrição do funcionamento

O circuito port_io consiste de duas partes: uma síncrona e uma assíncrona. A parte síncrona é composta pelas funções de *reset* e escrita. Já a parte assíncrona, pelas funções de leitura e endereçamento.

Inicialmente, verifica-se se alguns dos registradores internos (port_reg e tris_reg) estão devidamente endereçados pela entrada abus_in. Para isso, utilizamos um SIGNAL auxiliar. O resultado será usado por ambas as partes síncrona e assíncrona.

Dentro do *PROCESS*, a primeira função é a de *reset* (ativo por nrst em baixa), implementada de maneira assíncrona (isto é, independente de uma borda de subida de *clock*). Quando ocorrer,

o registrador port_reg é zerado, e o tris_reg tem todos os bits setados em '1'.

Ainda dentro do *PROCESS*, são implementadas as funções de escrita síncrona. Após uma borda de subida de *clock*, caso devidamente endereçado (feito anteriormente) e sinal wr_en ativo, o registrador correspondente é escrito.

Fora do *PROCESS*, de maneira assíncrona, são atualizadas a saída dbus_out, com wr_en ativo e enderaçamento correto, e o *latch*, caso não haja uma leitura de port_reg.

Os bits de port_io são setados individualmente a alta impedância, caso estejam configurados como saída.

2.2 Simulação

Para testar nosso código VHDL e certificar-nos de que nosso circuito funciona de maneira esperada, simulamos alguns casos de testes utilizando o software Quartus II.

Os testes realizados foram os seguites:

- 1. Testa exemplo do relatório.
 - tris_reg = "00001111" ou 0x0F;
 - port_io = "ZZZZ1111" ou 0xZF;
 - port_reg = "10101111" ou 0xAF;
 - Comportamento esperado:
 - $dbus_out = "10101111" ou 0xAF;$
 - port_io_result = "10101111" ou 0xAF;
- 2. Teste com port_io entradas e saídas alternadas.
 - tris_reg = "10101010" ou 0xAA;
 - $port_io = "1Z1Z1Z1Z";$
 - port_reg = "11111111" ou 0xFF;
 - Comportamento esperado:
 - $dbus_out = "11111111" ou 0xFF;$
 - port_io_result = "10101010" ou 0xAA;
- 3. Teste com port_io saídas e entradas alternadas.
 - $tris_reg = "01010101"$ ou 0x55;
 - port_io = "Z1Z1Z1Z1";
 - port_reg = "11111111" ou 0xFF;
 - Comportamento esperado:
 - $dbus_out = "11111111" ou 0xFF;$
 - $\text{ port_io_result} = "01010101" \text{ ou } 0x55;$

Name	Valu 0	Ops 10.0 Ops J	ns 20.	0 ns 30	I.O ns 40	0.0 ns 50.	0 ns 60.	0 ns 70	.0 ns 80	0 ns 9	0.0 ns 10	i _. 0 ns 110	0.0 ns 120) ₋ 0 ns 130	,0 ns 140	0,0 ns 15	0,0 ns
dk_in	н				\Box	$\Box\Box$			\Box			\Box		\Box	\Box		
nrst	н																
rd_en	н				1	$\overline{}$				1		1			1		
wr_en	н					1			1		¬			1		1	
■ abus_in	HC	000	01	97	χ σ	103	000	(0	07	X	003	000	χ 0	07	χ ο	03	X 000
■ dbus_in	н	00	OF	00) AF	χ ο	0	AA .	X 00	FF	X	00	55	00	(FF	X	00
■ port_io I	B ZZZ			ZZZZ1111			ZZZZZZZZ	(1212	1212		ZZZZZZZZ	X	2121	2121		X ZZZZZZZZ
■ dbus_out	н	22	:	OF OF	X ZZ	(AF		2	X AA	ZZ	X FF	χ	ZZ	X 55	ZZ	X FF) ZZ
■io_result I	B ZZZ	ZZZZ1111	X	00001111	X	10101111	ZZZZZZZZ	(2121212)	10101010	\rightarrow	11111111	X ZZZZZZZZ	£121212)	01010101	\longrightarrow	11111111	X 12121212

Figura 1: Simulação do circuito port_io

3 ram_mem

O bloco ram_mem é um circuito que funciona como uma memória RAM. Ele é dividido em 4 blocos: 3 de 80 bytes, e 1 de 16 bytes. A escrita e leitura em cada um desses blocos é invisível para o usuário. Isto é, apenas um espaço de endereçamento é utilizado, e o circuito deve manejar em qual bloco escrever, ou ler, de acordo com a especificação.

Nome	Tamanho	Tipo	Descrição
nrst	1 bit	Input	Entrada de <i>reset</i> assíncrono.
clk_in	1 bit	Input	Entrada de <i>clock</i> .
abus_in	9 bit	Input	Entrada de enderençamento.
dbus_in	8 bits	Input	Entrada de dados para escrita.
wr_en	1 bit	Input	Entrada de habilitação de escrita.
rd_en	1 bit	Input	Entrada de habilitação de leitura.
dbus_out	8 bits	Output	Saída de dados hailitada por rd_en.

Tabela 2: Entradas e Saídas de ram_mem

Bloco	Faixa de endereçamento
mem0	$020h \sim 06Fh$ (80 bytes). Em decimal: 32 a 111
mem1	$0A0h \sim 0EFh$ (80 bytes). Em decimal: 160 a 239
mem2	$20h \sim 16Fh$ (80 bytes). Em decimal: 288 a 367
mem_com	$070h \sim 07Fh$ (16 bytes). Em decimal: 112 a 127

Tabela 3: Entradas e Saídas de ram_mem

A área de memória mem $_{\rm com}$ também pode ser endereçada através dos endereços 0F0h \sim 0FFh, 170h \sim 17Fh ou 1F0h \sim 1FFh. Dessa forma os bits 8 e 7 de abus $_{\rm in}$ não importam para o endereçamento dessa área específica, sendo utilizados apenas os bits 6 a 0.

3.1 Implementação

O circuito ram_mem foi implementado utilizando a linguagem VHDL.

O código na íntegra está abaixo:

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
3 USE ieee.std_logic_unsigned.all;
4 USE ieee.numeric_std.all;
6 ENTITY ram_mem IS
    PORT (
          -- Inputs
          nrst : IN STD_LOGIC;
9
          clk_in: IN STD_LOGIC;
                                                            -- Clock
          abus_in: IN STD_LOGIC_VECTOR(8 DOWNTO 0);
                                                            -- Enderecamento
11
                                                            -- Dados
          dbus_in: IN STD_LOGIC_VECTOR(7 DOWNTO 0);
12
          wr_en : IN STD_LOGIC;
                                                            -- Enable escrita
14
          rd_en : IN STD_LOGIC;
                                                            -- Enable leitura
15
          -- Outputs
16
          dbus_out : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
17
                                                           -- Dados
      );
18
19 END ENTITY;
21 ARCHITECTURE ram_mem OF ram_mem IS
      TYPE mem_type0 IS ARRAY(0 TO 79) OF STD_LOGIC_VECTOR(7 DOWNTO 0);
22
      TYPE mem_type1 IS ARRAY(0 TO 15) OF STD_LOGIC_VECTOR(7 DOWNTO 0);
23
24
25
      SIGNAL mem0: mem_type0;
   SIGNAL mem1: mem_type0;
```

```
SIGNAL mem2: mem_type0;
       SIGNAL mem_com: mem_type1;
28
       SIGNAL addr_int : INTEGER RANGE 0 TO 511;
29
30
31 BEGIN
       addr_int <= TO_INTEGER(UNSIGNED(abus_in));</pre>
32
33
34
       PROCESS(clk_in, nrst, addr_int, rd_en)
       BEGIN
35
           IF RISING_EDGE(clk_in) THEN
36
                IF wr_en = '1' THEN
37
                     CASE addr_int IS
38
                          -- mem0 80 bytes
39
                         WHEN 32 TO 111 =>
40
                             mem0(addr_int - 32) <= dbus_in;</pre>
41
42
                          -- mem1 80 bytes
43
                         WHEN 160 TO 239 =>
44
                             mem1(addr_int - 160) <= dbus_in;</pre>
45
46
                          -- mem2 80 bytes
47
                         WHEN 288 TO 367 =>
48
                             mem2(addr_int - 288) <= dbus_in;</pre>
49
50
                          -- mem_com 16 bytes
51
                         WHEN 112 TO 127 =>
52
53
                              mem_com(addr_int - 112) <= dbus_in;</pre>
                          WHEN 240 TO 255 =>
54
                             mem_com(addr_int - 240) <= dbus_in;</pre>
55
                         WHEN 368 TO 383 =>
56
57
                             mem_com(addr_int - 368) <= dbus_in;</pre>
                         WHEN 496 TO 511 =>
58
                             mem_com(addr_int - 496) <= dbus_in;</pre>
59
60
61
                          -- default
                         WHEN OTHERS =>
62
                     END CASE;
63
                END IF;
64
65
66
            END IF;
67
            IF nrst = '0' THEN
68
                mem0 <= (OTHERS => (OTHERS => '0'));
69
70
                mem1 <= (OTHERS => (OTHERS => '0'));
                mem2 <= (OTHERS => (OTHERS => '0'));
71
72
                mem_com <= (OTHERS => (OTHERS => '0'));
            END IF:
73
       END PROCESS;
74
75
       PROCESS(clk_in, addr_int, rd_en, mem0, mem1, mem2, mem_com)
76
77
       BEGIN
            IF rd_en = '1' THEN
78
                CASE addr_int IS
79
80
                     -- mem0 80 bytes
                     WHEN 32 TO 111 =>
81
                         dbus_out <= mem0(addr_int - 32);</pre>
82
83
                      - mem1 80 bytes
84
                     WHEN 160 TO 239 =>
85
                         dbus_out <= mem1(addr_int - 160);</pre>
86
87
88
                     -- mem2 80 bytes
                     WHEN 288 TO 367 =>
89
                         dbus_out <= mem2(addr_int - 288);</pre>
90
91
                      - mem_com 16 bytes
92
                     WHEN 112 TO 127 =>
93
                         dbus_out <= mem_com(addr_int - 112);</pre>
94
                     WHEN 240 TO 255 =>
95
96
                         dbus_out <= mem_com(addr_int - 240);</pre>
97
                     WHEN 368 TO 383 =>
                         dbus_out <= mem_com(addr_int - 368);</pre>
98
                     WHEN 496 TO 511 =>
99
                         dbus_out <= mem_com(addr_int - 496);</pre>
100
                     -- default
102
```

Listing 2: Código VHDL fsr_reg

3.1.1 Descrição do funcionamento

O circuito implementado possui duas partes: uma síncrona e outra assíncrona. A leitura é feita de forma síncrona, isto é, junto de uma borda de subida do *clock*, já a leitura é feita de forma assíncrona.

Primeiramente, se converte o sinal de entrada abus_in para um inteiro, utilizando a função $TO_INTEGER()$. Com isso, podemos identificar se o endereço sendo lido/escrito está dentro dos intervalos identificados.

Dentro da seção síncrona, após uma borda de subida de *clock*, os dados são escritos no bloco correto, caso rd_en esteja ativo. Já na parte assíncrona, caso wr_en esteja ativo, o valor endereçado é colocado na saída, acessado de acordo com o bloco utilizado.

O reset é feito de maneira assíncrona, e possui preferência sobre a escrita, pois é feita de maneira procedural, após ela.

3.2 Simulação

Para testar nosso código VHDL e certificar-nos de que nosso circuito funciona de maneira esperada, simulamos alguns casos de testes utilizando o software Quartus II.

Os testes realizados foram os seguites:




Figura 2: Simulação realizada com todos os blocos em conjunto.

3.2.1 Registrador mem0

- 1. Escrita e leitura com menor endereço possível.
 - abus_in = 32;
 - $dbus_in = 24$;
 - Comportamento esperado:
 - $dbus_out = 24$:
- 2. Testa leitura após reset.
 - abus_in = 32;
 - $dbus_in = 0$;

- Comportamento esperado:
 - $dbus_out = 0;$
- 3. Escrita e leitura com maior endereço possível.
 - abus_in = 111;
 - $dbus_in = 66$;
 - Comportamento esperado:
 - $dbus_out = 66;$
- 4. Escrita e leitura com endereço aleatório.
 - abus_in = 72;
 - $dbus_in = 99$;
 - Comportamento esperado:
 - $dbus_out = 99;$




Figura 3: Simulação mem0

3.2.2 Registrador mem1

- 1. Escrita e leitura com menor endereço possível.
 - abus_in = 160;
 - $dbus_in = 13$;
 - Comportamento esperado:
 - $dbus_out = 13;$
- 2. Testa leitura após reset.
 - abus_in = 160;
 - $dbus_in = 0$;
 - Comportamento esperado:
 - $dbus_out = 0;$
- 3. Escrita e leitura com maior endereço possível.
 - abus_in = 239;
 - $dbus_in = 17;$

- Comportamento esperado:
 - $dbus_out = 17;$
- 4. Escrita e leitura com endereço aleatório.
 - abus_in = 196;
 - $dbus_in = 22;$
 - Comportamento esperado:
 - $dbus_out = 22;$




Figura 4: Simulação mem1

3.2.3 Registrador mem2

- 1. Escrita e leitura com menor endereço possível.
 - abus_in = 288;
 - $dbus_in = 1$;
 - Comportamento esperado:
 - $\text{dbus_out} = 1;$
- 2. Testa leitura após reset.
 - abus_in = 288;
 - $dbus_in = 0$;
 - Comportamento esperado:
 - $dbus_out = 0;$
- 3. Escrita e leitura com maior endereço possível.
 - abus_in = 367;
 - $dbus_in = 17;$
 - Comportamento esperado:
 - $dbus_out = 17;$
- 4. Escrita e leitura com endereço aleatório.
 - abus_in = 333;
 - $dbus_in = 49$;
 - Comportamento esperado:
 - $dbus_out = 49;$




Figura 5: Simulação mem2

3.2.4 Registrador mem_com

- 1. Escrita e leitura com menor endereço possível.
 - abus_in = 112;
 - $dbus_in = 24$;
 - Comportamento esperado:
 - $dbus_out = 24;$
- 2. Testa leitura após reset.
 - abus_in = 112;
 - $dbus_in = 0$;
 - Comportamento esperado:
 - $dbus_out = 0;$
- 3. Escrita e leitura com endereço 127.
 - abus_in = 127;
 - $dbus_in = 66$;
 - Comportamento esperado:
 - $dbus_out = 66;$
- 4. Escrita e leitura com endereço 120.
 - abus_in = 120;
 - $dbus_in = 100;$
 - Comportamento esperado:
 - $dbus_out = 100;$
- 5. Escrita e leitura com endereço 245.
 - abus_in = 245;
 - $dbus_in = 37;$
 - Comportamento esperado:
 - $dbus_out = 37;$
- 6. Escrita e leitura com endereço 370.

- abus_in = 370;
- $dbus_in = 123;$
- Comportamento esperado:
 - $dbus_out = 123;$
- 7. Escrita e leitura com endereço 500.
 - abus_in = 500;
 - $dbus_in = 8$;
 - Comportamento esperado:
 - $dbus_out = 8;$




Figura 6: Simulação mem_com

4 Conclusão

Neste trabalho trabalho prático, tivemos a oportunidade de desenvolver dois circuitos importantes para funcionamento de um processador.

O port_io tange o interfaceamento entre o processador e o mundo externo, já o ram_mem é a estrutrura responsável por armazenar dados e instruções que usadas pelo processador (como nossos programas).