# Sistemas Reconfiguráveis Eng. de Computação

Profs. Francisco Garcia e Antônio Hamilton Magalhães

Aula 2 – Plataforma de desenvolvimento


### Desenvolvimento de projetos

Na disciplina Sistemas Reconfiguráveis, os exercícios e trabalhos serão baseados em pacotes de *hardware* e *software* disponíveis no laboratório:

- Hardware: Módulo DE2, fornecido por Terasic
- Software: Quartus II (versão 9.1sp2), fornecido por Altera (atualmente Intel)

Para realização dos exercícios e trabalhos, o aluno deverá ter o software Quartus II instalado.

### Módulo DE2




#### **Especificações principais:**

- FPGA Cyclone II EP2C35F672C6 FPGA e dispositivo de configuração serial EPCS16;
- Interface USB Blaster embutida na placa para programação e API de controle de usuário;
- Suporte para modos JTAG e AS;
- Memória SDRAM de 8Mbyte (1M x 4 x 16);
- Memória SRAM de 512K byte (256K X16);
- Memória Flash de 4Mbyte;
- Soquete de cartão SD;
- 4 chaves tipo push-button e 18 chaves de duas posições;
- 9 LEDs verdes + 18 vermelhos;
- Módulo LCD com16 x 2 caracteres;
- Osciladores de clock de 50-MHz e 27-MHz;

continua...


### Módulo DE2



#### continuação

- CODEC de áudio com qualidade de CD de 24bit, com 3 conectores: entrada de linha, entrada de microfone e saída de linha;
- Saída de vídeo com conector VGA e conversor digital analógico triplo com 10 bits;
- Conector de entrada de vídeo analógico e decodificador NTSC/PAL;
- Controlador ethernet 10/100 com soquete RJ45;
- Conectores USB tipo A e tipo B com controlador host/slave;
- Conector DB9 para comunicação serial RS-232;
- Conector para mouse e teclado padrão PS/2;
- Transceptor infravermelho;
- 2 conectores de expansão com 40 pinos e diodos de proteção.

### Módulo DE2




## Altera (Intel) EP2C35F672C6



#### **Especificações principais:**


- 33.216 elementos lógicos (logic elements LE)
- Cada LE tem uma tabela de pesquisa (*look-up table* LUT), com quatro entradas, que é um gerador de funções que pode implementar qualquer função de quatro variáveis, e um registrador programável (flip-flop)
- 105 blocos de RAM M4K (483.840 bits)
- 35 multiplicadores 18x18 bits, que podem ser transformados em 70 multiplicadores de 9x9 bits
- 4 PLL
- 475 pinos de entrada/saída (input/output I/O), em 8 bancos
- Cada banco de I/O pode ser configurado para um padrão elétrico diferente
- Dispositivos com velocidade -6, -7, -8

### Software Quartus II




- Design entry
- Analysis & synthesis
- Fitter (place and route)
- Assembler
- Functional simulation
- Temporal simulation
- Configuration

## Software Quartus II




## Software Quartus II

#### Tela inicial do Quartus II:



#### Design entry

- Gráfico (diagrama esquemático)
- Texto (linguagem de descrição de hardware - HDL)
  - VHDL
  - Verilog
  - AHDL




#### Obs.:

- Projetos simples podem ser descritos com um único arquivo de design entry.
- Projetos mais complexos, no entanto, podem ser descritos em vários arquivos de design entry, chamados módulos ou blocos funcionais, para facilitar o desenvolvimento e teste. Isso é chamado de projeto hierárquico, que pode ter vários níveis de hierarquia.



#### Design entry - gráfico




### Design entry – texto (VHDL)

#### Obs.:


- Os blocos de um projeto hierárquico são interligados em um arquivo chamado de topo da hierarquia.
- Não é necessário haver uma uniformidade na forma de descrever os diversos blocos (inclusive o topo) em um projeto hierárquico. Uns podem usar linguagem de descrição de *hardware* e outros diagrama esquemático.

### Quartus II – exemplo



#### Analysis & synthesis


- Verifica erros
- Simplifica as equações visando:
  - Área (número de elementos lógicos) ou
  - Tempo (atrasos)
- Implementa a lógica desejada, usando os recursos do dispositivo alvo, como os elementos lógicos
- Cria a base de dados do projeto



Obs.: Como parte do processo de simplificação e otimização, circuitos lógicos e nós podem ser mudados ou removidos.

#### Functional simulation


- Gera o resultado (resposta) de acordo com a excitação (estímulos) especificados.
- Faz a simulação sem considerar atrasos de propagação (ideal)



		Value at	0 ps	10.0 ns	20.0 ns	30.0 ns	40.0 ns	50.0 ns	60.0
	Name	0 ps	0 ps						
<b>₽</b> 0	Α	A 0							
<u>⊪</u> 1	В	A 0							
<ul><li>2</li><li>3</li><li>4</li></ul>	X	A 0							
<b>⊚</b> 3	Y	A 0							
<b>⊕</b> 4	Z	A 0							
		1							

#### Fitter (place and route)

- Ajusta os requisitos de lógica e temporização do projeto com os recursos disponíveis do dispositivo.
- Aloca cada função lógica para a célula com melhor localização para roteamento e temporização;
- Seleciona os caminhos de interconexões e especificações de pinos apropriados.




#### Obs.:

 Em projetos mais complexos, essa etapa pode levar muito tempo para ser executada, pois a ferramenta testa inúmeras possibilidades para tentar satisfazer os requisitos de tempo especificados.

#### Temporal simulation (timing analysis)


- Gera o resultado (resposta) de acordo com a excitação (estímulos) especificados.
- Faz a simulação considerando os atrasos de propagação, de acordo com um modelo para cada dispositivo específico.



		Value at	0 ps	10.0 ns	20.0 ns	30.0 ns	40.0 ns	50.0 ns	60.(
	Name	0 ps	0 ps						
<b>■</b> 0	Α	A 0							
<u>⊪</u> 1	В	A 0							į
<b>⊚</b> 2	X	A 0							
<b>⊚</b> 3	Y	A 0							
<b>⊕</b> 4	Z	A 0							
									1

#### Assembler

Gera o arquivo que será gravado no dispositivo



### Exercício



Vamos fazer agora um exercício utilizando, como forma de design entry, o editor gráfico.

Inicialmente, é necessário criar, em seu computador, uma pasta para o projeto.
 Vamos usar o nome "Cap2ex1" para a pasta desse projeto. Essa pasta pode estar dentro de outra pasta conveniente para a organização de seu computador, desde que de acordo com as observações abaixo.

#### Obs.:


- Use uma pasta exclusiva para cada projeto
- O nome da pasta, bem como todas as outras pastas no caminho, não pode conter espaço nem caracteres especiais, tais como "ç" ou letras acentuadas. Para separar palavras, pode ser usado o caractere "\_"
- O nome do projeto ou dos arquivos não pode começar com um número

Em seguida, deve ser criado o projeto (project):

 No menu "File", selecionar a opção "New Project Wizard..."

#### Obs.:


- Inicialmente, o software irá criar um arquivo "Cap2ex1.qpf", com as informações do projeto.
- Posteriormente serão criados vários outros arquivos na pasta do projeto, com o mesmo nome, porém com diferentes extensões.




- Na página 1, no primeiro campo, digitar o nome da pasta do projeto ou, usando o botão apontar para a pasta do projeto;
- no segundo campo, digitar o nome do projeto. Vamos usar também o nome "Cap2ex1" para o projeto;
- o terceiro campo será preenchido automaticamente, com o nome do arquivo topo da hierarquia do projeto.

#### Obs.:

 Nesse exercício, os nomes da pasta, do projeto e do arquivo são os mesmos. Isso não é obrigatório, mas desejável, pois facilita a organização




 Na página 2 é solicitado o nome de outros arquivos que fazem parte do projeto. Esse exercício é feito com apenas um arquivo de design entry, ou seja, não é um projeto hierárquico. Portanto, clicar em "Next".



- Na página 3 deve ser configurado o dispositivo alvo para a compilação:
  - Family: Cyclone II ← Device family
  - Package: FBGA
  - *Pin count*: 672 Show in "Avaliable device" list
  - Speed grade: 6
  - *Device*: EP2C35F672C6 (é o primeiro da lista)
- Na página 4 não há o que configurar para esse exercício e a página 5 é apenas um resumo. Então, para encerrar, clicar em "Finish".

#### Obs.:

 Esse mesmo procedimento deverá ser feito para todos os projetos do semestre.




Agora vamos criar o arquivo para a edição do circuito do exercício:


- No menu "File", escolher a opção "New";
- na janela aberta, selecionar a opção "Block Diagram/Schematic File";
- salvar esse arquivo usando o nome "Cap2ex1" (a extensão ".bdf" será adicionada automaticamente)

#### Obs.:

 Para abrir o novo arquivo, pode também ser usado o atalho "Ctrl+N" ou o botão




Ao lado é mostrada a área de trabalho vazia, com a barra de ferramentas no lado esquerdo




- Com o apontador do mouse em qualquer lugar vazio dentro da área de trabalho, fazer um duplo clique (botão esquerdo do mouse) ou, então, clicar no botão para de ferramentas;
- na janela aberta para seleção de símbolos, no campo "Name", digitar "and2". Clicar no botão "OK" e posicionar o símbolo na área de trabalho;
- repetir o procedimento acima para "or2" e "xor".

#### Obs.:


• Usando o botão .... é possível procurar o símbolo desejado na biblioteca do *software*.



- Repetir o procedimento anterior para inserir o símbolo "input". Marcar a opção "Repeat insert mode", para inserir o símbolo duas vezes. Para sair do modo de repetição, teclar "Esc". Posicionar os símbolos à esquerda das portas lógicas.
- Fazer o mesmo para inserir três símbolos "output" à direita das portas lógicas




Após a inserção dos símbolos, a área de trabalho deve estar como mostrado ao lado:



Fazer a conexão entre os símbolos. Para isso:

- Posicionar o apontador do mouse no terminal do símbolo. O cursor deverá mudar de seta para uma cruz;
- clicar e arrastar para fazer a ligação;
- repetir até ligar todos os símbolos conforme indicado.




#### Obs.:

- Um símbolo poderá ser movido depois de feitas as ligações.
- Na barra de ferramentas, se o botão de *rubberbanding* estiver ativado (para dentro), o símbolo será movido com todas as suas ligações. Caso contrário, o símbolo será movido e as ligações permanecerão no mesmo lugar.

Vamos renomear as entradas para A e B e as saídas para X, Y e Z. Para isso:

- Em cada entrada e saída, dar um clique duplo com o mouse onde está escrito "pin\_name" e editar para o nome correspondente, conforme mostrado ao lado;
- salvar o arquivo, usando o atalho
  "Ctlr+S" ou clicando no botão ☐ ou, no menu "File" escolher a opção "Save".




#### Obs.:

• Os nomes dos pinos são sensíveis a letras maiúsculas ou minúsculas.

### Exercício - análise e síntese

Agora que todas as informações do arquivo com o diagrama esquemático já foram inseridas no mesmo, é possível fazer o teste do projeto através da **simulação funcional**. Para isso é necessário, antes, fazer o processo de **análise e síntese**.


- após algum tempo, o processo de análise e síntese é completado.



#### Obs.:

• Outra forma de iniciar o processo de análise e síntese é: no menu "Processing" ativar a opção "Start" e depois "Start Analysis & Synthesis".

### Exercício – teste



Em um projeto de lógica combinacional como o desse exemplo, devem ser testadas todas as combinações possíveis das entradas. Como são 2 entradas, devemos testar  $2^2 = 4$  combinações.

Essas combinações estão mostradas na tabela ao lado.

 Preencher a tabela com o resultado esperado para esse exercício


Entr	adas	Saídas				
А	В	X = A·B	Y = A + B	Z = A ⊕ B		
0	0					
0	1					
1	0					
1	1					

#### Obs.:

• Um teste onde não se conhece o resultado esperado não é um teste, é um experimento.

Agora vamos criar o arquivo para a simulação funcional que, nesse exercício, será feita através de um editor de forma de onda (*waveform*). Nesse arquivo serão programados os estímulos (excitação) para as entradas do projeto e, após o processamento, serão verificados os resultados nas saídas. O teste será concluído com êxito se o resultado obtido for igual ao resultado esperado.


- No menu "File", escolher a opção "New";
- na janela aberta, selecionar a opção "Vector Waveform File";
- salvar esse arquivo usando o nome "Cap2ex1" (a extensão ".vwf" será adicionada automaticamente). A opção "Add file to current project" deverá estar selecionada.



Após a criação do arquivo de simulação, a nova área de trabalho deve estar como mostrado ao lado:


#### Obs.:

Para fazer zoom
 in/zoom out na
 escala de tempo,
 usar o "Ctrl"+mouse
 scroll ou os atalhos
 "Ctrl+Space" e
 "Ctrl+Shift+Space",
 respectivamente.



Para inserir os sinais que vão fazer parte da simulação:


- Com o botão direito do mouse, clicar na área vazia a esquerda, abaixo de "Name";
- selecionar "Insert"
   e, depois, "Insert
   Node ou Bus";
- na janela aberta, clicar no botão "Node Finder...";



- na nova janela aberta, no campo "Filter", selecionar a opção "Pins: all";
- clicar no botão "List";


A janela da esquerda será preenchida com todos os pinos onde é possível fazer a simulação.

- Clicar no botão para selecionar todos os sinais (transferir para a janela da direita);
- clicar em "OK" para terminar e, novamente, em "OK" para fechar a outra janela.



Ao lado, é mostrada a área de trabalho do simulador, já com os sinais inseridos.


Nas saídas, é mostrado XXXXXX, indicando nível lógico desconhecido, pois a simulação ainda não foi efetuada.



A simulação funcional não leva em consideração os atrasos de propagação internos no circuito integrado. Assim, todas as respostas são ideais (instantâneas).


Portanto, a base de tempo de simulação não interessa.

Usaremos uma grade de 10 ns, que é o default do simulador.




Vamos agora configurar os estímulos de entrada para a simulação. As entradas A e B devem ser configuradas para os valores 00, 01, 10 e 11. Para isso:

- Com o mouse, marcar a área da linha da entrada A, entre 20,0 e 40,0 ns;
- clicar no botão da barra de ferramentas lateral




A entrada B será configurada usando outra ferramenta:

- Com o mouse, marcar a área da linha da entrada B, entre 0,0 e 40,0 ns;
- clicar no botão (clock) da barra de ferramentas;
- preencher a janela aberta conforme mostrado ao lado;
- clicar em "OK" para fechar a janela




Agora os estímulos já foram configurados e o arquivo está pronto para a simulação.

• Salvar o arquivo.




É necessário configurar o software para realizar a **simulação funcional** (o *default* é simulação temporal). Para isso:

- No menu "Assignments", escolher a opção "Settings", ou use o atalho "Ctrl+Shift+E";
- na janela aberta, escolher a opção "Simulator Settings" e, ao lado, no campo "Simulation mode:", selecionar a opção "Functional";



- Expandir a opção "Simulator Settings" e escolher a opção "Simulation output file";
- No lado direito, ativar a opção "Overwrite simulation input file with simulation results";
- clicar no botão "OK" para finalizar.

Essa última configuração é para que o resultado da simulação seja salvo no arquivo .vwf.




Antes de fazer a simulação, é necessário criar uma lista de ligações (netlist) para o circuito a ser simulado:

- No menu "Processing" escolher a opção "Generate Functional Simulation Netlist";
- clicar em "OK" na janela de confirmação de comando executado.


Agora **está tudo pronto** para iniciarmos a simulação:

- Clicar no botão da barra de comandos superior, ou usar o atalho "Ctrl+I" ou, no menu "Processing", escolher a opção "Start Simulation";
- após alguns instantes, a simulação está pronta.



Uma **outra maneira** de configurar e iniciar a simulação é:


- No menu "Processing", escolher a opção "Simulator Tool";
- na janela aberta, no campo "Simulation mode", escolher a opção "Functional"
- clicar no botão "Generate Functional Simulation Netlist";
- ativar a opção "Overwrite simulation input file with simulation results";
- clicar no botão stat para iniciar a simulação;
- se o arquivo de simulação (.vwf) não estiver aberto, clicar no botão 🍑 Open



## Para visualizar os resultados:

 Clicar na aba do arquivo de simulação "Cap2ex1.vwf"


Os resultados obtidos correspondem aos resultados esperados?



Comparar com a tabela criada anteriormente

Para testar o projeto no módulo DE2, é necessário compilar o projeto, o que, ao final, irá gerar o arquivo de configuração do FPGA.


- Para compilar, clicar com o mouse no botão da barra de comandos superior;
- após algum tempo, a compilação é completada.



#### Obs.:


• Outras formas de iniciar o processo de compilação são: pelo atalho "Ctrl+L" ou no menu "Processing" ativar a opção "Start\_Compilation".

Reparar que não houve erros, mas ocorreram 3 warnings:



- O primeiro warning "Feature Logiclock ...." é apenas um lembrete de que uma determinada função não está disponível nessa versão gratuita do software;
- O segundo warning "Found 3 outputs pins ...." alerta para o fato de não terem sido especificadas as capacitâncias equivalentes dos circuitos ligados aos pinos de saída. Essas capacitâncias são usadas na simulação de tempo de atraso de saída e, para esse exercício, não são importantes.


Reparar que não houve erros, mas ocorreram 3 warnings:




• O terceiro warning "The Reserve All ...." aponta que não foi feita opção alguma para a especificação do que o compilador deve fazer a respeito do pinos não usados e que, por padrão, foi ajustada para que todos esses pinos se comportem como saída ligadas ao terra (GND). Para simulação, esse warning não é relevante. No entanto, para testar o exercício no módulo DE2, **isso tem de ser mudado**. Lembrar que o módulo possui vários circuitos ligados ao FPGA, que podem ser danificados se ligados ao terra.

- No menu "Assignments" escolher a opção "Device...";
- na janela aberta, clicar no botão "Device and Pins Options...", que está no lado direito;
- na nova janela, selecionar a aba "Unused Pins" e em "Reserve all unused pins:" escolher a opção "As input tri-stated";
- Fechar as janelas com "OK" e depois "OK" novamente.

Dessa forma, os pinos não usados se comportarão como entrada, não gerando conflito com os outros circuitos do módulo.



#### Ocorreu também 1 critical warning:



• O critical warning "No exact pin location ..." aponta para o fato de que não foi especificado em quais pinos do circuito integrado devem ser ligados os sinais de entrada (A e B) e saída (X, Y, e Z) do exercício. Esses pinos devem ser escolhidos de acordo com o projeto do módulo DE2. Para testar o exercício, serão usadas chaves (entradas) e LEDs (saídas). As informações sobre os pinos correspondentes aos recursos existentes no módulo podem ser encontradas no manual do usuário.

Ao lado, um recorte do manual do usuário do módulo DE2

• Para as entradas, serão usadas as chaves 0 e

1:

Sinal	Chave	Pino	
Α	SW[0]	PIN_N25	
В	SW[1]	PIN_N26	

• Para as saídas, serão usados os LEDs vermelhos 0, 1 e 2:

Sinal	LED	Pino
X	LEDR[0]	PIN_AE23
Υ	LEDR[1]	PIN_AF23
Z	LEDR[2]	PIN_AB21

#### Obs.:

• Tabela com os pinos dos LEDs no *slide* seguinte

Table 4.1. Pin assignments for the toggle switches.

Ao lado, um recorte do manual do usuário do módulo DE2

• Para as entradas, serão usadas as chaves 0 e

1:

Sinal	Chave	Pino
Α	SW[0]	PIN_N25
В	SW[1]	PIN_N26

• Para as saídas, serão usados os LEDs

vermelhos 0, 1 e 2:

Sinal	LED	Pino		
Χ	LEDR[0]	PIN_AE23		
Υ	LEDR[1]	PIN_AF23		
Z	LEDR[2]	PIN_AB21		

Signal Name	FPGA Pin No.	Description
SW[0]	PIN_N25	Toggle Switch[0]
SW[1]	PIN_N26	Toggle Switch[1]
SW[2]	PIN_P25	Toggle Switch[2]
SW[3]	PIN_AE14	Toggle Switch[3]
CIAITAI	DINI AE44	Toggle Cuitabl 41

Table 4.1. Pin assignments for the toggle switches.

Signal Name	FPGA Pin No.	Description
LEDR[0]	PIN_AE23	LED Red[0]
LEDR[1]	PIN_AF23	LED Red[1]
LEDR[2]	PIN_AB21	LED Red[2]
LEDR[3]	PIN_AC22	LED Red[3]
LEDDIN	DINI ADOO	LED D-JEA

Table 4.3. Pin assignments for the LEDs.

#### Para especificar os pinos:


- No menu "Assignments" escolher a opção "Pins";
- na janela aberta, clicar na região correspondente à linha do "Node Name" A e coluna "Location", e digitar ou escolher o pino correspondente;
- repetir para os outros os sinais;
- após finalizar a configuração de todos os pinos, fechar a janela (não há necessidade de confirmação).

×	Named:	amed: K							Filter	Pins: all
			Node Name	Direction	Location	I/O Bank	VREF Group	I/O Standard	Reserved	
	1		Α	Input	PIN_AE21	7	B7_N0	3.3-V LVTTL (default)		
	2	<u></u>	В	Input				3.3-V LVTTL (default)		
1	3	•	X	Output				3.3-V LVTTL (default)		
1	4	•	Υ	Output				3.3-V LVTTL (default)		
<u>\S</u>	5	•	Z	Output				3.3-V LVTTL (default)		
Pins	6		< <new node="">&gt;</new>							
₹										
For	For Help, press F1									

Compilar o projeto novamente.


Ainda permanecem 2 warnings, porém, como analisado anteriormente, eles não prejudicam o projeto.

Notar que não há mais critical warnings



#### Programar o dispositivo:

- Clicar no botão da barra de comandos superior ou, no menu "Tools", selecionar opção "Programmer";
- na janela aberta, clicar em "Hardware Setup";
- selecionar opção "USB-Blaster";
- clicar em "Close";




#### Obs.:

O módulo DE2 deverá estar ligado ao computador através da interface USB

clicar em "Start".
 Observar a barra de progresso.

Agora você já pode verificar o funcionamento do seu projeto no hardware alvo em tempo real!



# Fim Até a próxima aula!