## Sistemas Reconfiguráveis Eng. de Computação

Profs. Francisco Garcia e Antônio Hamilton Magalhães

Aula 4 – Linguagem de descrição de hardware (HDL)

Pacote IEEE-1164

Código concorrente

#### Revisão — *tri-state*



#### Lógica de três estados (tri-state)

Buffer tri-state com enable ativo em nível alto Buffer tri-state com enable ativo em nível baixo

Inversor *tri-state* com *enable* ativo em nível alto

Inversor *tri-state* com *enable* ativo em nível baixo

Entra	Entradas		
EN	D	Q	
0	Χ	Z	
1	0	0	
1	1	1	

Entra	adas	Saída
EN	D	Q
1	Χ	Z
0	0	0
0	1	1

Entra	Entradas		
EN	D	Q	
0	Х	Z	
1	0	1	
1	1	0	

Entra	adas	Saída			
EN	D	Q			
1	Х	Z			
0	0	1			
0	1	0			

#### VHDL



- Um problema não resolvido pelo padrão VHDL original foi a "lógica de múltiplos valores", onde a força do *drive* de um sinal (nenhum, fraco ou forte) e valores desconhecidos também são considerados.
- Para resolver isso, foi criado, em 1993, o padrão IEEE 1164, que definia os tipos lógicos de 9 valores: std\_logic escalar e sua versão vetorial std\_logic\_vector. Sendo um subtipo resolvido de seu tipo pai std\_Ulogic, os sinais do tipo std\_logic permitem múltiplos direcionamentos para modelagem de estruturas de barramento, em que a função de resolução conectada lida com atribuições conflitantes de forma adequada.

#### VHDL – IEEE 1164



#### Tipos definidos por IEEE 1164

- STD\_LOGIC / STD\_LOGIC\_VECTOR
- STD\_ULOGIC / STD\_ULOGIC\_VECTOR

Obs.: É necessário declarar biblioteca:

LIBRARY ieee;
USE ieee.std\_logic\_1164.all;

### VHDL – IEEE 1164 Tipo STD\_LOGIC



#### STD LOGIC / STD LOGIC VECTOR $\rightarrow$ 8 valores:

- 'X' → desconhecido forçado
- '0' → nível baixo forçado
- '1' → nível alto forçado
- 'Z' → alta impedância
- 'W' → desconhecido fraco
- 'L'  $\rightarrow$  nível baixo fraco
- 'H'  $\rightarrow$  nível alto fraco
- '-'  $\rightarrow$  não importa (*don't care*)

Aguns desses valores são apenas para simulação ou documentação. '0', '1' e 'Z' são sintetizáveis.

## Quando um nó é excitado por mais de uma fonte, o conflito é resolvido pela tabela:

	X	0	1	Z	W	L	Н	-
X	Χ	X	X	X	X	Χ	Χ	Χ
0	Χ	0	X	0	0	0	0	X
1	Χ	Х	1	1	1	1	1	Χ
Z	Χ	0	1	Z	W	L	Н	X
W	Χ	0	1	W	W	W	W	Χ
L	Χ	0	1	L	W	L	W	Χ
Н	Χ	0	1	Н	W	W	Н	Χ
-	X	X	Χ	Χ	Χ	Χ	Χ	Χ

### VHDL – IEEE 1164 Tipo STD\_ULOGIC



#### STD\_ULOGIC / STD\_ULOGIC\_VECTOR $\rightarrow$ 9 valores:

- Os 8 valores de STD\_LOGIC mais o valor 'U' → não iniciado (uninitialized)
- O valor U se sobrepõe a todos os demais da tabela apresentada no slide anterior

Obs.: Como o objetivo dessa disciplina é descrever circuitos sintetizáveis, vamos usar, basicamente, os valores '0', '1' e 'Z'. Eventualmente, vamos atribuir o valor '-' a objetos com a finalidade de obter a máxima simplificação possível. Isso será visto posteriormente

Obs.: A grande maioria dos PLDs possui pinos com capacidade de trabalhar com lógica *tri-state*, para poderem ser usados como entrada e/ou saída (I/O), mas isso não se aplica à lógica interna dos dispositivos. Entretanto, quando esse comportamento é descrito para um nó interno do dispositivo, em muitos casos o compilador é capaz de criar um circuito funcionalmente equivalente, porém com uma estrutura completamente diferente.

### Códigos em VHDL

Existem dois tipos de código em VHDL:

- Código concorrente (paralelo)
- Código sequencial
  - Tem de estar dentro de um PROCESS

Geralmente usado para lógica combinacional

Pode ser usado para lógica combinacional ou sequencial

Lógica combinacional: A saída atual depende apenas do estado atual das entradas.

**Lógica sequencial**: A saída atual depende não só do estado atual das entradas mas também dos estados anteriores; deve existir uma memória (flip-flop).

### Código concorrente




A linguagem VHDL é inerentemente concorrente (paralela)

- Todas as expressões e declarações são avaliadas ao mesmo tempo (exceto o que está dentro de um PROCESS)
- A ordem das expressões não importa
- O código concorrente é usado, em geral, para lógica combinacional
- No código concorrente é permitido:
  - Uso direto dos operadores
  - A contrução WHEN / ELSE
  - A construção WITH / SELECT / WHEN

### Código concorrente

#### **Exemplos:**

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY Cap4ex1 IS
    PORT
       a, b : IN STD_LOGIC;
x : OUT STD_LOGIC
END cap4ex1;
ARCHITECTURE arch OF Cap4ex1 IS
    SIGNAL s : STD LOGIC;
BEGIN
    s <= NOT b;
    x <= a AND s;
                               A ordem não
END arch;
                                 importa
```



```
ARCHITECTURE arch OF Cap4ex1 IS

SIGNAL s : STD_LOGIC;

BEGIN

x <= a AND s;

s <= NOT b;


END arch;
```

Usaremos o tipo STD\_LOGIC em todos os exemplos e exercícios

### Código concorrente

#### **Exemplos:**

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY Cap4ex2 IS
     PORT
       a, b, c : IN STD_LOGIC; x, y, z : OUT STD_LOGIC
END Cap4ex2;
ARCHITECTURE arch OF Cap4ex2 IS
BEGIN
     z <= '1';  
                                      Ilegal.
     x \leftarrow a AND b;
                                    Múltiplas
     y \leftarrow NOT c;
                                   atribuições
     z <= '0';
END arch;
```



### Construção WHEN / ELSE

• Sintaxe:

signal <= expression1 WHEN condition1 ELSE 


expression2 WHEN condition2 ELSE

Apenas 1 operador de atribuição

expressionN;

Termina com ";"

Obs.: Não existe IF / THEN / ELSE no código concorrente




Não usa separadores

verdadeira / falsa

### Construção WHEN / ELSE

#### **Exemplos:**

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY Cap4ex3 IS
     PORT
        a : IN INTEGER RANGE 0 TO 7;
        b, c, d : IN STD_LOGIC;
z : OUT STD_LOGIC
END Cap4ex3;
ARCHITECTURE arch OF Cap4ex3 IS
BEGIN
     z \leftarrow '1' \text{ WHEN a } >= 5 \text{ ELSE}
           c AND d WHEN a = 2 OR b = '0' ELSE
           '0';
END arch;
```



### Construção WHEN / ELSE

#### **Exemplos:**

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;


ENTITY Cap4ex4 IS

PORT (
    d, en : IN STD_LOGIC;
    q : OUT STD_LOGIC
);

END ENTITY;

ARCHITECTURE arch OF Cap4ex4 IS
BEGIN
    q <= d WHEN en = '1' ELSE 'Z';
END arch;
```





Circuito RTL do exemplo Cap4ex4

Esse circuito foi gerado pela ferramenta RTL Viewer do Quartus II

• Sintaxe:

**WITH identifier SELECT** 

signal <= expression1 WHEN value1, ←

expression2 WHEN value2,

Apenas 1 operador de atribuição

expressionN WHEN valueN; •

Termina com ";"

Valores de identifier


Usa "," para separar

expression1 — 0
expression2 — 1
. signal
.

Obs.: Não existe CASE / SELECT no código concorrente

- Obs:
- A ordem dos valores não importa
- Todos os possíveis valores de identifier têm de ser testados
- Se necessário, o último pode ser WHEN OTHERS
- Podem ser testados mais de um valor por linha:





#### **Exemplos:**


```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY Cap4ex5 IS
    PORT (
        a, b, c: IN STD_LOGIC;
        s : OUT STD_LOGIC
);
END ENTITY;
```

Continua na próxima página

#### **Exemplos:**

```
ARCHITECTURE arch1 OF Cap4ex5 IS
    SIGNAL entradas : STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN
    entradas <= c & b & a;
                                               Operador de
    WITH entradas SELECT
                                               concatenação
        s <= '1' WHEN "000"
              '1' WHEN "001"
                                   Aqui os valores foram
                                   inseridos em ordem
              '1' WHEN "011"
                                   crescente mas, na
                                   realidade, a ordem não
              '1' WHEN "101"
                                   interessa.
              '0' WHEN "110",
              '0' WHEN "111";
END arch1;
```



#### **Exemplos:**

```
ARCHITECTURE arch2 OF Cap4ex5 IS
    SIGNAL entradas : STD_LOGIC_VECTOR(2 DOWNTO 0);


BEGIN
    entradas <= c & b & a;

WITH entradas SELECT
    s <= '0' WHEN "100",
    '0' WHEN "110",
    '0' WHEN "111",
    '1' WHEN OTHERS;

END arch2;


Esse código é
    equivalente
```

ao anterior



#### **Exemplos:**

Esse código também é equivalente ao anterior



#### Circuitos MSI


Vamos ver agora e nas próximas aulas uma série de exemplos de descrição de circuitos combinacionais de média complexidade (MSI = *medium scale integration*) usando as construções estudadas do código concorrente de VHDL.

### Decodificadores (decoder)

- Poucas entradas e muitas saídas
- Apenas uma saída ativa de cada vez
- A entrada de seleção (N bits) indica qual saída a ser ativada
- Pode ter até 2<sup>N</sup> saídas
- As saídas podem ser ativas em nível lógico alto ou baixo
- Pode ter nenhuma, uma ou mais entradas de habilitação (enable)
- A(s) entrada(s) de habilitação pode(m) ser ativa(s) em nível alto ou baixo

### Exemplo dec\_2x4

Exemplo dec\_2x4: decodificador duas entradas de seleção, quatro saídas ativas em nível alto e *enable* ativo em nível alto



En	trad	las	Saídas				
Е	<b>S1</b>	SO	Y3 Y2 Y1 Y0				
0	Х	Х	0	0	0	0	
1	0	0	0	0	0	1	
1	0	1	0	0	1	0	
1	1	0	0	1	0	0	
1	1	1	1	0	0	0	

E = '0' => desabilitado Nenhuma saída ativa.

Nesse caso, a entrada S não interessa


E = '1' => habilitado Uma única saída ativa.

A entrada S determina qual saída ficará ativa

### Exemplo dec\_2x4



Exemplo dec\_2x4: decodificador duas entradas de seleção, quatro saídas ativas em nível alto e enable ativo em nível alto




En	trad	las		Saídas			
E	<b>S1</b>	SO	Y3	Y2	Y1	Y0	
0	Х	Х	0	0	0	0	
1	0	0	0	0	0	1	
1	0	1	0	0	1	0	
1	1	0	0	1	0	0	
1	1	1	1	0	0	0	

#### Continua na próxima página

# Exemplo dec\_2x4 arch1



Exemplo dec\_2x4: decodificador duas entradas de seleção, quatro saídas ativas em nível alto e enable ativo em nível alto




En	trad	las	Saídas			
E	<b>S1</b>	SO	Y3	Y2	Y1	Y0
0	Х	Х	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

# Exemplo dec\_2x4 arch2



Exemplo dec\_2x4: decodificador duas entradas de seleção, quatro saídas ativas em nível alto e enable ativo em nível alto




En	trad	as	Saídas				
E	<b>S1</b>	S0	Y3	Y2	Y1	Y0	
0	Х	Х	0	0	0	0	
1	0	0	0	0	0	1	
1	0	1	0	0	1	0	
1	1	0	0	1	0	0	
1	1	1	1	0	0	0	

# Exemplo dec\_2x4 arch3



Exemplo dec\_2x4: decodificador duas entradas de seleção, quatro saídas ativas em nível alto e enable ativo em nível alto



En	trad	las		Saídas			
E	<b>S1</b>	SO	Y3	Y2	Y1	Y0	
0	Х	Х	0	0	0	0	
1	0	0	0	0	0	1	
1	0	1	0	0	1	0	
1	1	0	0	1	0	0	
1	1	1	1	0	0	0	

```
ARCHITECTURE arch3 OF dec_2x4 IS
BEGIN


y(0) <= '1' WHEN e = '1' AND s = "00" ELSE '0';
y(1) <= '1' WHEN e = '1' AND s = "01" ELSE '0';
y(2) <= '1' WHEN e = '1' AND s = "10" ELSE '0';
y(3) <= '1' WHEN e = '1' AND s = "11" ELSE '0';
```


Obs.: Só pode haver uma ARCHITECTURE ativa em um projeto.

As outras devem estar comentadas.

#### Exercício 1

Implementar um decodificador funcionalmente equivalente ao circuito integrado TTL 74LS138.





INPUTS						OUTPUTS							
E <sub>1</sub>	E <sub>2</sub>	E <sub>3</sub>	A <sub>0</sub>	A <sub>1</sub>	A <sub>2</sub>	00	01	02	03	04	05	06	07
Н	X	Х	Х	Х	Х	Н	н	Н	Н	Н	Н	н	Н
X	Н	X	X	X	X	н	Н	Н	Н	Н	Н	Н	н
X	X	L	X	X	X	н	Н	Н	Н	Н	Н	Н	Н
L	L	Н	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
L	L	Н	н	L	L	н	L	Н	Н	Н	Н	Н	Н
L	L	Н	L	Н	L	н	Н	L	Н	Н	Н	Н	Н
L	L	Н	н	Н	L	н	Н	Н	L	Н	Н	Н	Н
L	L	Н	L	L	Н	н	Н	Н	Н	L	Н	Н	н
L	L	Н	н	L	Н	н	Н	Н	Н	Н	L	Н	н
L	L	н	L	н	н	н	н	Н	н	н	Н	L	н
L	L	Н	н	н	н	н	н	Н	Н	Н	Н	Н	L

H = HIGH Voltage Level

L = LOW Voltage Level


X = Don't Care

#### Exercício 1

Implementar um decodificador funcionalmente equivalente ao circuito integrado TTL 74LS138.

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY dec_74LS138 IS
PORT (
    a: IN STD_LOGIC_VECTOR(2 DOWNTO 0); -- seleção
    ne1, ne2, e3: IN STD_LOGIC; -- enable
    no: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END ENTITY;
.....
```



## Fim Até a próxima aula!