Sistemas Reconfiguráveis Eng. de Computação

Profs. Francisco Garcia e Antônio Hamilton Magalhães

Aula 5 – Exemplos de uso do código concorrente:

- Codificadores com prioridade
 - Multiplexadores

Códigos em VHDL



Na última aula, vimos que existem dois tipos de código em VHDL:

- Código concorrente (paralelo)
 - Uso direto dos operadores
 - Contruções com WHEN:
 - WHEN / ELSE
 - WITH / SELECT / WHEN
- Código sequencial
 - Tem de estar dentro de um PROCESS

Construções do código concorrente



Vimos também que, no código concorrente, existem duas construções que usam WHEN:

```
contrução WHEN / ELSE:

signal <= expression1 WHEN condition1 ELSE
expression2 WHEN condition2 ELSE
sign
expressionN;
```

```
Construção WITH / SELECT / WHEN:

WITH identifier SELECT

signal <= expression1 WHEN value1,
 expression2 WHEN value2,
 ........

expressionN WHEN valueN;
```


Vamos continuar a ver exemplos de descrição de circuitos combinacionais de média complexidade usando essas construções

Codificadores com prioridade (*priority encoder*)

- Muitas entradas e poucas saídas
- A saída(N bits) indica qual entrada está ativada
- Pode ter até 2^N entradas
- As entradas podem ser ativas em nível lógico alto ou baixo
- Se mais de uma entrada estiver ativada, a saída será correspondente à entrada com maior prioridade.
- Pode ter uma saída para indicar que existe alguma entrada ativa
- Pode ter uma ou mais entradas de habilitação (*enable*), que pode(m) ser ativa(s) em nível alto ou baixo.
- No caso de usar *enable*, pode ter uma saída para propagação do estado.

Exemplo enc_4x2


Exemplo enc_4x2: codificador com quatro entradas ativas em nível alto e saída de código com dois bits A[1..0] = saída de código; GS = saída que indica alguma entrada ativa



Exemplo enc_4x2



Exemplo enc_4x2: codificador com quatro entradas ativas em nível alto e saída de código com dois bits A[1..0] = saída de código; GS = saída que indica alguma entrada ativa



+	prior											
Entradas Saídas												
13	12	I1	10	A1	Α0	GS						
0	0	0	0	0	0	0						
0	0	0	1	0	0	1						
0	0	1	Х	0	1	1						
0	1	Х	Х	1	0	1						
1	Х	Х	X	1	1	1						

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;


ENTITY enc_4x2 IS
    PORT (
        i: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        gs: OUT STD_LOGIC;
        a: OUT STD_LOGIC_VECTOR(1 DOWNTO 0)
);

END ENTITY;
......
```

Exemplo enc_4x2



Exemplo enc_4x2: codificador com quatro entradas ativas em nível alto e saída de código com dois bits A[1..0] = saída de código; GS = saída que indica alguma entrada ativa




+	prior.	
-		

	Entr	adas	Saídas			
13	12	l1	10	A1	Α0	GS
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	Х	0	1	1
0	1	Х	Х	1	0	1
1	Х	Х	Х	1	1	1

Ligação encoder / decoder



Pergunta: A saída desse circuito será sempre igual à entrada?




Resposta: Se tiver nenhuma ou apenas uma entrada ativa (alto): sim

Se tiver mais de uma entrada ativa (alto), não, pois o decoder
pode ter somente uma saída ativa

Implementar e testar no módulo DE2 um decodificador funcionalmente equivalente ao circuito integrado TTL 74LS148.

SN54/74LS148 SN54/74LS748 FUNCTION TABLE

	INPUTS								OUTPUTS				
EI	0	1	2	3	4	5	6	7	A2	A1	A0	GS	EO
н	Х	Х	Х	Х	X	Х	Х	Χ	Н	Н	Н	Н	Н
L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L
L	X	X	X	X	X	X	Х	L	L	L	L	L	Н
L	X	X	X	X	X	Х	L	H	L	L	Н	L	Н
L	X	X	X	X	X	L	Н	Н	L	Н	L	L	Н
L	X	X	X	X	L	Н	Н	Н	L	Н	Н	L	Н
L	X	X	X	L	Н	Н	Н	Н	Н	L	L	L	Н
L	X	X	L	Н	Н	Н	Н	Н	Н	L	Н	L	Н
L	X	L	Н	Н	Н	Н	Н	Н	Н	Н	L	L	Н
L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	Н




SN54/74LS148

Multiplexador (multiplex ou mux)




- Muitas entradas de dados e uma única saída
- A entrada de seleção (N bits) seleciona qual entrada de dados será enviada à saída
- Pode ter até 2^N entradas de dados
- Pode ter uma ou mais entradas de habilitação (enable), que pode(m) ser ativa(s) em nível alto ou baixo.
- Também chamado seletor de dados

Exemplo mux_4x1



S[1..0] = entrada de seleção (seleciona qual entrada vai para a saída)

S[1..0] = "00"




	1	Y	_			
			adas			Saída
S1	SO	13 X	12 X	I1	0	Υ 0
0	0	X	X	X	1	1
0	1	Х	Х	0	Х	0
0	1	Х	Х	1	Х	1
1	0	Х	0	Х	Х	0
1	0	Х	1	Х	Х	1
1	1	0	Х	Х	Х	0
1	1	1	Х	Х	Х	1

Exemplo mux_4x1



Exemplo mux_4x1: multiplexador com quatro entradas de dados para uma saída



S[1..0] = entrada de seleção (seleciona qual entrada vai para a saída)

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY mux_4x1 IS
    PORT (
        i: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        s: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
        y: OUT STD_LOGIC
    );
END ENTITY;
......
```

	Entradas											
S1	S0	13	12	l1	10	Υ						
0	0	Х	Х	Х	0	0						
0	0	Х	Х	Х	1	1						
0	1	Х	Х	0	Х	0						
0	1	Х	Х	1	Х	1						
1	0	Х	0	Х	Х	0						
1	0	Х	1	Х	Х	1						
1	1	0	Х	Х	Х	0						
1	1	1	Х	Х	Х	1						

Exemplo mux_4x1

Saída

0

1

0

0


0

10



Exemplo mux_4x1: multiplexador com quatro entradas de dados para uma saída

BEGIN



S0

0

0

0

S1

Entradas

12

Χ

Χ

Χ

11

13

Χ

Χ

Χ

Χ

Χ


S[1..0] = entrada de seleção (seleciona qual entrada vai para a saída)

ARCHITECTURTE arch OF mux_4x1 IS

Exemplo mux_4x1e



Exemplo mux_4x1e: multiplexador com quatro entradas de dados para uma saída, com *enable* ativo alto




```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY mux_4x1e IS
    PORT (
        i: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        s: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
        e: IN STD_LOGIC;
        y: OUT STD_LOGIC
);
END ENTITY;
......
```

Exemplo mux_4x1e



Exemplo mux_4x1e: multiplexador com quatro entradas de dados para uma saída, com *enable* ativo alto



	Saída						
E	S1	S0	13	12	11	10	Υ
0	Х	Х	Х	Х	Х	Х	0
1	0	0	Χ	Х	Х	0	0
1	0	0	Χ	Х	Х	1	1
1	0	1	Χ	Х	0	Χ	0
1	0	1	Χ	Х	1	Χ	1
1	1	0	Χ	0	Х	Χ	0
1	1	0	Х	1	Х	Χ	1
1	1	1	0	Х	Х	Х	0
1	1	1	1	Х	Х	Х	1

```
ARCHITECTURTE arch OF mux_4x1e IS
    SIGNAL aux : STD_LOGIC;


BEGIN

WITH s SELECT
    aux <= i(0) WHEN "00",
        i(1) WHEN "01",
        i(2) WHEN "10",
        i(3) WHEN "11";

y <= aux WHEN e = '1' ELSE -- when enabled
    '0'; -- when disabled

END arch;
```

Exemplo mux_4x1e




Esse circuito funciona como um multiplexador de 8 entradas para 1 saída

Se	eleçâ	Saída	
S2	S1	S0	Υ
0	0	0	10
0	0	1	Ш
0	1	0	12
0	1	1	13
1	0	0	14
1	0	1	15
1	1	0	16
1	1	1	17

Exemplo mux_4x1z

Exemplo mux_4x1z: multiplexador com quatro entradas de dados para uma **saída tri-state**, com *enable* ativo alto



	Saída	Entradas												
	Υ	10	I1	12	13	SO	S1	Ε						
+	Z	Х	Х	Х	Х	Х	Х	0						
	0	0	Χ	Χ	Х	0	0	1						
	1	1	Х	Х	Х	0	0	1						
	0	Χ	0	Х	Х	1	0	1						
	1	Х	1	Х	Х	1	0	1						
	0	Χ	Х	0	Х	0	1	1						
	1	Х	Х	1	Х	0	1	1						
	0	Χ	Χ	Χ	0	1	1	1						
L	1	Х	х	х	1	1	1	1						


```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY mux_4x1z IS
    PORT (
        i: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
        s: IN STD_LOGIC_VECTOR(1 DOWNTO 0);
        e: IN STD_LOGIC;
        y: OUT STD_LOGIC
);

END ENTITY;
......
```

Exemplo mux_4x1z

Exemplo mux_4x1z: multiplexador com quatro entradas de dados para uma **saída tri-state**, com *enable* ativo alto



	Saída						
Е	S1	SO	13	12	l1	10	Υ
0	Х	Х	Х	Х	Х	Х	Z
1	0	0	Х	Х	Х	0	0
1	0	0	Х	Х	Х	1	1
1	0	1	Χ	Х	0	Χ	0
1	0	1	Х	Х	1	Х	1
1	1	0	Χ	0	Χ	Χ	0
1	1	0	Χ	1	Χ	Х	1
1	1	1	0	Х	Х	Χ	0
1	1	1	1	Х	Х	Х	1


```
ARCHITECTURE arch OF mux_4x1z IS
    SIGNAL aux : STD_LOGIC;
BEGIN

WITH s SELECT
    aux <= i(0) WHEN "00",
        i(1) WHEN "01",
        i(2) WHEN "10",
        i(3) WHEN "11";

y <= aux WHEN e = '1' ELSE -- when enabled
    'Z'; -- when disabled


END arch;
```

Exemplo mux_4x1z



Testar, através de simulação funcional, o exemplo **mux_4x1z**


- Após criar o arquivo para simulação, no menu "Edit", na opção "End time...", ajustar o parâmetro "Time" para o valor 1.28us;
- inserir todos os nós para a simulação;
- de 0 até 640 ns, fazer e = '1' (habilitado) e, após esse tempo, e = '0';
- programar a entrada i com uma contagem, contando a cada 10ns;
- programar a entrada s com uma contagem, contando a cada 160ns.






Agora os estímulos já foram configurados e o arquivo está pronto para a simulação.

• Salvar o arquivo.



- No menu "Processing", escolher a opção "Simulator Tool";
- na janela aberta, no campo "Simulation mode", escolher a opção "Functional"
- clicar no botão "Generate Functional Simulation Netlist";
- ativar a opção "Overwrite simulation input file with simulation results";
- clicar no botão start para iniciar a simulação;
- se o arquivo de simulação (.vwf) não estiver aberto, clicar no botão 🌞 Open

O resultado obtivo foi o esperado?







Implementar e testar, no módulo DE2, um multiplexador de 8 entradas para uma saída usando o mux_4x1z criado e testado anteriormente.

- Abrir o arquivo .vhd do projeto mux_4x1z
- No menu "File", escolher a opção "Create/Update" e, na janela aberta, selecionar "Create Symbol File for Current File"

- Criar um arquivo novo, do tipo "Block Diagram/Schematic File"
- Com o apontador do mouse em qualquer lugar vazio dentro da área de trabalho, fazer um duplo clique (botão esquerdo do mouse) para selecionar o símbolo do bloco mux_4x1z criando anteriormente;
- Inserir esse símbolo duas vezes no diagrama.



- Inserir os outros símbolos e fazer as ligações conforme mostrado abaixo;
- salvar o arquivo.





- No menu "Project" selecionar a opção "Set as Top-Level Entity", ou usar o atalho "Cntrl+Shift+J".
- Fazer o processo de **análise e síntese** e verificar as mensagens de erros e avisos
- Vincular as entradas a chaves e a saída a um LED do módulo, conforme tabela de pinos na Aula3
- Compilar e programar o modulo DE2 com o projeto criado;
- Testar e verificar se o funcionamento corresponde ao esperado.

Não esquecer de ajustar a opção "As input tri-stated" para os "Unused Pins"

Para análise e síntese:
ou "Ctrl+K"

Para compilar:

ou "Ctrl+L"

Para programar:



Multiplexador (multiplex ou mux)



Observação:

Seria perfeitamente possível descrever um multiplexador com oito entradas e uma saída, da mesma maneira que foi feito no exemplo mux_4x1, utilizando código concorrente de VHDL.

O uso de dois multiplexadores mux_4x1z para construir um multiplexador 8x1 foi feito como exemplo de um **projeto hierárquico**, para ilustrar como instanciar blocos previamente construídos em um projeto de maior complexidade.

Nesse exemplo, o topo da hierarquia foi feito através de diagrama esquemático. Entretanto, poderia ser feito usando a linguagem VHDL.

Fim Até a próxima aula!