
Sistemas Reconfiguráveis Eng. de Computação


Profs. Francisco Garcia e Antônio Hamilton Magalhães

Aula 10 – Código sequencial em VHDL

Exemplos: Banco de registradores (memória)








```
LIBRARY ieee;
                                       Usado para a
USE ieee.std_logic_1164.all;
                                     conversão de tipos
USE ieee.numeric_std.all;
ENTITY reg32x8 IS
    PORT (
        nclr : IN STD LOGIC;
        clk : IN STD_LOGIC;
        wr_en : IN STD_LOGIC;
         d : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
         addr : IN STD_LOGIC_VECTOR(4 DOWNTO 0);
               : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
END ENTITY;
```




```
D[7..0] Q[7..0] —
ADDR[4..0]

WR_EN
CLR
```


scrita:




```
Escrita:
    PROCESS(nclr, clk)
    BFGTN
         IF nclr = '0' THEN
             mem_reg <= (OTHERS => (OTHERS => '0'));
         ELSIF RISING_EDGE(clk) THEN
             IF wr en = '1' THEN
                  mem reg(addr int) <= d;</pre>
             END IF;
         END IF;
    END PROCESS;
                 Leitura:
    q <= mem reg(addr int);</pre>
END arch1;
```




```
Escrita:
    PROCESS(nclr, clk)
    BFGTN
         IF nclr = '0' THEN
             FOR i IN 0 TO 31 LOOP
                  mem_reg(i) <= (OTHERS => '0');
             END LOOP;
         ELSIF RISING_EDGE(clk) THEN
             IF wr_en = '1' THEN
                  mem_reg(addr_int) <= d;</pre>
             END IF;
         END IF;
    END PROCESS;
                 Leitura:
    q <= mem reg(addr int);</pre>
END arch1;
```




Exemplo reg_32x8z: banco de 32 registradores, igual ao anterior, mas com saída *tri-state*, controlada pelo sinal rd_en, ativo em nível alto.







Exemplo reg_32x8z: banco de 32 registradores, igual ao anterior, mas com saída *tri-state*, controlada pelo sinal rd_en, ativo em nível alto.



O código é o mesmo do exemplo anterior, exceto pelo acréscimo da entrada **rd_en** na **ENTITY** e pela lógica de leitura, descrita abaixo:

```
PROCESS(rd_en, mem_reg, addr_int)

BEGIN

IF rd_en = '1' THEN

q <= mem_reg(addr_int);

ELSE

q <= (OTHERS => 'Z');


END PROCESS;

END arch1;
```


Na próxima página, exemplo de leitura usando código concorrente




Exemplo reg_32x8z: banco de 32 registradores, igual ao anterior, mas com saída *tri-state*, controlada pelo sinal rd_en, ativo em nível alto.




O código é o mesmo do exemplo anterior, exceto pelo acréscimo da entrada rd_en na ENTITY e pela lógica de leitura, descrita abaixo:



Exemplo reg_32x8b: banco de 32 registradores, igual ao anterior, mas com porta bidirecional



nCE	R_nW	Operação	DIO[70]
1	X	Nenhuma	Hi-Z
0	0	Escrita	Entrada
0	1	Leitura	Saída




Modo

INOUT



Exemplo reg_32x8b: banco de 32 registradores, igual ao anterior, mas com porta bidirecional




nCE	R_nW	Operação	DIO[70]
1	X	Nenhuma	Hi-Z
0	0	Escrita	Entrada
0	1	Leitura	Saída

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;
ENTITY reg32x8b IS
    PORT (
        nclr : IN STD LOGIC;
        clk : IN STD_LOGIC;
        nce : IN STD_LOGIC;
        r_nw : IN STD_LOGIC;
        addr : IN STD_LOGIC_VECTOR(4 DOWNTO 0);
              : INOUT STD LOGIC VECTOR(7 DOWNTO 0)
        dio
END ENTITY;
```



Exemplo reg_32x8b: banco de 32 registradores, igual ao anterior, mas com porta bidirecional



nCE	R_nW	Operação	DIO[70]
1	X	Nenhuma	Hi-Z
0	0	Escrita	Entrada
0	1	Leitura	Saída

Essa parte continua igual (exceto pelo nome da ENTITY):

```
ARCHITECTURE arch1 OF reg32x8b IS

TYPE mem_type IS ARRAY(0 TO 31) OF

STD_LOGIC_VECTOR(7 DOWNTO 0);

SIGNAL mem_reg : mem_type;


SIGNAL addr_int : INTEGER RANGE 0 TO 31;

BEGIN

----- Conversão:

addr_int <= TO_INTEGER(UNSIGNED(addr));
```

Exemplo reg_32x8b: banco de 32 registradores, igual ao anterior, mas com porta bidirecional



Modificado em relação aos exemplos anteriores

```
nCER_nWOperaçãoDIO[7..0]1XNenhumaHi-Z00EscritaEntrada01LeituraSaída
```

```
PROCESS(nclr, clk)
BEGIN

IF nclr = '0' THEN


mem_reg <= (OTHERS => (OTHERS => '0'));
ELSIF RISING_EDGE(clk) THEN

IF nce = '0' AND r_nw = '0' THEN

mem_reg(addr_int) <= dio;
END IF;
END IF;
END PROCESS;
```



Exemplo reg_32x8b: banco de 32 registradores, igual ao anterior, mas com porta bidirecional



Modificado em relação aos exemplos anteriores

```
nCER_nWOperaçãoDIO[7..0]1XNenhumaHi-Z00EscritaEntrada01LeituraSaída
```

```
PROCESS(nce, r_nw, mem_reg, addr_int)

BEGIN

IF nce = '0' AND r_nw = '1' THEN

dio <= mem_reg(addr_int);

ELSE

dio <= (OTHERS => 'Z');


END IF;

END PROCESS;

END arch1;
```


Na próxima página, exemplo de leitura usando código concorrente


Exemplo reg_32x8b: banco de 32 registradores, igual ao anterior, mas com porta bidirecional



Modificado em relação aos exemplos anteriores

nCE	R_nW	Operação	DIO[70]
1	X	Nenhuma	Hi-Z
0	0	Escrita	Entrada
0	1	Leitura	Saída







1) Implementar e testar no simulador (simulação funcional) um banco de registradores semelhante ao exemplo reg32x8b, porém com 64 registros de 16 bits cada.

Obs.: Para a simulação de sinais bidirecionais, são necessários dois sinais no diagrama temporal. Um representa o que vem do ambiente externo para o projeto em teste. Outro representa o resultado na porta do projeto e é criado automaticamente pelo simulador, recebendo um sufixo "**result**". Nesse sinal é que irão aparecer os dados de saída, quando a leitura for ativada.

Veja as instruções para a simulação a seguir.


2) Implementar e testar no módulo DE-2 o exemplo reg32x8, usando *pushbuttons* para os sinais **nrst** e **clk**, chaves para as demais entradas e LEDs para as saídas.




Quando o sinal "~result" é criado, ele não está agrupado, aparecendo como uma série de sinais individuais. Eles devem ser agrupados. Para isso:

Selecionar o primeiro desses sinais, clicando com o botão esquerdo do *mouse* em cima de seu nome.


Selecionar todos os sinais, pressionando "Ctrl" enquanto clica no último sinal.




Clicar com o botão direito do mouse, selecionar "Grouping" e depois "Group..."



Na janela aberta, editar o nome do grupo, deletando os colchetes e tudo que está dentro deles.




Selecionar "OK" para criar o grupo




No entanto, a ordem dos bits dentro do grupo ficou com o bit 0 em cima, enquanto o sinal dio tem o bit 15 em cima. Para inverter a ordem:

Selecionar o grupo dio~result. Clicar com o botão direito do mouse, selecionar "Group and Bus Bit Order" e depois inverter a seleção na segunda janela.




Ao lado é mostrado o grupo criado e na ordem correta.



O sinal **dio** deverá ser configurado para alta impedância ('Z') todo o tempo, exceto para as operações de escrita, quando deve ser configurado com o dado a ser escrito.

Não é necessário configurar o sinal dio~result. Ele mostrará automaticamente os dados nas operações de leitura.



Obs.: Para a simulação mostrada acima, os sinais **dio** e **dio~result** foram configurados para mostrar os seus valores em hexadecimal, para facilitar a interpretação dos resultados. Para isso:

Clicar no nome do sinal com o botão direito do mouse. Selecionar "Properties" e depois, no campo "Radix", selecionar "Hexadecimal"

