



Pontifícia Universidade Católica de Minas Gerais Instituto de Ciências Exatas e Informática Departamento de Engenharia de Computação

Relatório: Trabalho Prático 1

Multiplexador de Endereçamento e ULA

Professores: Antônio Hamilton Magalhães

Bruno Luiz Dias Alves de Castro Rafael Ramos de Andrade

Belo Horizonte Campus Coração Eucarístico

18 de outubro de 2024

Conteúdo

L	Intr	oduça	О.																	
	1.1	TP1																		
		1.1.1	C	bje	tivos	S .								•			•	•	•	
2	AD	$\mathbf{DR}_{-}\mathbf{M}$	U	X																
	2.1	Tabela	a V	erd	ade															
	2.2	Imple	me	ntag	ção e	em	VF	HDI												
		2.2.1	A	rqu	itetı	ıra					•			•			•			
3	UL	A (Uni	ida	de	Lóg	gica	a A	\rit	in	ét	ica	1)								
	3.1	ULA I	Pro	pos	sta.															
	3.2	Impler	me	ntag	ção															
	3.2	Impler 3.2.1			ção , OF															
	3.2	_	X	OR	, OF	R, A	AN	Dε	e C	ON	1									
	3.2	3.2.1	X A	OR DD		R, <i>I</i> JB,	AN IN	D ε	e C e D	OM EC	I]									
	3.2	3.2.1 3.2.2	X A P	OR DD ASS	, OF	R, A JB, e P	AN IN PAS	D ε [C ε [S_E	e C e D 3	OM EC	Ι	· ·	 		 					
	3.2	3.2.1 3.2.2 3.2.3	X A P S	OR DD ASS WA	, OH , SU S_A	R, A JB, e P	AN IN AS	D ε [C ε [S_E 	e C e D B	OM DEC 	I	· ·	 	 	 	 		 		
	3.2	3.2.1 3.2.2 3.2.3 3.2.4	X A P S B	OR DD ASS WA S e	, OF , SU S_A P .	R, A JB, e P	AN IN AS	D 6 [C 6 [S_E]	e C e D 3 ·	OM DEC 	И	· · · · · ·	 	 	 · ·	 		 		
	3.2	3.2.1 3.2.2 3.2.3 3.2.4 3.2.5	X A P S B	OR DD ASS WA S e R e	, OF , SU S_A P . BC	R, A UB, e P 	AN IN PAS	D 6 C 6 S_H	e C e D 3	OM DEC 	·		 	 	 	 		 		
	3.2	3.2.1 3.2.2 3.2.3 3.2.4 3.2.5 3.2.6	X A P S B R	OR DD ASS WA S e R e	, OF , SU S_A P . BC RL	R, A JB, e P 	AN IN PAS	D & C & C & C & C & C & C & C & C & C &	e C e D 3	OM DEC 	· · · · · · · · · · · · · · · · · · ·			 ·	 	 		 		

1 Introdução

Durante as aulas da disciplina de Sistemas Reconfiguráveis, fomos introduzidos à linguagem VHDL. VHDL (VHSIC Hardware Description Language) é uma linguagem de descrição de hardware. Com ela, podemos montar circuitos lógicos de maneira totalmente textual, o que garante à linguagem uma grande vantagem ante à soluções visuais.

1.1 TP1

Como primeiro trabalho prático (TP1), são propostas as montagens de dois circuitos utilizando a linguagem VHDL para a placa de desenvolvimento Altera:

- Um ADDR_MUX (Multiplexador de Endereçamento) (Secção 2)
- Uma ULA (Unidade Lógica Aritimética) (Secção 3)

Ambos os circuitos devem ser desenvolvidos utilizando programação concorrente, ou seja, sem trechos sequênciais no código-fonte.

1.1.1 Objetivos

Entre os objetivos que temos com o desenvolvimento deste trabalho prático podemos listar:

- Aprender conceitos básicos da linguagem VHDL;
- Implementar utilizando programação concorrente os dois circuitos propostos;
- Compilar os circuitos e testar os resultados na placa de desenvolvimento Altera;

2 ADDR_MUX

O multiplexador de endereços é um mux com uma saída de endereço (abus_out), de 9 bits, que deve ser igual a concatenação da entrada de seleção de banco para endereçamento indireto (irp_in), de 1 bit, com a entrada para endereçamento indireto (ind_addr_in), de 8 bits, quando todos os bits da entrada de endereçamento direto (dir_addr_in) forem iguais a 0. Caso contrário, a saída deve ser a concatenação da entrada de seleção de banco para endereçamento direto (rp_in), de 2 bits, concatenada com a entrada para endereçamento direto (dir_addr_in) de 7 bits.

2.1 Tabela Verdade

A lógica do multiplexador é simples e pode ser representada por uma pequena tabela verdade.

dir_addr_in	abus_out
0000000	irp_in & ind_addr_in
maior que 0	rp_in & dir_addr_in

2.2 Implementação em VHDL

Na implementação em VHDL foram declaradas 5 portas utilizando os tipos STD_LOGIC para a entrada de 1 bit e STD_LOGIC_VECTOR para as entradas e saída de vários bits, esse tipo foi importado da biblioteca IEEE.

2.2.1 Arquitetura

A lógica da arquitetura é bem simples e pode ser descrita com apenas uma linha de código, onde foi utilizado a estrutura WHEN...ELSE para descrever as relações entre as portas de entrada e a porta de saída.

```
abus_out <= irp_in & ind_addr_in WHEN dir_addr_in = "0000000" 
ELSE rp_in & dir_addr_in;
```

3 ULA (Unidade Lógica Aritimética)

A ULA (Unidade Lógica Aritimétrica) é um dos componentes mais básicos de um processador. Como o nome já indica, a ULA é responsável por todas as operações lógicas (como OR, AND e Shift) e aritiméticas (como soma e subtração) realizadas em nosso circuito.

De maneira simplificada, a ULA receberá um comando, composto por seletores de operação e bits, e operandos. Na saída temos o resultado da operação desejada.

Como uma ULA opera de maneira concorrente, todas as operações implementadas são "executadas ao mesmo tempo". Um Multiplexador é usado para selecionar a operação correta.

3.1 ULA Proposta

Neste trabalho prático, a ULA proposta deve possuir as seguintes funções:

Função	op_code	Descrição	z_out	c_out	$\mathrm{dc}_{ ext{-}\mathrm{out}}$
XOR	0000	XOR Lógico	1, se res. $= 0$	-	-
OR	0001	OR Lógico	1, se res. $= 0$	-	-
AND	0010	AND Lógico	1, se res. $= 0$	-	-
CLR	0011	Limpa	1	-	-
ADD	0100	Soma	1, se res. $= 0$	1 se carry	0 se <i>carry</i> no nibble
SUB	0101	Subtração	1, se res. $= 0$	0 se borrow	0 se borrow no nibble
INC	0110	Incremento	1, se res. $= 0$	-	-
DEC	0111	Decremento	1, se res. = 0	-	-
PASS_A	1000	Passa 'A'	1, se res. $= 0$	-	-
PASS_B	1001	Passa 'B'	1, se res. $= 0$	-	-
COM	1010	Complemento	1, se res. = 0	-	-
SWAP	1011	Permuta nibbles	1, se res. = 0	-	-
BS	1100	$bit_sel = 1$	a_in[bit_sel]	-	-
BC	1101	$bit_sel = 0$	a_in[bit_sel]	-	-
RR	1110	Rotação p/ dir.	-	a_in[0]	-
RL	1111	Rotação p/ esq.	-	a_in[7]	-

O sinais de entrada e saída são os seguintes:

Nome	Tamanho	Tipo	Descrição
a_in	8 bits	Input	Entrada de dados A
b_in	8 bits	Input	Entrada de dados B
c_in	1 bit	Input	Entrada de carry
op_sel	4 bits	Input	Seletor de operação
bit_sel	3 bits	Input	Seletor de bit
r_out	8 bits	Output	Saída do resultado
c_out	1 bit	Output	Saída de carry/borrow
dc_out	1 bit	Output	Saída de digit carry/borrow
z_out	1 bit	Output	Saída de zero

3.2 Implementação

Nossa implementação, feita em VHDL, consiste na utilização de métodos e bibloiotecas já implementadas, bem como lógica implementada por nós. Abaixo explicamos como foram implentadas cada uma das funções proportas.

3.2.1 XOR, OR, AND e COM

Esses métodos forma implemntados usando as funções lógicas disponíveis nativamente na linguagem VHDL.

```
aux <=
a XOR b WHEN "0000", — XOR
a OR b WHEN "0001", — OR
a AND b WHEN "0010", — AND

[...]

NOT a WHEN "1010", — COM
```

3.2.2 ADD, SUB, INC e DEC

As funções de ADD (Adição), SUB (Subtração), INC (Incremento) e DEC (Decremento) foram implementadas usando operações aritiméticas já inclusas na linguagem. Para as funções de ADD e SUB, os operandos A e B são utilizados, e já para as operações de INC e DEC, apenas o operando A e a constante 1.

3.2.3 PASS_A e PASS_B

Talvez as operações mais simples, ambas não utilizam nenhuma lógica. As entradas A e B são apenas "copiadas" para a saída.

3.2.4 SWAP

A operação de SWAP é feita invertando os dois nibbles

```
aux <= '0' & a(3 DOWNIO 0) & a(7 DOWNIO 4) WHEN "1011", — SWAP
```

A concatenação com zero no início será explicada na implementação do c_out.

3.2.5 BS e BC

As operações de BS (bit set) e BC (bit clear) implementam a seguinte lógica: para "setarmos" um bit para 1, podemos fazer uma operação OR da entrada com uma string de zeros, mas com um único um na posição que desejamos que seja igual à 1. Isso garanterá que este bit será sempre 1, e od demais são copiados. Podemos obter essa string efetuando um shift lógico de 1 um número bit_sel de casas.

A operação BC funciona de maneira semalhando, mas deve ser feita com um AND no lugar do OR, e a *string* deve ser de 1s com um único zero na posição desejada. Para isso, fazemos mesma operação que anteriormente, mas invertemos o resultado.

3.2.6 RR e RL

As operações de RR (*Rotate Right*) e RL (*Rotate Left*) foram implementadas selecionando os bits necessários, e concatenando à entrada c_in.

```
aux <=
'0' & c_in & a(7 DOWNIO 1) WHEN "1110", — RR
'0' & a(6 DOWNIO 0) & c_in WHEN "1111"; — RL
```

3.2.7 z_out

A saída z_out é usada para indicar que o resultado é zero para a maioria das operações, com duas excessões: a de CLR (já que o resultado sempre é zero), e as operações BS e BC onde ele deve ser o bit da entrada A na posição bit_sel.

Para isso, verificamos se a operação termina com a sequência "110" (utilizada por ambas as operações) e colocamos o bit correto na saída. Caso contrário, ela é 1 caso a saída seja zero.

```
z_out <=
a(TO_INTEGER(UNSIGNED(bit_sel)))
WHEN op_sel(3 DOWNIO 1) = "110" --- BS and BC
ELSE '1' WHEN aux(7 DOWNIO 0) = "000000000";</pre>
```

3.2.8 c_out

Para idetificarmos um *carry* (ou um *borrow*), há várias rotas que podemos tomar. Poderiamos, por exemplo, implementar cirtuitos lógicos capazar de identificar que ele ocorreu. Mas, para simplificar a operação, podemos chegar no mesmo resultado simplesmente aumentando o número de bits dos nossos dois operandos em 1. Podemos então copiar o bit mais significativo para a saída c_out. Caso um *carry* ou um *borrow* ocorra, esse bit será um.

```
r_{\text{out}} \le aux(7 \text{ DOWNIO } 0);

c_{\text{out}} \le aux(8);
```

Para evitarmos que o 9^o bit seja copiado para a saída, usamos um buffer aux, e apenas os bits de 7 à 0 são copiados para a saída c_out.

3.2.9 dc_out

Para identificarmos um *carry* ou *borrow* em um *nibble*, podemos faer algo similar ao que fizemos c_out. Criamos um auxiliar com 5 bits, e verificamos o copiamos para a saída, após executada a operação necessária.

```
aux_nibble <=
   ('0' & a(3 DOWNIO 0)) +
        ('0' + b(3 DOWNIO 0)) WHEN op_sel(0) = '0'
        ELSE ('0' & a(3 DOWNIO 0)) - ('0' & b(3 DOWNIO 0));

dc_out <= aux_nibble(4);</pre>
```

4 Conclusion

Quisque ullamcorper placerat ipsum. Cras nibh. Morbi vel justo vitae lacus tincidunt ultrices. Lorem ipsum dolor sit amet, consectetuer adipiscing elit. In hac habitasse platea dictumst. Integer tempus convallis augue. Etiam facilisis. Nunc elementum fermentum wisi. Aenean placerat. Ut imperdiet, enim sed gravida sollicitudin, felis odio placerat quam, ac pulvinar elit purus eget enim. Nunc vitae tortor. Proin tempus nibh sit amet nisl. Vivamus quis tortor vitae risus porta vehicula.