#### ภาควิชาวิศวกรรมคอมพิวเตอร์

### สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

### 01076245 วิชา Advance Digital System Design Laboratory, ห้องเรียน ECC-501, 502

## การทดลองที่ 3: การใช้งานคำสั่ง Process

### <u>วัตถุประสงค์</u>

- 1. เพื่อให้นักศึกษาฝึกเขียนภาษา VHDL เบื้องต้น
- 2. เพื่อศึกษาการออกแบบวงจรด้วยคำสั่ง Process
- 3. เพื่อศึกษาการออกแบบวงจร FlipFlop

#### <u>หมายเหตุ</u>

- 1. นักศึกษาที่มีหนังสือ ให้พิมพ์เฉพาะหน้าแรกของเอกสารการทดลองนี้ก็พอ
- 2. ทำการทคลองตามหนังสือหัวข้อการทคลองที่ 4.1 4.3.2 หน้าที่ 242 ถึง 272 ก่อน


#### การทดลอง

- 1. ทำการทดลองตามรายละเอียดด้านล่างนี้ โดยตัวอย่างจะเป็นโปรแกรมภาษา VHDL ของการสร้าง Flip flop แบบต่างๆ และวงจรนับ
- 2. ทำการรวบรวม แก้ไข ปรับปรุง เปลี่ยนแปลง โปรแกรมตัวอย่างให้เป็นวงจรนับขึ้น 0 9 โดยแสดงผล ที่ตัวแสดงผลเจ็ดส่วนจำนวน 1 หลัก โดยกำหนดให้ตัวเลขนับขึ้นทุกๆ 1,000 mS
- 3. ทำการโปรแกรมที่แก้ไขลงบอร์ดทดลอง แล้วเรียกอาจารย์ผู้คุมการทดลองมาตรวจ

### รายละเอียดการทดลอง

#### 4.1 แลตช์

แลตช์พื้นฐานได้แก่ แลตช์แบบ NAND Gate และ NOR Gate แสดงคังรูปที่ 4.1 และรูปที่ 4.2 ตามลำคับ โดยที่ Invalid จะ เป็นสถานะที่ Q และ Q\_bar (หรือ Q) มีลอจิกเหมือนกันซึ่งไม่เป็นความจริง ส่วนสถานะ Hold นั้นวงจรจะไม่มีการเปลี่ยนสถานะ (Latch) แลตช์เป็นหน่วยความจำพื้นฐานและไม่จัดว่าเป็นวงจรซีเควนเชียล เนื่องจากเอาต์พุตของแลตช์นั้นไม่ขึ้นกับค่าอินพุต และ/หรือค่าที่จำเอาไว้ (State)



4.1a) ผังวงจร NAND Gate Latch


In	put	Οι	ıtput	Remark		
S	R	Q	Q_bar			
1	1	Q (0/1)	Q_bar (1/0)	Hold (No change)		
0	1	1	0	Set		
1	0	0	1	Clear		
0	0	1	1	Invalid		

4.1b) ตารางความจริงของวงจร NAND Gate Latch

```
library IEEE;
 3
     use IEEE.STD_LOGIC_1164.ALL;
                                                            Q และ Q_bar มี Mode เป็น buffer เนื่องจากในรูปที่
     entity NAND_GATE_LATCH is
 5
         Port (R,S : in STD_LOGIC;
Q,Q_bar : buffer STD_LOGIC)
                                                            4.1a) นั้นเอาต์พุตของ Q และ Q_bar ถูกต่อกลับเข้า
 6
                                                            มาที่อินพตของแนนค์เกตอีกตัวที่เหลือ
 8
     end NAND GATE LATCH;
 9
10
     architecture Behavioral of NAND_GATE_LATCH is
11
             Q <= S mand Q_bar;
12
13
        Q bar <= R nand Q;
14
     end Behavioral;
```

รูปที่ 4.1c) โค้ดของวงจร NAND Gate Latch

ฐปที่ 4.1 NAND Gate Latch



4.2a) ผังวงจร NOR Gate Latch

Inj	put	Ou	ıtput	Damanis		
S	R	Q	Q_bar	Remark		
0	0	Q (0/1)	Q_bar (1/0)	Hold (No change)		
1	0	1	0	Set		
0	1	0	1	Clear		
1	1	0	0	Invalid		

4.2b) ตารางความจริงของวงจร NOR Gate Latch

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
3
                                                         Q และ Q_bar มี Mode เป็น buffer เนื่องจากใน
5
    entity NOR GATE LATCH is
                                                         รูปที่ 4.1a) นั้นเอาต์พุตของ Q และ Q bar ถูกต่อ
         Port(R,S : in STD_LOGIC;
 6
              Q,Q_bar : buffer STD_LOGIC);
7
                                                         กลับเข้ามาที่อินพุตของนอร์เกตอีกตัวที่เหลือ
8
    end NOR_GATE_LATCH;
10
    architecture Behavioral of NOR_GATE_LATCH is
11
12
            Q <= R nor Q bar;
        Q_bar <= S nor Q;
13
    end Behavioral;
```

#### 4.2c) โค้ดของวงจร NOR Gate Latch

ฐปที่ 4.2 NOR Gate Latch

แลตซ์อีกชนิดที่ผู้อ่านควรทราบ คือ D Latch ซึ่ง D Latch จะมี D เป็นอินพุตและ Q เป็นเอาต์พุต โดยมีตารางความจริง แสดงดังรูปที่ 4.3a) และมีโค้ด VHDL แสดงดังรูปที่ 4.3b) โดยที่การแลตซ์ค่าของอินพุตจะทำได้ก็ต่อเมื่อขา Gate G = 1

Inp	out	Output	Remark				
G	D	Q					
0	0	Q (0/1)	Hold (No change)				
0	1	Q (0/1)	Hold (No change)				
1	0	0					
1	1	1					

4.3a) ตารางความจริงของ D Latch

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
    entity D LATCH is
        Port ( G,D : in STD LOGIC;
               Q : out STD LOGIC);
 8
    architecture Behavioral of D LATCH is
10
11 begin
     process (G,D)
12
13
         begin
            if G='1' then Q <= D;
14
            end if:
15
         end process:
17 end Behavioral;
```

4.3b) โค้ดของวงจร D Latch

รูปที่ 4.3 ตารางความจริงและ โค้ดของวงจร D Latch

## การทดลองที่ 4.1.1 แลตช์

## วัตถุประสงค์


- 1) เพื่อทำความเข้าใจเกี่ยวกับหลักการทำงานของวงจรแลตช์ต่างๆ
- 2) เพื่อสร้างวงจรแลตช์โดยวิธีการเขียนด้วยโค้ด VHDL แล้วโปรแกรมลงชิพ CPLD และ FPGA

## อุปกรณ์ทดลอง

บอร์ด CPLD Explorer XC9572XL หรือ CPLD Explorer XC9572 และ FPGA Discovery-III XC3S200F หรือ FPGA Discovery-III XC3S200F4

#### 1 สร้างวงจร NAND Gate latch และ NOR Gate latch ด้วย CPLD

สร้าง Folder ชื่อ ch4v ไว้ในไดรฟ์ C แล้วเขียนโค้ด VHDL ของวงจรผังวงจรดังรูปที่ L1.1 ได้ดังรูปที่ L1.2 จากนั้นสร้าง ไฟล์โดยใช้ Project Location (หรือ Folder) ชื่อ ch4v แล้วกำหนด Project Name และ Source File ชื่อ ex4 1 1vcxl



รูปที่ L1.1 ผังวงจร NAND Gate latch และ NOR Gate latch

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
3
4
    entity ex4_1_1vcxl is
5
        Port (S1,R1,S2,R2: in STD LOGIC;
6
7
               Q1,Q1_bar,Q2,Q2_bar : buffer STD_LOGIC);
8
    end ex4 1 1vcxl;
9
10
    architecture Behavioral of ex4 1 1vcxl is
11
               ----NAND GATE LATCH----
12
          Q1 <= S1 mand Q1 bar;
13
14
      Q1 bar <= R1 nand Q1;
           -----NOR GATE LATCH-----
15
16
      Q2_bar <= S2 nor Q2;
          Q2 <= R2 nor Q2 bar;
17
18
    end Behavioral:
```

รูปที่ L1.2 โค้ด VHDL ของวงจร NAND Gate latch และ NOR Gate latch

การกำหนดขาสัญญาณต่างๆ ให้กับวงจรโดยจะใช้ปุ่มกด PB1-PB4 เป็นอินพุตและ LED1-LED4 เป็นเอาต์พุต กล่าวคือ


```
S1 = PB1 = INPUT = p39 Q1 = LED1 = OUTPUT = p38

R1 = PB2 = INPUT = p40 Q1_bar = LED2 = OUTPUT = p37

S2 = PB3 = INPUT = p42 Q2 = LED3 = OUTPUT = p36

R2 = PB4 = INPUT = p43 Q2_bar = LED4 = OUTPUT = p35
```

โดยพิมพ์ใน Assign Package Pins สรุปดังนี้



รูปที่ L1.3 Assign Package Pins

หลังจากโปรแกรมวงจรลงชิพ CPLD แล้วทคลองกคปุ่ม PB1-PB4 และให้สังเกตดูผลที่ LED1-LED4 ว่าให้ลอจิกเอาต์พุต เป็นไปตามทฤษฎีหรือไม่ จากนั้นให้สังเกตดูผลสถานะที่เป็น "Invalid" ว่าเป็นอย่างไร แล้วทำการบันทึกผลการทคลอง

แม้ว่า Xilinx Synthesis Tool หรือ XST จะรองรับโหมด Buffer แต่ซอฟต์แวร์ทูล XST แนะนำให้หลีกเลี่ยงการใช้โหมด Buffer ดังนั้นเราจึงเขียนโก้ดใหม่ได้ดังรูปที่ L1.4 จากนั้นให้ทำการทดลองซ้ำ

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
 5
   entity ex4_1_1vcxl is
      Port (S1,R1,S2,R2: in STD LOGIC;
 6
 7
              Q1,Q1 bar,Q2,Q2 bar : out STD LOGIC);
   end ex4 1 1vcxl;
8
   architecture Behavioral of ex4_1_1vcxl is
10
     signal Q1T,Q1T_bar,Q2T,Q2T_bar : STD_LOGIC;
11
12
13
           -----NAND GATE LATCH-----
         Q1T <= S1 mand Q1T bar;
14
     Q1T_bar <= R1 nand Q1T;
15
         Q1 <= Q1T;
16
      Q1 bar <= Q1T bar;
17
     -----NOR GATE LATCH-----
18
19
      Q2T bar <= S2 nor Q2T;
         _____Q2T <= R2 nor Q2T_bar;
20
         Q2 <= Q2T;
     Q2 bar <= Q2T_bar;
22
23 end Behavioral;
```

รูปที่ L1.4 โค้ด VHDL ที่เขียนโดยประกาศใช้ Signal

#### 2 สร้างวงจร NAND Gate latch และ NOR Gate latch ด้วย FPGA

สร้าง Folder ชื่อ ch4v ไว้ในใครฟ์ C (ในกรณีที่ยังไม่สร้าง Folder ชื่อ ch4v) จากนั้นออกแบบ NAND Gate latch และ NOR Gate latch ซึ่งมีผังวงจรแสดงดังรูปที่ L1.1 และโค้ด VHDL แสดงดังรูปที่ L2.1 โดยใช้ Project Location ชื่อ ch4v แล้ว กำหนด Project Name และ Source File ชื่อ ex4 1 1vf

การกำหนดขาสัญญาณต่างๆ ให้กับวงจรโดยจะใช้ปุ่มกด PB1-PB4 เป็นอินพุตและ LED L0-L3 เป็นเอาต์พุต กล่าวคือ

```
S1 = PB1 = INPUT = p44
                                                = L3 = OUTPUT = p76
                                         Q1
            R1 = PB2 = INPUT = p46
                                          Q1 \text{ bar} = L2 = OUTPUT = p69
            S2 = PB3 = INPUT = p47
                                         Q2 = L1 = OUTPUT = p77
                                         Q2_bar = L0 = OUTPUT = p70
            R2 = PB4 = INPUT = p50
2 library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
4
5
   entity ex4 1 1vf is
     Port (S1,R1,S2,R2 : in STD LOGIC;
6
7
              Q1,Q1 bar,Q2,Q2 bar : buffer STD LOGIC);
   end ex4 1 1vf;
10 architecture Behavioral of ex4 1 1vf is
11
12
   -----NAND GATE LATCH-----
        Q1 <= S1 mand Q1 bar;
13
    Q1 bar <= R1 nand Q1;
14
         -----NOR GATE LATCH-----
15
    Q2 bar <= S2 nor Q2;
16
         Q2 <= R2 nor Q2 bar;
17
18 end Behavioral;
```

รูปที่ L2.1 โค้คของวงจร NAND Gate latch และ NOR Gate latch

พิมพ์ใน Assign Package Pins สรุปดังรูปที่ L2.2

Χ	Cilinx P	ACE - [Desig	n Obje	ect List - l	I/O Pins]										
F	File Edit View IOBs Areas Tools Window Help														
	ı 📂 🖫	🖨   n	M	<b>≠</b> 12	日日[5		. ₽	4 0	ru 📈 🏴 💍		∹્વ્	Q XX Q			
1/	O Name	I/O Direction	Loc	Bank	I/O Std	. Vre	ef Vcco	Drive Str.	Termination	Slew	Delay	Diff. Type	Pair Name	Local Clock	
Q	11	Output	p76	BANK3	LVCMOS33	N/A	3.30			SLOW		Unknown			
Q	1_bar	Output	p69	BANK4	LVCMOS33	N/A	3.30			SLOW		Unknown			
Q	2	Output	p77	BANK3	LVCMOS33	N/A	3.30			SLOW		Unknown			
Q	2_bar	Output	p70	BANK4	LVCMOS33	N/A	3.30			SLOW		Unknown			
R	:1	Input	p46	BANK5	LVCMOS33	N/A	3.30					Unknown			
R	2	Input	p50	BANK5	LVCMOS33	N/A	3.30					Unknown		Г	
S	1	Input	p44	BANK5	LVCMOS33	N/A	3.30					Unknown			
S	2	Input	p47	BANK5	LVCMOS33	▼ N//2	3.30	i				Unknown			

ฎปที่ L2.2 Assign Package Pins

หลังจากโปรแกรมวงจรลงชิพ FPGA แล้วให้ทดลองกดปุ่ม PB1-PB4 และให้สังเกตคูผลที่ LED L0-L3 ว่าให้ลอจิก เอาต์พุตเป็นไปตามทฤษฎีหรือไม่ จากนั้นให้สังเกตคูผลสถานะที่เป็น "Invalid" ว่าเป็นอย่างไร แล้วทำการบันทึกผลการทดลอง

แม้ว่า Xilinx Synthesis Tool หรือ XST จะรองรับโหมด Buffer แต่ซอฟต์แวร์ทูล XST แนะนำให้หลีกเลี่ยงการใช้โหมด Buffer ดังนั้นเราจึงเขียนโค้ดใหม่ได้ดังรูปที่ L2.3 จากนั้นให้ทำการทดลองซ้ำ

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
   entity ex4_1_1vf is
     Port (S1,R1,S2,R2 : in STD_LOGIC;
6
7
              Q1,Q1 bar,Q2,Q2 bar : out STD LOGIC);
8
   end ex4_1_1vf;
9
10
   architecture Behavioral of ex4 1 1vf is
      signal Q1T,Q1T_bar,Q2T,Q2T_bar : STD LOGIC;
11
12
        -----NAND GATE LATCH-----
13
         Q1T <= S1 nand Q1T bar;
14
     Q1T bar <= R1 nand Q1T;
15
16
         Q1 <= Q1T;
17
      Q1 bar <= Q1T bar;
           -----NOR GATE LATCH-----
18
      Q2T bar <= S2 nor Q2T;
19
         Q2T <= R2 nor Q2T bar;
20
21
         Q2 <= Q2T;
       Q2 bar <= Q2T bar;
22
   end Behavioral;
```

L2.3 โค้ด VHDL ที่เขียนโดยประกาศใช้ Signal

#### 4.2 ฟลิปฟลอป

ฟลิปฟลอป (Flip-Flop) เป็นหน่วยความจำ (Memory element) ที่อาจประกอบด้วยแลตช์หลายตัว โดยที่เอาต์พุตของ ฟลิปฟลอปจะเปลี่ยนสถานะก็ต่อเมื่อมีการทริกด้วยขอบ (Edge triggered) ของสัญญาณนาฬิกา (Clock) เท่านั้น

#### 1) D Flip-Flop

D Flip-Flop แต่ละชนิดแสดงดังตารางความจริงและโค้ด VHDL ในรูปที่ 4.4 ถึงรูปที่ 4.6 โดย C เป็นสัญญาณนาฬิกา (Clock) ที่ทริกด้วยขอบบวก (ขอบขาขึ้นหรือ Positive edge-triggered) โค้ดที่เขียนดังรูปที่ 4.4b) และรูปที่ 4.4c) จะให้ผลลัพธ์ตรง ตามตารางความจริงในรูปที่ 4.4a) แต่ผังวงจรที่ได้จากการสังเคราะห์จะแตกต่างกันดังในรูปที่ 4.4d) และรูปที่ 4.4e) และผลการ สังเคราะห์วงจรด้วย CPLD และ FPGA อาจได้ผลต่างกันแม้จะใช้โค้ด VHDL เดียวกันเพราะโครงสร้างภายใน CPLD และ FPGA แตกต่างกัน ถ้าต้องการ D Flip-Flop ที่ทริกด้วยขอบลงก็ให้แก้โค้ดบรรทัดที่ 14 ในรูปที่ 4.4b) เป็น C'event and C = '0'

Inj	out	Οι	Domonto			
D	С	Q	Q_bar	Remark		
0		0	1	Reset		
1		1	0	Set		


4.4a) ตารางความจริงของ D Flip-Flop

```
library IEEE;
2
    use IEEE.STD LOGIC 1164.ALL;
 3
 4
 5
    entity D FF is
       6
    end D_FF;
 8
9
10
    architecture Behavioral of D FF is
11
12
    process(c)
13
   begin
14
      if (C'event and C='1') then Q <= D; Q bar <= not D;</pre>
      end if:
15
16
   end process;
17
   end Behavioral;
```


4.4b) โค้ค VHDL ของ D Flip-Flop ที่เขียนด้วยวิธีที่ 1

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
4
5
    entity D FF is
        Port ( C,D : in STD_LOGIC;
6
7
                Q : buffer STD_LOGIC;
8
                Q_bar : out STD_LOGIC);
9
    end D_FF;
10
    architecture Behavioral of D_FF is
11
12
    process(c)
13
14
    begin
15
       if (C'event and C='1') then Q <= D;</pre>
16
       end if:
17
    end process;
       Q_bar <= not Q;
18
19
    end Behavioral;
```

4.4c) โค้ด VHDL ของ D Flip-Flop ที่เขียนด้วยวิธีที่ 2



4.4d) ผลการสังเคราะห์จากโค้ดในรูปที่ 4.4b) เมื่อสังเคราะห์โดยใช้ CPLD (View RTL schematic)



4.4e) ผลการสังเคราะห์จากโค้ดในรูปที่ 4.4c) เมื่อสังเคราะห์โดยใช้ CPLD (View RTL schematic)

รูปที่ 4.4 โค้ด VHDL และผังวงจรของ D Flip-Flop แบบทริกด้วยขอบขาขึ้น

หลักการทำงาน D Flip-Flop แบบอะซิงโครนัสเคลียร์ (D Flip-Flop with asynchronous clear) แสดงดังตารางความจริงใน รูปที่ 4.5a) โดยที่ "-" คือ Don't care และโค้ด VHDL ของ D Flip-Flop แสดงดังรูปที่ 4.5b)

	Input	Output	Domonic		
CLR	D	С	Q	Remark	
1	-	-	0	Clear	
0	0	_	0	Reset	
0	1	<b>-</b>	1	Set	

4.5a) ตารางความจริงของ D Flip-Flop แบบอะซิงโครนัสเคลียร์

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
3
    entity DFF_CLR is
5
        port ( D,C,CLR : in STD LOGIC;
7
               Q : out STD_LOGIC);
8
    end DFF CLR;
9
    architecture BEHAVIORAL of DFF CLR is
10
11
12
       process(C,CLR)
13
          begin
14
                    CLR='1' then Q <= '0';
              if
              elsif C'event and C='1' then Q <= D;
15
16
             end if:
       end process:
17
18
    end BEHAVIORAL;
```

4.5b) โค้ด VHDL ของ D Flip-Flop แบบอะซิงโครนัสเคลียร์

รูปที่ 4.5 โค้ด VHDL และผังวงจร D Flip-Flop แบบอะซิงโครนัสเคลียร์

หลักการทำงาน D Flip-Flop แบบซิงโครนัสรีเซต (D Flip-Flop with synchronous reset) แสดงดังตารางความจริงในรูปที่ 4.6a) และโค้ด VHDL แสดงดังรูปที่ 4.6b) เมื่อ R (Reset) = '1' แล้วเอาต์พุต Q จะยังไม่รีเซตจนกว่าจะมีการทริกด้วยขอบขาขึ้น ของสัญญาณนาฬิกา ซึ่งจะแตกต่างจาก D Flip-Flop แบบอะซิงโครนัสเคลียร์ที่เคลียร์ค่าเอาต์พุตทันทีเมื่อ CLR = '1

	Input		Output	Dl-	
R	D	C	Q	Remark	
1	-	<b>-</b>	0	Reset	
0	0	<b>-</b>	0	Reset	
0	1	_	1	Set	

4.6a) ตารางความจริงของ D Flip-Flop แบบซิง โครนัสรีเซต

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
5 entity DFF_RESET is
6
     port ( D,C,RESET : in STD_LOGIC;
              Q : out STD_LOGIC);
7
  end DFF RESET;
8
9
10 architecture BEHAVIORAL of DFF_RESET is
11 begin
12
    process(C)
        begin
13
            if C'event and C='1' then
14
15
                if RESET='1' then Q <= '0';
                else Q <= D;</pre>
16
17
                end if:
            end if:
18
19
     end process;
20 end BEHAVIORAL;
```

4.6b) โค้ด VHDL ของ D Flip-Flop แบบซิงโครนัสรีเซต

รูปที่ 4.6 โค้ด VHDL และผังวงจร D Flip-Flop แบบซิงโครนัสรีเซตที่ทริกด้วยขอบขาขึ้น

#### 2) JK Flip-Flop

JK Flip-Flop แบบอะซิง โครนัสเคลียร์ (JK Flip-Flop with asynchronous clear) มีตารางความจริงแสดงดังรูปที่ 4.7a) ซึ่งมี โค้ดแสดงดังรูปที่ 4.7b) และรูปที่ 4.7c) โดยในการเขียนโค้ดนี้เราจะประกาศใช้ Signal เพื่อหลีกเลี่ยงการใช้โหมด Buffer ที่เกิด เนื่องจากเอาต์พูตอ่านค่ากลับ คือ  $Q \leftarrow Q$ ; และ  $Q \leftarrow not Q$ ;

	Inj	out		Ouput	Damada
CLR	J	K	С	Q	Remark
1	1	1	-	0	Clear
0	0	0		Q (0/1)	Hold (No change)
0	0	1		0	Reset
0	1	0		1	Set
0	1	1		Q (1/0)	Toggle

4.7a) ตารางความจริงของ JK Flip-Flop แบบอะซิง โครนัสเคลียร์

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
    entity JKFF is
5
      Port ( C,CLR,J,K: in STD_LOGIC;
 6
               Q : out STD_LOGIC);
7
   end JKFF;
8
   architecture Behavioral of JKFF is
10
      signal JK : STD LOGIC VECTOR(1 downto 0);
11
      signal QT : STD LOGIC;
12
13
         JK <= (J&K); -- Concatenation
14
15
      process(C,CLR)
16
         begin
             if CLR='1' then QT <= '0';
17
             elsif (C'event and C='1') then
18
                if JK="00" then QT <= QT;
19
                elsif JK="01" then QT <= '0';
20
                elsif JK="10" then QT <= '1';
21
                elsif JK="11" then QT <= not QT;</pre>
22
23
                end if:
24
             end if:
25
      end process:
         Q <= OT:
26
27 end Behavioral;
```

4.7b) โค้ด VHDL ของ JK Flip-Flop ที่เขียนโดยใช้คำสั่ง if

```
2 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
4
5
    entity JKFF is
     Port ( C,CLR,J,K: in STD LOGIC;
 6
               Q : out STD_LOGIC);
8
    end JKFF;
9
10
    architecture Behavioral of JKFF is
      signal JK : STD_LOGIC_VECTOR(1 downto 0);
11
       signal QT : STD LOGIC;
12
13
         JK <= (J&K); -- Concatenation
14
15
       process(C,CLR)
16
          begin
             if CLR='1' then QT <= '0';
17
              elsif (C'event and C='1') then
18
19
                 case JK is
                    when "00" =>
                                  QT \leftarrow QT;
20
                    when "01" => QT <= '0';
21
                    when "10" => QT <= '1';
when "11" => QT <= not QT;
22
23
                    when others => null; --No action
24
                 end case:
2.6
             end if:
27
       end process;
         Q <= QT;
28
29 end Behavioral;
```

4.7c) โค้ด VHDL ของ JK Flip-Flop ที่เขียนโดยใช้คำสั่ง case และใช้คำสั่ง null

รูปที่ 4.7 โค้ดของ JK Flip-Flop แบบอะซิงโครนัสเคลียร์ที่เขียนโดยการประกาศใช้ Signal

ในทำนองเคียวกัน จากรูปที่ 4.7b) และรูปที่ 4.7c) เราสามารถเขียนโค้ดของ JK Flip-Flop แบบอะชิงโครนัสเคลียร์ (JK Flip-Flop with asynchronous clear) โดยการประกาศใช้ Variable เพื่อหลีกเลี่ยงการใช้โหมด Buffer ที่เกิดเนื่องจากเอาต์พุตอ่านค่า กลับ คือ  $Q \le Q$ ; และ  $Q \le not Q$ ; ได้เช่นกัน โค้ดที่ได้แสดงดังรูปที่ 4.8a) และรูปที่ 4.8b)

```
2 library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
 4
 5
    entity JKFF is
      Port ( C,CLR,J,K: in STD_LOGIC;
 6
              Q : out STD LOGIC);
    end JKFF:
 8
 9
10
   architecture Behavioral of JKFF is
11 begin
12
     process(C,CLR)
            variable JK : STD LOGIC VECTOR(1 downto 0);
13
             variable QT : STD LOGIC;
         begin
15
16
               JK := (J&K); -- Concatenation
             if CLR='1' then QT := '0';
17
             elsif (C'event and C='1') then
18
19
                     JK="00" then QT := QT;
                elsif JK="01" then QT := '0';
20
                elsif JK="10" then QT := '1';
21
                elsif JK="11" then QT := not QT;
22
23
                end if;
             end if:
25
               O <= OT:
26
       end process;
27 end Behavioral;
```

4.8a) โค้ด VHDL ของ JK Flip-Flop ที่เขียนโดยใช้คำสั่ง if แต่ประกาศใช้ Variable แทน Signal

```
2 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 4
 5
   entity JKFF is
     Port ( C,CLR,J,K: in STD LOGIC;
 6
               Q : out STD_LOGIC);
 8
 9
10
    architecture Behavioral of JKFF is
11 begin
12
     process(C,CLR)
13
           variable JK : STD LOGIC VECTOR(1 downto 0);
            variable QT : STD LOGIC;
14
15
16
               JK := (J\&K); -- Concatenation
17
             if CLR='1' then QT := '0';
             elsif (C'event and C='1') then
18
19
               case JK is
                   when "00" =>
                                QT := QT;
20
                                QT := '0';
                   when "01" =>
21
                   when "10" => QT := '1';
22
                   when "11" => QT := not QT;
23
                   when others => null;
2.5
               end case:
             end if:
27
               O <= OT:
28
       end process:
29 end Behavioral;
```

4.8b) โค้ด VHDL ของ JK Flip-Flop ที่เขียนโดยใช้คำสั่ง case แต่ประกาศใช้ Variable แทน Signal

รูปที่ 4.8 โค้ดของ JK Flip-Flop แบบอะซิงโครนัสเคลียร์ที่เขียนโดยการประกาศใช้ Variable แทน Signal

ในทำนองเดียวเราก็สามารถออกแบบ JK Flip-Flop ที่ทริกด้วยขอบขาลงได้เช่นกัน โดยทำการแก้ไขโค้ดในรูปที่ 4.7 และ รูปที่ 4.8 ทั้งหมดโดยแก้ไขโค้ดจาก C'event and C='1' เป็น C'event and C='0' แทน

#### 3) T Flip-Flop

T Flip-Flop แบบอะซิงโครนัสเคลียร์ มีตารางความจริงและตัวอย่างโค้ดคังรูปที่ 4.9a) ถึงรูปที่ 4.9c)

	Input		Ouput	D1-		
CLR	T	C	Q	Remark		
1	-	-	0	Clear		
0	0	_	Q (0/1)	Hold (No change)		
0	1	1	Q (1/0)	Toggle		

4.9a) ตารางความจริงของ T Flip-Flop

```
2 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 3
 4
 5
    entity TFF is
      Port ( C,CLR,T : in STD_LOGIC;
 6
               Q : out STD LOGIC);
    end TFF:
 8
 9
10
    architecture Behavioral of TFF is
11
      signal QT : STD LOGIC;
12 begin
13
      process(C,CLR)
14
         begin
             if CLR='1' then QT <= '0';
15
             elsif (C'event and C='1') then
                if T='0' then QT <= QT;</pre>
17
                elsif T='1' then QT <= not QT;
18
                end if:
19
20
             end if;
21
       end process;
         Q \ll QT;
22
23 end Behavioral;
```

4.9b) โค้ด VHDL ของ T Flip-Flop แบบอะซิง โครนัสเคลียร์ที่เขียนโดยใช้คำสั่ง if

```
2 library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
3
4
   entity TFF is
5
     Port ( C,CLR,T : in STD LOGIC;
7
              Q : out STD LOGIC);
8
   end TFF;
10 architecture Behavioral of TFF is
11
      signal QT : STD LOGIC;
12 begin
13
      process(C,CLR)
14
         begin
             if CLR='1' then QT <= '0';
15
             elsif (C'event and C='1') then
16
                case T is
17
                   when '0' =>
                                QT \leftarrow QT;
18
                   when '1' => QT <= not QT;
19
20
                   when others => null;
21
                end case:
2.2
             end if:
23
       end process;
         Q <= QT;
24
25 end Behavioral;
```

4.9c) โค้ด VHDL ของ T Flip-Flop แบบอะซิงโครนัสเคลียร์ที่เขียนโคยใช้คำสั่ง case

รูปที่ 4.9 โค้ด VHDL และผังวงจรของ T Flip-Flop แบบอะซิงโครนัสเคลียร์ที่ทริกด้วยขอบขาขึ้น

# การทดลองที่ 4.2.1 D Flip-Flop แบบอะซิงโครนัสเคลียร์

## วัตถุประสงค์

- 1) เพื่อทำความเข้าใจเกี่ยวกับหลักการทำงานของวงจร D Flip-Flop แบบอะซิงโครนัสเคลียร์
- 2) เพื่อสร้างวงจร D Flip-Flop แบบอะซิงโครนัสเคลียร์แล้วโปรแกรมลงชิพ CPLD และ FPGA

### อุปกรณ์ทดลอง

บอร์ด CPLD Explorer XC9572XL หรือ CPLD Explorer XC9572 และ FPGA Discovery-III XC3S200F หรือ FPGA Discovery-III XC3S200F4

### 1 สร้างวงจร D Flip-Flop แบบอะซิงโครนัสเคลียร์ด้วย CPLD

สร้างไฟล์โดยใช้ Project Location ชื่อ ch4v แล้วกำหนด Project Name และ Source File ชื่อ ex4\_2\_lvcxl จากนั้นเขียน โค้ดของวงจร D Flip-Flop แบบอะซิงโครนัสเคลียร์ดังรูปที่ L1.1 โดยมี C เป็นขาสัญญาณนาฬิกา (Clock) ที่ทริกด้วยขอบขาลง และมี CLR เป็นขาเคลียร์ที่ทำงานแบบ Active low (จะเคลียร์เมื่อ CLR= '0')

```
-D-flip-flop with asynchronous clear-
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
4
5
6
    entity ex4_2_1vcxl is
        Port ( C,CLR,D : in STD_LOGIC;
7
8
               Q,Q bar : out STD LOGIC);
9
    end ex4_2_1vcx1;
10
    architecture Behavioral of ex4 2 1vcxl is
11
12
    process (C, CLR)
13
14
       begin
15
          if
                CLR='0' then
                  <= '0';
16
             Q bar <= '1';
17
          elsif (C'event and C='0') then
18
19
                    <= D;
             Q bar <= not D;
20
21
          end if:
22
    end process;
    end Behavioral:
```

รูปที่ L1.1 D Flip-Flop แบบอะซิงโครนัสเคลียร์

การกำหนดขาสัญญาณต่างๆ จะใช้ปุ่มกด PB1-PB3 เป็นอินพุตและ LED1-LED2 เป็นเอาต์พุต กล่าวคือ

```
D = PB1 = INPUT = p39 CLR = PB3 = INPUT = p42 Q = LED1 = OUTPUT = p38 C = PB2 = INPUT = p40 Q_{bar} = LED2 = OUTPUT = p37
```

โดยพิมพ์ใน Assign Package Pins สรุปดังรูปที่ L1.2



ฎปที่ L1.2 Assign Package Pins

หลังจากโปรแกรมวงจรที่ออกแบบลงชิพ CPLD แล้วให้กดปุ่ม PB2 และให้สังเกตดูผลที่ LED1-LED2 จากนั้นให้กดปุ่ม PB1 ค้างไว้แล้วกดปุ่ม PB2 และให้สังเกตดูผลที่ LED1-LED2 อีกครั้ง และให้ปล่อยปุ่ม PB1 แล้วกดปุ่ม PB2 แล้วให้สังเกตดูผลที่ LED1-LED2 ว่า LED1 ติดสว่างหรือไม่ จากนั้นให้กดปุ่ม PB3 แล้วให้สังเกตดูผลที่ LED1-LED2 แล้วให้สรุปผลการทดลอง ทั้งหมดว่าเป็นไปตามทฤษฎีหรือไม่

### 2 สร้างวงจร D Flip-Flop แบบอะซิงโครนัสเคลียร์ด้วย FPGA

สร้างไฟล์โดยใช้ Project Location ชื่อ ch4v แล้วกำหนด Project Name และ Source File ชื่อ ex4\_2\_1vf จากนั้นเขียน โค้ดของวงจร D Flip-Flop แบบอะซิงโครนัสเคลียร์ ดังรูปที่ L2.1 โดยมี C เป็นขาสัญญาณนาฬิกา (Clock) ที่ทริกด้วยขอบขาลง และมี CLR เป็นขาเคลียร์ที่ทำงานแบบ Active low (จะเคลียร์เมื่อ CLR= '0')

```
-D-flip-flop with asynchronous clear-
    library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
5
   entity ex4 2 1vf is
     Port ( C,CLR,D : in STD_LOGIC;
8
              Q,Q_bar : out STD_LOGIC);
9
   end ex4 2 1vf;
10
11
    architecture Behavioral of ex4 2 1vf is
   begin
12
   process (C, CLR)
13
14
      begin
               CLR='0' then
15
16
            Q <= '0';
             Q bar <= '1';
17
          elsif (C'event and C='0') then
18
                  <= D:
19
             Q bar <= not D;
20
          end if:
21
22
   end process;
23 end Behavioral;
```

รูปที่ L2.1 โค้ด D Flip-Flop แบบอะซิงโครนัสเคลียร์

การกำหนดขาสัญญาณต่างๆจะใช้ปุ่มกด PB1-PB3 เป็นอินพุตและ LED L2-L3 เป็นเอาต์พุต กล่าวคือ

```
D = PB1 = INPUT = p44 CLR = PB3 = INPUT = p47 Q = L3 = OUTPUT = p76 C = PB2 = INPUT = p46 Q_bar = L2 = OUTPUT = p69
```

โดยพิมพ์ใน Assign Package Pins สรุปดังรูปที่ L2.2



รูปที่ L2.2 Assign Package Pins

หลังจากโปรแกรมวงจรที่ออกแบบลงชิพ FPGA แล้วให้กดปุ่ม PB2 และให้สังเกตดูผลที่ LED L2-L3 จากนั้นให้กดปุ่ม PB1 ค้างไว้แล้วกดปุ่ม PB2 และให้สังเกตดูผลที่ LED L2-L3 อีกครั้ง และให้ปล่อยปุ่ม PB1 แล้วกดปุ่ม PB2 แล้วให้สังเกตดูผลที่ LED L2-L3 ว่า LED L3 ติดสว่างหรือไม่ จากนั้นให้กดปุ่ม PB3 แล้วให้สังเกตดูผลที่ LED L2-L3 แล้วให้สรุปผลการทดลอง ทั้งหมดว่าเป็นไปตามทฤษฎีหรือไม่

# การทดลองที่ 4.2.2 D Flip-Flop แบบซิงโครนัสรีเซต

## วัตถุประสงค์

- 1) เพื่อทำความเข้าใจเกี่ยวกับหลักการทำงานของวงจร D Flip-Flop แบบซิงโครนัสรีเซต
- 2) เพื่อสร้างวงจร D Flip-Flop แบบซิงโครนัสรีเซตแล้วโปรแกรมลงชิพ CPLD และ FPGA

### อุปกรณ์ทดลอง

บอร์ด CPLD Explorer XC9572XL หรือ CPLD Explorer XC9572 และ FPGA Discovery-III XC3S200F หรือ FPGA Discovery-III XC3S200F4

### 1 สร้างวงจร D Flip-Flop แบบซิงโครนัสรีเซตด้วย CPLD


สร้างไฟล์โดยใช้ Project Location ชื่อ ch4v แล้วกำหนด Project Name และ Source File ชื่อ ex4\_2\_2vcxl จากนั้นเขียน โค้ดของวงจร D Flip-Flop แบบซิงโครนัสรีเซตดังรูปที่ L1.1 โดยมี C เป็นขาสัญญาณนาฬิกา (Clock) ที่ทริกด้วยขอบขาลงและมี RESET เป็นขาที่ทำงานแบบ Active low (จะรีเซตเมื่อ RESET= '0')

```
-D-flip-flop with synchronous reset----
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
5
    entity ex4_2_2vcx1 is
6
        Port ( C, RESET, D : in STD_LOGIC;
7
                Q,Q bar : out STD LOGIC);
8
9
10
    architecture Behavioral of ex4_2_2vcxl is
11
   begin
    process(C)
13
14
          if (C'event and C='0') then
15
             if RESET='0' then Q <= '0'; Q bar <= '1';</pre>
16
              else Q <= D; Q_bar <= not D;</pre>
17
18
              end if:
19
20
    end process:
   end Behavioral;
```

รูปที่ L1.1 D Flip-Flop แบบซิงโครนัสรีเซต

การกำหนดขาสัญญาณต่างๆ จะใช้ปุ่มกด PB1-PB3 เป็นอินพุตและ LED1-LED2 เป็นเอาต์พุต กล่าวคือ

โดยพิมพ์ใน Assign Package Pins สรุปดังรูปที่ L1.2



รูปที่ L1.2 Assign Package Pins

หลังจากโปรแกรมวงจรที่ออกแบบลงชิพ CPLD แล้วให้กดปุ่ม PB2 และให้สังเกตคูผลที่ LED1-LED2 จากนั้นให้กดปุ่ม PB1 ค้างไว้แล้วกดปุ่ม PB2 และให้สังเกตคูผลที่ LED1-LED2 อีกครั้ง และให้ปล่อยปุ่ม PB1 แล้วกดปุ่ม PB2 แล้วให้สังเกตคูผลที่ LED1-LED2 ว่า LED1 ติดสวางหรือไม่ ให้กดปุ่ม PB3 แล้วให้สังเกตคูผลที่ LED1-LED2 จากนั้นให้กดปุ่ม PB3 ค้างไว้แล้วกดปุ่ม PB2 และให้สังเกตคูผลที่ LED1-LED2 ให้สรุปผลการทดลองทั้งหมดว่าเป็นไปตามทฤษฎีหรือไม่

## 2 สร้างวงจร D Flip-Flop แบบชิงโครนัสรีเซตด้วย FPGA

สร้างไฟล์โดยใช้ Project Location ชื่อ ch4v แล้วกำหนด Project Name และ Source File ชื่อ ex4\_2\_2vf จากนั้นเขียน โค้ดของวงจร D Flip-Flop แบบซิงโครนัสรีเซตดังรูปที่ L2.1 โดยมี C เป็นขาสัญญาณนาฬิกา (Clock) ที่ทริกด้วยขอบขาลงและมี RESET เป็นขาที่ทำงานแบบ Active low (จะรีเซตเมื่อ RESET= '0')

```
----D-flip-flop with synchronous reset-----
    library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
5
   entity ex4 2 2vf is
6
      Port ( C, RESET, D : in STD LOGIC;
              Q,Q bar : out STD LOGIC);
8
   end ex4 2 2vf;
9
10
   architecture Behavioral of ex4 2 2vf is
11
12
13
   process(C)
14
      begin
15
          if (C'event and C='0') then
             if RESET='0' then Q <= '0'; Q bar <= '1';
16
             else Q <= D; Q bar <= not D;</pre>
17
             end if:
18
          end if:
19
20
   end process:
   end Behavioral;
```


รูปที่ L2.1 โค้ด D Flip-Flop แบบซิงโครนัสรีเซต

การกำหนดขาสัญญาณต่างๆจะใช้ปุ่มกด PB1-PB3 เป็นอินพุตและ LED L2-L3 เป็นเอาต์พุต กล่าวคือ

```
D = PB1 = INPUT = p44 RESET = PB3 = INPUT = p47 Q = L3 = OUTPUT = p76

C = PB2 = INPUT = p46 Q bar = L2 = OUTPUT = p69
```

โดยพิมพ์ใน Assign Package Pins สรุปดังรูปที่ L2.2



รูปที่ L2.2 Assign Package Pins

หลังจากโปรแกรมวงจรที่ออกแบบลงชิพ FPGA แล้วให้กดปุ่ม PB2 และให้สังเกตดูผลที่ LED L2-L3 จากนั้นให้กดปุ่ม PB1 ค้างไว้แล้วกดปุ่ม PB2 และให้สังเกตดูผลที่ LED L2-L3 อีกครั้ง และให้ปล่อยปุ่ม PB1 แล้วกดปุ่ม PB2 แล้วให้สังเกตดูผลที่ LED L2-L3 ว่า LED L3 ติดสว่างหรือไม่ ให้กดปุ่ม PB3 แล้วให้สังเกตดูผลที่ LED L2-L3 จากนั้นให้กดปุ่ม PB3 ค้างไว้แล้วกดปุ่ม PB2 และให้สังเกตดูผลที่ LED L2-L3 ให้สรุปผลการทดลองทั้งหมดว่าเป็นไปตามทฤษฎีหรือไม่

## การทดลองที่ 4.2.3 วงจรดีเบาเซอร์อย่างง่าย

## วัตถุประสงค์


- 1) เพื่อทำความเข้าใจเกี่ยวกับหลักการทำงานของวงจรดีเบาเซอร์ (Debouncer) อย่างง่าย
- 2) เพื่อสร้างวงจรดีเบาเซอร์อย่างง่ายแล้ว โปรแกรมลงชิพ CPLD และ FPGA

### อุปกรณ์ทดลอง

บอร์ด CPLD Explorer XC9572XL หรือ CPLD Explorer XC9572 และ FPGA Discovery-III XC3S200F หรือ FPGA Discovery-III XC3S200F4


### 1 สร้างวงจรดีเบาเซอร์อย่างง่ายด้วย CPLD

การกคคีย์บอร์คหรือปุ่มกดเพื่อสร้างสัญญาณนาฬิกาครั้งละ 1 พัลส์ (Pulse) อาจจะทำไม่ได้เนื่องจากการกคคีย์บอร์ค ในช่วงเริ่มต้นหน้าสัมผัสอาจจะยังแตะกันไม่สนิท (Bouncing) ทำให้สัญญาณเอาต์พุตที่ได้ไม่แน่นอนจนกว่าหน้าสัมผัสจะแตะกัน สนิท และในขณะที่ปล่อยคีย์บอร์คกีจะเกิดลักษณะเดียวกัน คือ หน้าสัมผัสจะยังไม่แยกจากกันสนิท ซึ่งสัญญาณที่ได้แสดงดัง ตัวอย่างในรูปที่ L1.1 โดยจะให้สัญญาณนาฬิกาหลายพัลส์ทั้งๆ ที่มีการกดคีย์บอร์คเพียงครั้งเดียว โดยปกติแล้วเวลาเกิดเบาซ์ (Bouncing) ขณะกดหรือปล่อยคีย์บอร์คจะไม่เกิน 20 มิลลิวินาที ปัญหาการเกิดเบาซ์นี้สามารถแก้ไขได้โดยใช้วงจรดีเบาเซอร์ (Debouncer) หรือวงจรโมโนสเตเบิล (Monostable) เพื่อทำให้ได้พัลส์เอาต์พุตออกมาครั้งละ 1 พัลส์แสดงดังในรูปที่ L1.1



รูปที่ L1.1 ตัวอย่างสัญญาณอินพุตและเอาต์พุตของวงจรดีเบาเซอร์ขณะกดกีย์บอร์ดหรือปุ่มกด

วงจรคีเบาเซอร์อย่างง่ายที่ใช้ D Flip-Flop แบบอะซิง โครนัสเคลียร์ (FDC) มีผังวงจรแสดงดังรูปที่ L1.2



รูปที่ L1.2 วงจรดีเบาเซอร์อย่างง่ายที่อินพุตเป็นแบบ Active low และเอาต์พุตเป็นแบบ Active High

จากวงจรดีเบาเซอร์อย่างง่ายในรูปที่ L1.2 เมื่อไม่มีการกดปุ่ม  $D_{in}$  = '1' (D = '0') นั้น D Flip-Flop จะถูกทริกด้วย Clock ความถี่สูงจาก OSC ผ่านทางแอนด์เกตได้ตลอดเวลาเพราะว่า  $D_{out}$  = '0' จึงทำให้แอนด์เกตอีกขาที่ต่อจากอินเวอร์เตอร์เป็นลอจิก '1' แต่เมื่อมีการกดปุ่ม  $D_{in}$  = '0' (D = '1') จะทำให้ D Flip-Flop ถูกทริกและเอาต์พุต  $D_{out}$  = '1' ดังนั้นแอนด์เกตอีกขาที่ต่อจาก

อินเวอร์เตอร์จึงเป็นลอจิก '0' ทำให้ Clock จาก OSC ไม่สามารถผ่านแอนค์เกตไปทริก D Flip-Flop ได้อีก ดังนั้นเอาต์พุตของ D Flip-Flop จึงถูก Latch ค่าค้างไว้คือ D\_out = '1' โดยที่พัลส์ลูกต่อๆ ไปจาก D\_in ไม่สามารถผ่านไปที่เอาต์พุตของ D Flip-Flop ได้ จนกว่าจะกดปุ่ม CLR ดังนั้นการสร้างพัลส์เอาต์พุต D\_out 1 พัลส์จะต้องกดปุ่ม D\_in 1 ครั้งและกดปุ่มเคลียร์ CLR อีก 1 ครั้ง <u>วงจร คีเบาเซอร์นี้จะทำงานแบบ Manual ได้คีมาก แต่อย่างไรก็ตามวงจรคีเบาเซอร์นี้จะมีประสิทธิภาพต่ำมากเมื่อทำงานโดยอัตโนมัติ ค้วยการป้อนความถี่ประมาณ 2-4 Hz ที่ขา CLR ซึ่งทำให้วงจรนี้เคลียร์เอาต์พุตทุกๆ 0.25-0.5 วินาที ดังนั้นถ้ากดเร็วไปก็อาจจะ ไม่ให้พัลส์ออกมา แต่ถ้ากดช้าไปก็อาจให้พัลส์เกิน 1 พัลส์ หรือถ้ากดปุ่มค้างไว้จะให้พัลส์ต่อเนื่องหรือ Clock ความถี่ประมาณ 2-4 Hz เช่นเคียวกับที่ขา CLR ซึ่งการออกแบบวงจรคีเบาเซอร์ประสิทธิภาพสูงจะอธิบายในข้อ 4.5 และข้อ 4.6 (วิธีFinite state machine)</u>

จากหลักการที่กล่าวมาแล้ว เราสามารถเขียนโก้ดของวงจรดีเบาเซอร์ได้ดังรูปที่ L1.3 โดยเขียนไว้ใน Project Location ชื่อ ch4v กำหนด Project Name และ Source File ชื่อ ex4 2 3vcxl

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
3
    entity ex4 2 3vcxl is
5
6
        Port ( OSC, D_in, CLR : in STD_LOGIC;
7
               D out : out STD LOGIC);
8
    end ex4 2 3vcx1;
9
   architecture Behavioral of ex4_2_3vcxl is
10
      signal QT,C_DB : STD_LOGIC;
11
12
13
         C DB <= not QT and OSC;
14
   process (OSC, CLR)
15
       begin
16
          if CLR='0' then QT <= '0';
          elsif C_DB'event and C_DB='1' then
17
             if D in ='0' then QT <= '1';
18
19
             end if:
          end if:
20
21
   end process;
     D_out <= QT;</pre>
22
    end Behavioral;
```


รูปที่ L1.3 โค้ดของวงจรดีเบาเซอร์อย่างง่ายสำหรับปุ่มกดและเคลียร์แบบ Active low

การกำหนดขาสัญญาณต่างๆ จะใช้ออสซิลเลเตอร์ OSC = 32.768kHz และปุ่มกด PB1-PB2 เป็นอินพุต และมี LED4 เป็น เอาต์พุต กล่าวคือ

```
D_iin = PB1 = INPUT = p39   Q = LED1 = OUTPUT = p38

CLR = PB2 = INPUT = p40   OSC = OSC = INPUT = p5
```

โดยพิมพ์ใน Assign Package Pins สรุปคังนี้



รูปที่ L1.4 Assign Package Pins

หลังจากโปรแกรมวงจรที่ออกแบบลงชิพ CPLD แล้วให้กดปุ่ม PB1 และ PB2 สลับกันไปเรื่อยแล้วให้สังเกตดูผลที่ LED4 จากนั้นให้สรุปผลการทดลองว่าเป็นไปตามทฤษฎีหรือไม่

#### 2 สร้างวงจรดีเบาเซอร์อย่างง่ายด้วย FPGA

ให้ทำความเข้าใจหลักการทำงานของวงจรดีเบาเซอร์ (Debouncer) หรือโมโนสเตเบิล (Monostable) ในข้อ 1 จากนั้นจึง เขียนโค้ดของวงจรดีเบาเซอร์ได้ดังรูปที่ L2.1 โดยเขียนไว้ใน Project Location ชื่อ ch4v กำหนด Project Name และ Source File ชื่อ ex4 2 3vf

```
2 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
3
4
   entity ex4 2 3vf is
5
        Port ( OSC, D_in, CLR : in STD_LOGIC;
6
               D out : out STD LOGIC);
8
   end ex4 2 3vf;
9
10
   architecture Behavioral of ex4 2 3vf is
11
       signal QT,C_DB : STD_LOGIC;
12
          C DB <= not QT and OSC;
13
    process (OSC, CLR)
14
15
       begin
16
          if CLR='0' then QT <= '0';
17
          elsif C_DB'event and C_DB='1' then
             if D_in ='0' then QT <= '1';
18
19
             end if:
20
          end if:
   end process:
21
     D out <= QT;
22
   end Behavioral;
```


รูปที่ L2.1 โค้คของวงจรดีเบาเซอร์อย่างง่ายสำหรับปุ่มกดและเคลียร์แบบ Active low

การกำหนดขาสัญญาณต่างๆ จะใช้ออสซิลเลเตอร์ OSC = 25MHz ปุ่มกด PB1-PB2 เป็นอินพุต และ LED L0 เป็น เอาต์พุต กล่าวคือ

```
D_in = PB1 = INPUT = p44   Q = L0 = OUTPUT = p70

CLR = PB2 = INPUT = p46   OSC = OSC = INPUT = p127
```

โดยพิมพ์ใน Assign Package Pins สรุปดังรูปที่ L2.2



รูปที่ L2.2 Assign Package Pins

หลังจากโปรแกรมวงจรที่ออกแบบลงชิพ FPGA แล้วให้กดปุ่ม PB1 และ PB2 สลับกันไปเรื่อยแล้วให้สังเกตดูผลที่ LED L0 จากนั้นให้สรุปผลการทดลองว่าเป็นไปตามทฤษฎีหรือไม่

# การทดลองที่ 4.2.4 JK Flip-Flop และ T Flip-Flop แบบอะซิงโครนัสเคลียร์

## วัตถุประสงค์

- 1) เพื่อทำความเข้าใจเกี่ยวกับวงจร JK Flip-Flop และ T Flip-Flop แบบอะซิงโครนัสเคลียร์และวงจรดีเบาเซอร์
- 2) เพื่อสร้าง JK Flip-Flop และวงจรคีเบาเซอร์ด้วยโค้ด VHDL แล้วโปรแกรมลง CPLD และ FPGA

### อุปกรณ์ทดลอง

บอร์ด CPLD Explorer XC9572XL หรือ CPLD Explorer XC9572 และ FPGA Discovery-III XC3S200F หรือ FPGA Discovery-III XC3S200F4

### 1 สร้างวงจร JK Flip-Flop แบบอะซิงโครนัสเคลียร์ด้วย CPLD

จากการทดลองที่ 4.2.3 ให้สร้างไฟล์โค้ดวงจรดีเบาเซอร์ดังรูปที่ L1.1 เพื่อทำเป็น Component ไว้ใน Project Location ชื่อ ch4v กำหนด Project Name และ Source File ชื่อ ch4vcxl\_DEBOUNCER (ซึ่งโค้ดนี้ต้องถูกตรวจสอบความถูกต้องแล้ว)

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
5
   entity ch4vcxl DEBOUNCER is
6
     Port ( OSC, D_in, CLR : in STD_LOGIC;
              D out : out STD_LOGIC);
   end ch4vcxl DEBOUNCER;
9
10
   architecture Behavioral of ch4vcxl_DEBOUNCER is
11
     signal QT,C_DB : STD_LOGIC;
12
13
         C DB <= not QT and OSC;
14 process (OSC, CLR)
15
     begin
         if CLR='0' then QT <= '0';
16
          elsif C_DB'event and C_DB='1' then
17
            if D in ='0' then QT <= '1';
18
19
            end if:
20
         end if:
21 end process;
     D out <= QT;
   end Behavioral:
```

รูปที่ L1.1 โค้ดของวงจรดีเบาเซอร์อย่างง่ายสำหรับปุ่มกดและเคลียร์แบบ Active low

จากนั้นเขียนไฟล์โค้ด JK Flip-Flop แบบอะซิงโครนัสเคลียร์ที่รวม Component ของวงจรดีเบาเซอร์ไว้แล้วแสดงคังในรูป ที่ L1.2 ไว้ใน Project Location ชื่อ ch4v กำหนด Project Name และ Source File ชื่อ ex4\_2\_4vcxl ซึ่งขั้นตอน Add Source ของ ไฟล์ Component เข้าไปในไฟล์ Project สามารถอ่านได้จากข้อ 2.18.2.1 ของบทที่ 2 (คูรูปที่ E3.13 ถึงรูปที่ E3.20)

```
12
       component ch4vcx1_DEBOUNCER
13
       Port ( OSC, D_in, CLR : in STD_LOGIC;
14
            D_out : out STD_LOGIC);
15
       end component;
       signal C DB, C, QT : STD LOGIC;
16
       signal JK : STD LOGIC VECTOR(1 downto 0);
17
18
19
                  -----Debouncer-----
20
   DEBOUNCER JKFF : ch4vcx1 DEBOUNCER port map ( OSC => OSC,
21
                                                D in => Din,
22
                                                CLR => CLR_DB,
23
                                                D_out=> C );
24
                -----JK FLIP-FLOP--
     JK \ll (J \& K); -- Concatenation
25
26
   process(C,CLR)
27
      begin
         if CLR='1' then QT <= '0';
28
29
         elsif (C'event and C='1') then
            if JK="00" then QT <= QT;
30
            elsif JK="01" then QT <= '0';
31
            elsif JK="10" then QT <= '1';
32
            elsif JK="11" then QT <= not QT;
33
34
            end if:
         end if:
35
36
   end process;
    37
  end Behavioral;
```

รูปที่ L1.2 โค้ค JK Flip-Flop ที่รวมวงจรดีเบาเซอร์ในรูปของ Component ไว้แล้ว

การกำหนดขาสัญญาณต่างๆ ใช้ออสซิลเลเตอร์ OSC = 32.768 kHz และปุ่มกด PB1-PB4 เป็นอินพุต มี LED3-LED4 เป็น เอาต์พุตกล่าวคือ

โดยพิมพ์ใน Assign Package Pins สรุปดังนี้



รูปที่ L1.3 Assign Package Pins

หลังจากโปรแกรมวงจรลง CPLD แล้วให้เลื่อน Slide SW3 ไปที่ ON (CLR = '0') จากนั้นเซตค่า J และ K เป็นค่าต่างๆ เริ่มจาก J = '0' และ K = '0' ไปจนกระทั่ง J = '1' และ K = '1' โดยใช้ Slide SW1 และ Slide SW2 (Slide SW1 ON แล้ว J = '0', OFF แล้ว J = '1' และ Slide SW2 ON แล้ว J = '0', OFF แล้ว J = '1' และ Slide SW2 ON แล้ว J = '0', OFF แล้ว J = '1' และ Slide SW2 ON แล้ว J = '0', OFF แล้ว J = '1' และ Slide SW2 ON แล้ว J = '0', OFF แล้ว J = '1') แล้วกดปุ่ม PB1 และปุ่ม PB2 สลับกันเพื่อสร้าง Clock พร้อมกับให้สังเกตดูที่ LED3 และ LED4 ในแต่ละเงื่อนไขว่าเป็นตามทฤษฎีหรือไม่ กดปุ่ม PB1 และปุ่ม PB2 สลับกันจนกระทั่ง LED3 ติดสว่างเสร็จแล้วเลื่อน Slide SW3 ไปที่ตำแหน่ง OFF (CLR = '1') พร้อมกับให้สังเกตดูที่ LED3 ว่าดับเป็นตามทฤษฎีหรือไม่ (กรณีที่เป็น J Flip-Flop ให้เซต J =

## 2 สร้างวงจร JK Flip-Flop แบบอะซิงโครนัสเคลียร์ด้วย FPGA

จากการทดลองที่ 4.2.3 ให้สร้างไฟล์โค้ดวงจรดีเบาเซอร์ดังรูปที่ L2.1 เพื่อทำเป็น Component ไว้ใน Project Location ชื่อ ch4v กำหนด Project Name และ Source File ชื่อ ch4vf DEBOUNCER (ซึ่งโค้ดนี้ต้องถูกตรวจสอบความถูกต้องแล้ว)

```
library IEEE;
3
    use IEEE.STD_LOGIC_1164.ALL;
   entity ch4vf DEBOUNCER is
-5
     Port ( OSC,D in,CLR : in STD LOGIC;
              D out : out STD LOGIC);
   end ch4vf DEBOUNCER;
8
9
10 architecture Behavioral of ch4vf DEBOUNCER is
11
     signal QT,C_DB : STD_LOGIC;
12
13
        C DB <= not QT and OSC;
14 process (OSC, CLR)
15
      begin
         if CLR='0' then QT <= '0';
16
          elsif C_DB'event and C_DB='1' then
17
             if D in ='0' then QT <= '1';
18
19
            end if:
         end if:
20
21
   end process;
     D out <= QT;
22
23 end Behavioral;
```

รูปที่ L2.1 โค้ดของวงจรดีเบาเซอร์อย่างง่ายสำหรับปุ่มกดและเคลียร์แบบ Active low

จากนั้นเขียนไฟล์โค้ด JK Flip-Flop แบบอะซิงโครนัสเคลียร์ที่รวม Component ของวงจรดีเบาเซอร์ไว้แล้วแสดงดังในรูป ที่ L2.2 ไว้ใน Project Location ชื่อ ch4v กำหนด Project Name และ Source File ชื่อ ex4\_2\_4vf ซึ่งขั้นตอน Add Source ของไฟล์ Component เข้าไปในไฟล์ Project ของ FPGA นั้นจะเหมือนกับ CPLD ซึ่งอธิบายในข้อ 2.18.2.1 ของบทที่ 2 (ดูรูปที่ E3.13 ถึงรูปที่ E3.20) และในข้อ 2.19 ของบทที่ 2

```
------Main code:JK Flip-Flop with DEBOUNCER------
3
   library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
-5
   entity ex4 2 4vf is
     Port ( OSC, Din, CLR_DB, J, K, CLR : in STD LOGIC;
8
              Q,Q_bar : out STD_LOGIC);
9
   end ex4_2_4vf;
10
11 architecture Behavioral of ex4_2_4vf is
     component ch4vf_DEBOUNCER
12
       Port ( OSC, D_in, CLR : in STD LOGIC;
13
             D out : out STD LOGIC);
14
     end component;
15
16
      signal C DB,C,QT : STD LOGIC;
      signal JK : STD_LOGIC_VECTOR(1 downto 0);
17
18 begin
19
                    -----Debouncer-----
   DEBOUNCER_JKFF : ch4vf_DEBOUNCER port map ( OSC => OSC,
20
21
                                                 D in => Din,
22
                                                 CLR => CLR DB,
23
                                                D_out=> C );
24
               -----JK FLIP-FLOP----
25
     JK <= (J&K); -- Concatenation
   process(C,CLR)
26
27
     begin
         if CLR='1' then QT <= '0';
28
          elsif (C'event and C='1') then
29
30
           if JK="00" then QT <= QT;</pre>
            elsif JK="01" then QT <= '0';
31
            elsif JK="10" then QT <= '1';
32
            elsif JK="11" then QT <= not QT;</pre>
                                               (ต่อ)
```

```
34 end if;

35 end if;

36 end process;

37 Q <= QT; Q bar <= not QT;

38 end Behavioral;
```

รูปที่ L2.2 โค้ค JK Flip-Flop ที่รวมวงจรดีเบาเซอร์ในรูปของ Component ไว้แล้ว

การกำหนดขาสัญญาณต่างๆ โดยใช้ออสซิลเลเตอร์ OSC = 25MHz และปุ่มกด PB1-PB2 และ Dip SW1-Dip SW3 เป็น อินพุต มี LED L0-L1 เป็นเอาต์พุตกล่าวคือ

โดยพิมพ์ใน Assign Package Pins สรุปดังนี้

ii x	Cilinx P	ACE - [Desig	n Objec	t List - I	/O Pins]									
E F	File Edit View IOBs Areas Tools Window Help												_ 8	
	ı 😅 🖫	l 🖨 🗠	M	C N?	日日日	<b>X</b>	₽- ABC	4 0	FU W M	<b> </b>	ζિલ્€	lχQ		
1/	O Name	I/O Direction	Loc	Bank	I/O Std.	Vre	Vcco	Drive Str.	Termination	Slew	Delay	Diff. Type	Pair Name Local Clock	
С	LR	Input	p55	BANK4	LVCMOS33	N/A	3.30					Unknown		
С	LR_DB	Input	p46	BANK5	LVCMOS33	N/A	3.30					Unknown		
D	in	Input	p44	BANK5	LVCMOS33	N/A	3.30					Unknown		
J		Input	p52	BANK5	LVCMOS33	N/A	3.30					Unknown	Г	
K		Input	p53	BANK5	LVCMOS33	N/A	3.30					Unknown		
0	SC	Input	p127	BANK0	LVCMOS33	N/A	3.30					Unknown		
Q	1	Output	p77	BANK3	LVCMOS33	N/A	3.30			SLOW		Unknown		
Q	_bar	Output	p70	BANK4	LVCMOS33	N/A	3.30			SLOW 🔽		Unknown	Ţ.	


รูปที่ L2.3 Assign Package Pins

หลังจากโปรแกรมวงจรลง FPGA แล้วให้เซต Dip SW3 ไปที่ ON (CLR = '0') จากนั้นเซตค่า J และ K เป็นค่าต่างๆ เริ่ม จาก J = '0' และ K = '0' ไปจนกระทั่ง J = '1' และ K = '1' โดยใช้ Dip SW1 และ Dip SW2 (Dip SW1 ON แล้ว J = '0', OFF แล้ว J = '1' และ Dip SW2 ON แล้ว K = '0', OFF แล้ว K = '1') แล้วกดปุ่ม PB1 และปุ่ม PB2 สลับกันเพื่อสร้าง Clock พร้อมกับให้สังเกต ดูที่ LED L0 และ L1 ในแต่ละเงื่อนไขว่าเป็นตามทฤษฎีหรือไม่ กดปุ่ม PB1 และปุ่ม PB2 สลับกันจนกระทั่ง LED L1 ติดสว่าง เสร็จแล้วให้เซต Dip SW3 ไปที่ OFF (CLR = '1') พร้อมกับให้สังเกตดูที่ LED L1 ว่าดับเป็นตามทฤษฎีหรือไม่ (กรณีที่เป็น T Flip-Flop ให้เซต J = K = '1') เสร็จแล้วจึงบันทึกผลการทดลอง

### 4.3 วงจรนับเลขใบนารี (Binary counter)

### 4.3.1 วงจรนับแบบอะซิงโครนัส (Asynchronous counter)

วงจรนับแบบอะซิงโครนัสหรือแบบริปเปิล (Ripple counter) จะสร้างจาก T Flip-Flop โดยเซต T = '1' หรือถ้าใช้ JK Flip-Flop จะเซต J=K= '1' เพื่อทำงานในโหมด Toggle ทุกๆ ครั้งที่มีการทริกด้วยขอบขาขึ้นของ Clock (หรือออกแบบให้ทริกขอบขาลงก็ได้) วงจรนับขึ้นแบบเลขไบนารี (Binary up-counter) ขนาด 3 บิตแสดงคังรูปที่ 4.10 ซึ่งจะใช้ T Flip-Flop แบบ อะ ซิงโครนัสเคลียร์ (FTC) ไปทำเป็นวงจรนับ 8 กล่าวคือนับได้สูงสุด =  $2^N-1$  โดยที่ N คือ จำนวนบิตหรือจำนวน Flip-Flop วงจรนับจะเคลียร์เมื่อ Clear = '1' ในกรณีของวงจรนับขึ้นเราจะใส่อินเวอร์เตอร์ INV เพื่อให้เอาต์พุตจาก Q0 และ Q1 กลายเป็นขอบขาขึ้น เพื่อใช้ทริก T Flip-Flop ตัวถัดไป และขอให้สังเกตว่าการ Toggle ของ T Flip-Flop แต่ละตัวจะทำให้ความถี่สัญญาณนาฬิกา (Clock) ที่เอาต์พุตลดลงครึ่งหนึ่งจากความถี่เดิมหรือทำหน้าที่เป็นวงจรหารสองของความถี่เดิมนั่นเอง



รูปที่ 4.10 ผังวงจรนับขึ้นแบบอะซิงโครนัสหรือแบบริปเปิล 3 บิต


จากผังวงจรนับขึ้นแบบอะซิงโครนัสหรือแบบริปเปิล 3 บิตในรูปที่ 4.10 นั้นเราสามารถนำโค้ดของ T Flip-Flop แบบ อะ ซิงโครนัสเคลียร์แสดงดังรูปที่ 4.11 มาทำเป็น Component เพื่อนำไปเขียนโค้ดของวงจรนับ 8 ได้ดังรูปที่ 4.12 ซึ่งผลการสังเคราะห์ วงจร (View technology schematic) จะได้ดังรูปที่ 4.13 และผลจำลองการทำงานวงจรนับจะได้ดังรูปที่ 4.14

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
 4
 5
    entity TFF is
         Port ( C,CLR,T : in STD LOGIC;
 6
 7
                Q : out STD LOGIC);
 8
9
10
    architecture Behavioral of TFF is
       signal QT : STD_LOGIC;
11
12
        process(C,CLR)
13
14
              if CLR='1' then QT <= '0';
15
              elsif (C'event and C='1') then
16
                        T='0' then QT <= QT;
17
18
                  elsif T='1' then QT <= not QT;
19
                  end if:
20
              end if:
21
        end process;
22
           Q \leftarrow QT;
    end Behavioral:
```


รูปที่ 4.11 โค้ดของวงจร T Flip-Flop แบบอะซิงโครนัสเคลียร์ที่ทริกด้วยขอบขาขึ้นที่จะนำไปสร้างเป็น Component

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
3
    entity COUNTER_3BIT_ASYNC_UP is
5
 6
        Port ( Clock, Clear : in STD_LOGIC;
               QO,Q1,Q2 : out STD_LOGIC);
7
    end COUNTER 3BIT ASYNC UP;
8
9
    architecture Behavioral of COUNTER_3BIT_ASYNC_UP is
10
11
       signal TinO, Tin1, Tin2 : STD_LOGIC;
       signal C1,C2 : STD_LOGIC;
12
       signal QOT,Q1T,Q2T : STD_LOGIC;
13
14
       component TFF
        Port ( C,CLR,T : in STD_LOGIC;
15
16
               Q : out STD LOGIC);
17
       end component;
18
    begin
19
          TinO <= '1'; -- T=Vcc
          Tin1 <= '1'; -- T=Vcc
20
21
          Tin2 <= '1'; -- T=Vcc
    BIT_0 : TFF port map( C=>Clock,CLR=>Clear,T=>Tin0,Q=>QOT );
22
23
          C1 <= not QOT;
    BIT_1 : TFF port map( C=>C1,CLR=>Clear,T=>Tin1,Q=>Q1T );
24
25
          C2 <= not Q1T;
26
    BIT 2 : TFF port map( C=>C2,CLR=>Clear,T=>Tin2,Q=>Q2T );
27
          QO <= QOT;
          Q1 <= Q1T;
29
          Q2 <= Q2T;
30
    end Behavioral;
```

รูปที่ 4.12 โค้ดของวงจรนับขึ้นแบบอะซิงโครนัส 3 บิตที่สร้างจาก Component ในรูปที่ 4.11




รูปที่ 4.13 ผังวงจรนับขึ้นแบบอะซิงโครนัส 3 บิตที่ได้จากการสังเคราะห์วงจร (View technology schematic)



รูปที่ 4.14 ผลจำลองการทำงานวงจรนับขึ้นแบบอะซิงโครนัส 3 บิต ซึ่งค่า U (Uninitial) เกิดจากการ ไม่ใส่ค่าเริ่มต้น


ในทำนองเดียวกันการออกแบบวงจรนับถงแบบอะซิงโครนัสหรือแบบริปเปิล 3 บิตนั้นจะได้ดังรูปที่ 4.15 ซึ่งวงจรนี้จะใช้ T Flip-Flop แบบอะซิงโครนัสเคลียร์ (FTC) มาทำเป็นวงจรนับ 8 และโค้ดของวงจรนับถงแบบอะซิงโครนัส 3 บิตที่สร้างจาก Component ในรูปที่ 4.11 นั้นจะได้ดังรูปที่ 4.16 และผลจำลองการทำงานวงจรนับจะได้ดังรูปที่ 4.17



รูปที่ 4.15 ผังวงจรนับลงแบบอะซิง โครนัสหรือแบบริปเปิล 3 บิต

```
library IEEE;
2
    use IEEE.STD_LOGIC_1164.ALL;
3
    entity COUNTER_3BIT_ASYNC_DN is
5
 6
        Port ( Clock, Clear : in STD LOGIC;
7
                QO,Q1,Q2 : out STD LOGIC);
8
    end COUNTER_3BIT_ASYNC_DN;
9
    architecture Behavioral of COUNTER 3BIT ASYNC DN is
10
       signal TinO, Tin1, Tin2 : STD LOGIC;
11
       signal QOT, Q1T, Q2T : STD LOGIC;
12
13
       component TFF
        Port ( C,CLR,T : in STD LOGIC;
14
15
                Q : out STD LOGIC);
16
       end component;
17
    begin
           TinO <= '1'; -- T=Vcc
18
           Tin1 <= '1'; -- T=Vcc
19
           Tin2 <= '1'; -- T=Vcc
20
21
    BIT_O : TFF port map( C=>Clock,CLR=>Clear,T=>TinO,Q=>QOT );
22
    BIT_1 : TFF port map( C=>QOT,CLR=>Clear,T=>Tin1,Q=>Q1T );
23
    BIT 2 : TFF port map( C=>Q1T,CLR=>Clear,T=>Tin2,Q=>Q2T );
          Q0 <= Q0T;
24
25
           Q1 <= Q1T;
           O2 <= O2T:
2.6
27
    end Behavioral;
```


รูปที่ 4.16 วงจรนับลงแบบอะซิงโครนัส 3 บิตที่สร้างจาก Component ในรูปที่ 4.11



รูปที่ 4.17 ผลจำลองการทำงานวงจรนับลงแบบอะซิงโครนัส 3 บิต (U = Uninitial)

#### 4.3.2 วงจรนับแบบซิงโครนัส (Synchronous counter)

วงจรนับแบบซิงโครนัสเป็นวงจรที่ถูกออกแบบให้ Clock ทริก Flip-Flop ทุกตัวพร้อมกัน ทำให้วงจรนับมีเวลาหน่วง ภายในน้อยจึงสามารถทำงานที่ความถี่สูงได้ วงจรนับขึ้นแบบซิงโครนัส 4 บิตแสดงดังรูปที่ 4.18 ซึ่งวงจรนี้จะใช้ T Flip-Flop แบบอะซิงโครนัสเคลียร์ (FTC) มาทำเป็นวงจรนับ ซึ่งปกติจะใช้ T Flip-Flop หรือใช้ JK Flip-Flop (โดยเซตให้ J=K='1') มา ทำเป็นวงจรนับนี้ได้ ซึ่งค่าสูงสุดที่นับได้  $=2^N-1$  โดยที่ N คือ จำนวนบิต



รูปที่ 4.18 วงจรนับขึ้นแบบซิงโครนัส 4 บิต

จากรูปที่ 4.18 เราสามารถเขียนโค้ดวงจรนับนี้ได้ดังรูปที่ 4.19 โดยสรุปเป็นเงื่อนไขทั่วๆ ไปในการออกแบบได้ดังนี้

```
T0 = 1
T1 = Q0
T2 = Q \text{ 1. } T1 = Q1 \text{ . } Q0
T3 = Q2 \text{ . } T2 = Q2 \text{ . } Q1 \text{ . } Q0
T(N) = Q(N-1) \text{ . } T(N-1) = Q(N-1) \text{ . } Q(N-2) \dots Q1 \text{ . } Q0
```


โดยที่ T(N) คือ เอาต์พูตของสัญญาณที่ใช้เป็นอินพุตของ T Flip-Flop บิตที่ N

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
3
4
    entity COUNTER_4BIT_SYNC_UP is
5
        Port ( Clock, Clear : in STD LOGIC;
6
7
               Q0,Q1,Q2,Q3 : out STD LOGIC);
8
    end COUNTER_4BIT_SYNC_UP;
9
    architecture Behavioral of COUNTER 4BIT SYNC UP is
10
       signal TO, T1, T2, T3 : STD LOGIC;
11
       signal QOT,Q1T,Q2T,Q3T : STD LOGIC;
12
13
       component TFF
        Port ( C,CLR,T : in STD_LOGIC;
14
15
               Q : out STD_LOGIC);
       end component;
16
```


```
17
           TO <= '1'; -- T=Vcc
18
    BIT_0 : TFF port map( C=>Clock,CLR=>Clear,T=>T0,Q=>Q0T );
19
           T1 <= Q0T;
20
    BIT 1 : TFF port map( C=>Clock,CLR=>Clear,T=>T1,Q=>Q1T );
21
           T2 <= Q1T and T1;
    BIT_2 : TFF port map( C=>Clock,CLR=>Clear,T=>T2,Q=>Q2T );
23
24
           T3 \ll Q2T and T2;
    BIT_3 : TFF port map( C=>Clock,CLR=>Clear,T=>T3,Q=>Q3T );
25
26
           QO \leftarrow QOT;
27
           Q1 <= Q1T;
           Q2 <= Q2T;
28
29
           Q3 \leftarrow Q3T;
30
    end Behavioral;
```

รูปที่ 4.19 โค้ดของวงจรนับขึ้นแบบซิงโครนัส 4 บิตที่สร้างจาก Component ในรูปที่ 4.11

จากโค้ดของวงจรนับขึ้นแบบซิงโครนัส 4 บิตในรูปที่ 4.19 เมื่อทำการสังเคราะห์วงจร (View technology schematic) จะ ได้ดังรูปที่ 4.20 และผลจำลองการทำงานของวงจรจะได้ดังรูปที่ 4.21




รูปที่ 4.20 ผังวงจรนับขึ้นแบบซิงโครนัส 4 บิตที่ได้จากการสังเคราะห์วงจร (View technology schematic)



รูปที่ 4.21 ผลจำลองการทำงานของวงจรนับขึ้นแบบซิงโครนัส 4 บิตที่ใช้โค้ดในรูปที่ 4.19 (U = Uninitial)


ในทำนองเคียวกันเราสามารถเขียนโค้ดของวงจรนับลงแบบซิงโครนัส 4 บิตจากผังวงจรในรูปที่ 4.22 ได้ดังรูปที่ 4.23 และเมื่อทำการจำลองการทำงานของวงจรจะได้ดังรูปที่ 4.24 ซึ่งค่าสูงสุดที่นับได้ =  $2^N-1$  โดยที่ N คือ จำนวนบิต



รูปที่ 4.22 ผังวงจรนับลงแบบซิงโครนัส 4 บิต

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
3
4
    entity COUNTER_4BIT_SYNC_DN is
5
        Port ( Clock, Clear : in STD LOGIC;
6
7
                Q0,Q1,Q2,Q3 : out STD LOGIC);
8
    end COUNTER 4BIT SYNC DN;
9
10
    architecture Behavioral of COUNTER_4BIT_SYNC_DN is
       signal TO, T1, T2, T3 : STD LOGIC;
11
       signal QOT,Q1T,Q2T,Q3T : STD_LOGIC;
12
       component TFF
13
        Port ( C,CLR,T : in STD_LOGIC;
14
                Q : out STD LOGIC);
15
16
       end component;
17
           TO <= '1'; -- T=Vcc
18
    BIT_O : TFF port map( C=>Clock,CLR=>Clear,T=>TO,Q=>QOT );
19
20
           T1 \leftarrow not QOT;
    BIT 1 : TFF port map( C=>Clock,CLR=>Clear,T=>T1,Q=>Q1T );
21
          T2 <= not Q1T and T1;
22
    BIT 2 : TFF port map( C=>Clock,CLR=>Clear,T=>T2,Q=>Q2T );
23
24
           T3 <= not Q2T and T2;
25
    BIT 3 : TFF port map( C=>Clock,CLR=>Clear,T=>T3,Q=>Q3T );
26
          00 <= 00T;
27
           Q1 <= Q1T;
28
           Q2 \ll Q2T;
          O3 <= O3T:
29
   end Behavioral;
```

รูปที่ 4.23 โค้ดวงจรนับลงแบบซิงโครนัส 4 บิตที่สร้างจาก Component ในรูปที่ 4.11



รูปที่ 4.24 ผลจำลองการทำงานของวงจรนับลงแบบซิงโครนัส 4 บิตที่ใช้โค้ดในรูปที่ 4.22 (U = Uninitial)


การเขียนโค้ด VHDL จากผังวงจรนับขึ้นแบบซิงโครนัส 4 บิตที่เราได้อธิบายไปแล้วนั้น ก่อนการเขียนโค้ดเราจะต้อง ออกแบบผังวงจรนับขึ้นมาก่อน ทำให้เสียเวลาและต้องใช้ทักษะในการออกแบบวงจรอย่างมาก ซึ่งแตกต่างจากการเขียนโค้ดวงจร นับแบบซิงโครนัส 4 บิตในตัวอย่างที่ 2.26 ของบทที่ 2 ที่เป็นการเขียนโค้ดหลากหลายสไตล์และเป็นการออกแบบโดยใช้ ความสามารถของภาษา VHDL และซอฟต์แวร์ทูลช่วยในการออกแบบ ซึ่งทางเลือกที่ดีกว่าเพราะสามารถออกแบบได้รวดเร็วและมี

ประสิทธิภาพ ตัวอย่างการเขียนโค้ดของวงจรนับขึ้นแบบซิงโครนัส 4 บิตแสดงดังรูปที่ 4.25 ซึ่งเมื่อทำการสังเคราะห์วงจรโดยใช้ CPLD จะได้ผังวงจรดังรูปที่ 4.26 และผลจำลองการทำงานแสดงดังรูปที่ 4.27


จากรูปที่ 4.26 คนที่มีความรู้เรื่องคิจิตอลมาเป็นอย่างคีก็จะมองออกว่าวงจร D Flip-Flop ที่มีอินเวอร์เตอร์ต่อกลับเข้ามาที่ อินพุต D ก็คือ T Flip-Flop ที่ถูกกำหนดให้ T = '1' และ D Flip-Flop ที่มี XOR ต่อกลับเข้ามาที่อินพุต D ก็คือ T Flip-Flop นั่นเอง นั่นก็หมายความว่า Xilinx Synthesis Tool หรือ XST สังเคราะห์วงจรนับขึ้น 4 บิตนี้เป็นวงจรนับแบบซิงโครนัส

```
library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
 5
 6
    entity COUNTER_4BIT_SYNC_UP is
         Port ( Clock, Clear : in STD_LOGIC;
7
                Q0,Q1,Q2,Q3 : out STD LOGIC);
8
    end COUNTER_4BIT_SYNC_UP;
9
10
    architecture Behavioral of COUNTER_4BIT_SYNC_UP is
11
12
       signal QT : STD LOGIC VECTOR (3 downto 0);
13
14
    process (Clock, Clear)
       begin
15
16
           if
                  Clear='1' then QT <= "0000";
           elsif Clock'event and Clock='1' then QT <= QT + 1;</pre>
17
18
           end if:
19
20
       QO \iff QT(O); Q1 \iff QT(1); Q2 \iff QT(2); Q3 \iff QT(3);
    end Behavioral;
```

รูปที่ 4.25 โค้ดของวงจรนับขึ้นแบบซิงโครนัส 4 บิต



รูปที่ 4.26 โค้ดวงจรนับขึ้นแบบซิงโครนัส 4 บิตที่ XST สังเคราะห์วงจร (View technology schematic) โดยใช้ CPLD




รูปที่ 4.27 ผลจำลองการทำงานของโค้ดวงจรนับขึ้นแบบซิงโครนัส 4 บิต (U= Uninitial และ 'X'= Unknown)

การกำหนดก่าเริ่มต้น (Initial value) ให้รีจีสเตอร์หรือ Flip-Flop ถ้าไม่มีการกำหนดก่าเริ่มต้นนั้น XST จะกำหนด (Default) ค่าเริ่มต้นเป็น '0' แต่ ISE Simulator จะกำหนดค่าเป็น 'U' (U = Uninitial) ดังรูปที่ 4.27 ซึ่งโก้ดวงจรนับในรูปที่ 4.25 นั้นเมื่อกำหนดค่าเริ่มต้นให้กับ Signal QT เป็น "0000" ดังในรูปที่ 4.28 แล้วจะให้ผลจำลองการทำงานแสดงดังรูปที่ 4.29

```
library IEEE;
 3
    use IEEE.STD LOGIC 1164.ALL;
    use IEEE.STD_LOGIC_UNSIGNED.ALL;
 4
 6
    entity COUNTER_4BIT_SYNC_UP is
 7
         Port ( Clock, Clear : in STD_LOGIC;
8
                Q0,Q1,Q2,Q3 : out STD LOGIC);
9
    end COUNTER 4BIT SYNC UP;
10
     architecture Behavioral of COUNTER 4BIT SYNC UP is
11
        signal QT : STD_LOGIC_VECTOR (3 downto 0):= "0000"; -- Initial value
13
14
    process (Clock, Clear)
15
       begin
                 Clear='1' then QT <= "0000";
16
17
           elsif Clock'event and Clock='1' then QT <= QT + 1;
18
           end if:
19
    end process;
       QO \iff QT(O); Q1 \iff QT(1); Q2 \iff QT(2); Q3 \iff QT(3);
20
    end Behavioral;
21
```

รูปที่ 4.28 โค้ดของวงจรนับขึ้นแบบซิงโครนัส 4 บิตที่ใส่ค่าเริ่มต้นให้กับ Signal QT เป็น "0000"




รูปที่ 4,29 ผลจำลองการทำงานของวงจรนับที่กำหนดค่าเริ่มต้นให้กับ Signal QT เป็น "0000"

ตัวอย่างโค้ดวงจรนับขึ้น-นับลง 4 บิตแบบกาสเคดแสดงดังรูปที่ 4.30 เมื่อขา Direction หรือ DIR = '0' และเมื่อวงจรนับ ขึ้นไปถึงค่าสูงสุดแล้วขา Clock enable output หรือ CEO = '1' ในทำนองเดียวกันเมื่อขา DIR = '1' และวงจรนับลงจนถึงค่าต่ำสุด แล้วขา Clock enable output หรือ CEO = '1' โดยผลจำลองการทำงานแสดงคังรูปที่ 4.31

(ต่อ)

```
11
   architecture Behavioral of COUNTER 4BIT UPDN is
12
13
      signal QT : STD LOGIC VECTOR (3 downto 0);
14
15
                  ------4Bits Counter----
16
   process(C,CLR)
17
    begin
18
          CLR='1' then QT <= "0000";
19
    elsif C'event and C='1' then
20
       if CE='1' then
21
          if DIR='0' then QT <= QT + 1; --Count up
22
          else QT <= QT - 1;</pre>
                                           --Count down
23
          end if:
24
       end if:
    end if:
25
26
    end process:
27
    Q <= QT;
28
                          ----CEO---
    CEO <= CE when (DIR='0' and QT=15) else
29
30
           CE when (DIR='1' and QT=0) else
31
           101:
   end Behavioral;
32
```

รูปที่ 4.30 โค้ดของวงจรนับขึ้น-นับลง 4 บิตแบบคาสเคคเมื่อเรียกใช้ Std logic unsigned package



รูปที่ 4.31 ผลจำลองการทำงานของวงจรนับที่ใช้โค้ดในรูปที่4.29 หรือรูปที่ 4.30

วงจรนับขึ้น-นับลง 16 บิตที่สร้างจากวงจรนับแบบคาสเคด 4 บิตในรูปที่ 4.30 ที่เป็น Component แสดงดังรูปที่ 4.32 ซึ่ง ขอให้ผู้อ่านควรสังเกตว่าขาของ Component ที่ไม่ใช้งานให้ใช้คำสั่ง Open (คูบรรทัดที่ 21 ในรูปที่ 4.32)

```
library IEEE;
 3
    use IEEE.STD LOGIC 1164.ALL;
 4
    entity COUNTER 16BIT UPDN is
         Port ( C,CLR,DIR : in STD_LOGIC;
 6
 7
                 QO,Q1,Q2,Q3 : out STD_LOGIC_VECTOR (3 downto 0));
    end COUNTER_16BIT_UPDN;
 8
 9
    architecture Behavioral of COUNTER 16BIT UPDN is
10
        component COUNTER 4BIT UPDN
11
            Port ( C,CE,CLR,DIR : in STD LOGIC;
12
                    CEO : out STD_LOGIC;
13
14
                    Q : out STD LOGIC VECTOR (3 downto 0));
15
        end component;
       signal CEO: STD_LOGIC_VECTOR (2 downto 0);
16
17
    begin
    D_O : COUNTER_4BIT_UPDN port map(C=>C,CE=>'1',CLR=>CLR,DIR=>DIR,CEO=>CEO(O),Q=>QO);
18
     D 1 : COUNTER 4BIT UPDN port map(C=>C,CE=>CEO(0),CLR=>CLR,DIR=>DIR,CEO=>CEO(1),Q=>Q1);
    D_2 : COUNTER_4BIT_UPDN port map(C=>C,CE=>CEO(1),CLR=>CLR,DIR=>DIR,CEO=>CEO(2),Q=>Q2);
D_3 : COUNTER_4BIT_UPDN port map(C=>C,CE=>CEO(2),CLR=>CLR,DIR=>DIR,CEO=>open,Q=>Q3);
20
    end Behavioral;
```

รูปที่ 4.32 โค้ดและวงจรนับขึ้น-นับลงขนาด 16 บิตที่สร้างจากวงจรนับ 4 บิตในรูปที่ 4.30 มาทำเป็น Component