01076006 Digital System Fundamentals 2560/1

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

<u>การทดลองที่ 5</u> Latch และ FlipFlop

<u>วัตถุประสงค์</u>

- 1. เพื่อให้นักศึกษาเข้าใจการทำงานของ Latch
- 2. เพื่อให้นักศึกษาเข้าใจการทำงานของ Flip Flop
- 3. เพื่อให้นักศึกษานำ JK-Flip Flop มาใช้งานเป็น D-Flip Flop และ T-Flip Flop

<u>บทนำ</u>

1. Characteristic Table ของ Flip Flop

2	D	Clock	Q	$\bar{\varrho}$	
	0	0	Q	\bar{Q}	Nochanged State
	1	0	Q	\bar{Q}	Nochanged State
	0	1	0	1	
	1	1	1	0	

PRESET	\overline{CLEAR}	J	K	C	Q	\bar{Q}	
0	1	X	X	X	1	0	Set State
1	0	X	X	X	0	1	Reset State
0	0	X	X	X	1	1	Not allowed State
1	1	0	1	Ţ	0	1	
1	1	1	0	T.	1	0	
1	1	0	0	X	Q	Q	
1	1	1	1	L	Tog	ggle	


T	Clock	Q	\overline{Q}	
0	1/0/1	\overline{Q}	Q	Toggle
1	1/0/1	\overline{Q}	Q	Toggle

2. ไอซี 74LS76 Dual JK Flop Flop

ภายในบรรจุ JK Flop Flop 2 ตัว พร้อมขา \overline{PRESET} และ \overline{CLEAR} สัญญาณนาฬิกาทำงานที่ ขอบขาลง ให้ศึกษารายละเอียดจาก Datasheet

<u>การทดลอง</u>

1. ให้นักศึกษาต่อ SR Latch โดยใช้ NAND Gate ดังรูปที่ 1 จากนั้นให้ออกแบบการป้อนอินพุต เพื่อ ทดสอบการทำงานของ SR Latch ว่าสอดคล้องดังตารางที่ 1 หรือไม่



รูปที่ 1 SR Latch จาก NAND Gate

ตารางที่ 1 Characteristic ของ SR Latch

\overline{S}	\overline{R}	Q	Action
0	0	Q	Not Allowed
0	1	1	Set
1	0	0	Reset
1	1	Q	Hold

บันทึกผลการทดลอง

NO.	\overline{S}	\overline{R}	Q	$\overline{\mathcal{Q}}$
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				

NO.	\overline{S}	\overline{R}	Q	\overline{Q}
11				
12				
13				
14				
15				
16				
17				
18				
19				
20				

เพราะเหตุใดเมื่อ 🕏	$\overline{S} = \overline{R} = 1$ จึงเ	กิดสถานะ "เ	Not Allowed"	หรือ "Unuse	d"	

2. นำไอซีเบอร์ 74LS76 ซึ่งภายในมี JK Flip Flop 2 ตัว มาต่อเพื่อทดสอบการทำงานของ JK Flip Flop แล้วบันทึกผลลงตาราง โดยใช้สวิตช์ที่สร้างสัญญาณขอบขาขึ้น/ลงอยู่บริเวณมุมล่างซ้ายของ Logic Trainer เพื่อป้อนสัญญาณนาฬิกา

ลำดับ		Inp	ut			Output	
61 IVIU	PRESET	\overline{CLEAR}	J	K	Clock	Q	\overline{Q}
1	0	1	0	0	1/0/1		
2	0	1	0	1	1/0/1		
3	0	1	1	0	1/0/1		
4	0	1	1	1	1/0/1		
5	1	0	0	0	1/0/1		
6	1	0	0	1	1/0/1		
7	1	0	1	0	1/0/1		
8	1	0	1	1	1/0/1		
9	0	0	0	0	1/0/1		
10	0	0	0	1	1/0/1		
11	0	0	1	0	1/0/1		
12	0	0	1	1	1/0/1		
13	1	1	0	1	1/0/1		
14	1	1	0	0	1/0/1		
15	1	1	1	1	1/0/1		
16	1	1	1	0	1/0/1		
17	1	1	0	0	1/0/1		
18	1	1	1	1	1/0/1		
19	1	1	0	1	0/1/0		
20	1	1	0	0	0/1/0		
21	1	1	1	1	0/1/0		
22	1	1	0	1	1/0/1		

$\overline{PRESET}=0$ และ $\overline{CLEAR}=1$ ไอซีให้ผลลัพธ์อย่างไร
2.2 เมื่อ $\overline{PRESET}=1$ และ $\overline{CLEAR}=0$ ไอซีให้ผลลัพธ์อย่างไร
$\overline{PRESET}=0$ และ $\overline{CLEAR}=0$ ไอซีให้ผลลัพธ์อย่างไร

3. สร้าง D Flip Flop และ T Flip Flop จาก JK Flip Flop โดยให้นักศึกษา<u>วาดรูปการดัดแปลง</u>ว่าทำ อย่างไร พร้อมออกแบบการป้อนอินพุตเพื่อทดสอบสมมติฐาน

	D FF from JK FF									T FF from JK FF						
$ \begin{array}{c c} \hline & \overline{PR} & \underline{Q} \\ \hline & \overline{CZR} & \overline{\underline{Q}} \end{array} $																
		lr	put			Out	put		Input					Out	put	
	PRESET	CLEAR	J	K	Clock	Q	\overline{Q}			PRESET	<u>CLEAR</u>	J	K	Clock	Q	\overline{Q}
1									1							
2									2							
3									3							
4									4							
5									5							
6									6							
7									7							

ใบตรวจการทดลองที่ 5

วัน/เดือน/ปี		กลุ่มเย็น กลุ่มที่
1. รหัสนักศึกษา	_ ชื่อ-นามสกุล	
2. รหัสนักศึกษา	_ ชื่อ-นามสกุล	
การตรวจการพดลอง		🗌 บันทึกคะแนนแล้ว
การทดลองข้อ 1 (5+5 คะแนน)	ลายเซ็นอาจา	ารย์
การทดลองข้อ 2 (5+5 คะแนน)	ลายเซ็นอาจา	ารย์
การทดลองข้อ 3 (5+5 คะแนน)	ลายเซ็นอาจา	ารย์
คำถามท้ายการทดลอง (5 คะแนน) 1. วาดรูป SR Latch ที่ใช้ NOR Gate พร้อม	มแสดงตารางแสดงการ	รทำงาน Characteristic Table
 จากรูปต่อไปนี้ให้จับคู่สัญญาณให้ตรงกับช ¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬¬	ชนิดการทำงาน Active	High Signal Low Signalve-Edge Trigged Signalve-Edge Trigged Signal