01076243 Digital Circuit Laboratory 2560/1

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

การทดลองที่ 9 วงจรจับเวลาโดยใช้วิธี Schematic บนบอร์ด FPGA วัตถุประสงค์

- 1. เพื่อให้นักศึกษาฝึกใช้งานโปรแกรมช่วยการออกแบบวงจรดิจิตอลให้เก่งขึ้น
- 2. เพื่อให้นักศึกษาฝึกการใช้งาน FPGA ให้คล่องตัว
- 3. เพื่อให้นักศึกษาฝึกการออกแบบวงจรดิจิตอลอย่างเป็นระบบ

การทดลอง

- 1. ให้นักศึกษาสร้างนาฬิกาจับเวลาโดยมีข้อกำหนดดังนี้
 - 1.1 ให้มีปุ่มกดเพื่อให้เวลาเริ่มเดินเมื่อเริ่มจับเวลา และกดอีกหนึ่งครั้งเพื่อหยุดเวลาชั่วคราว(กดอีกครั้ง เพื่อนับต่อ สลับกันไปเรื่อยๆ)
 - 1.2 ให้มีปุ่มกดเพื่อลบเวลาให้เป็น 00:00 ขณะที่เวลาหยุดเดิน(ขณะกำลังจับเวลาไม่สามารถกดลบ เวลาได้)
 - 1.3 แสดงผลเวลาการนับเป็นหน่วยนาทีและวินาทีบนตัวเลขแสดงผลเจ็ดส่วนจำนวนอย่างละ 2 หลัก (นาที 00 99, วินาที 00 59)
 - 1.4 ให้มีจุดสองจุดตรงกลางระหว่างนาทีและวินาทีกระพริบทุกวินาทีเหมือนนาฬิกาโดยทั่วไป
- 2. ให้นักศึกษาออกแบบวงจรแบบ Top-Down Design โดยทำในกระดาษก่อนแล้วจึงทำในคอมพิวเตอร์เพื่อ Download ลง FPGA

หมายเหตุ แลปนี้ส่งในเวลาได้เต็ม ส่งช้าหักสัปดาห์ละ 30%

ใบตรวจการทดลองที่ 9

วัน/เดือน/ปี	🗆 กลุ่มเช้า 🛭 กลุ่มบ่าย กลุ่มที่
1. รหัสนักศึกษา	ชื่อ-นามสกุล
2. รหัสนักศึกษา	ชื่อ-นามสกุล
การตรวจการทดลอง	รวมหัก 🗆 บันทึกคะแนนแล้ว
การทดลองข้อ 2 ลายเซ็นอาจารย์	วันที่