# Sharing and Binding for General Circuits

Benedikt Lipinski
Interaktionstechnik und Design)
Hochschule Hamm Lippstadt
Lippstadt, Germany
benedikt.lipinski@stud.hshl.de

Abstract

# CONTENTS

| I                   | Introdu                             | ction 1   | 1 |  |  |  |  |  |  |  |
|---------------------|-------------------------------------|---|---|--|--|--|--|--|--|--|
| I-A Problemstellung |                                     |   |   |  |  |  |  |  |  |  |
|                     | I-B                                 | Logische Bausteine  | 1 |  |  |  |  |  |  |  |
|                     |                                     | I-B1 AND-Gatter   | l |  |  |  |  |  |  |  |
|                     |                                     | I-B2 OR-Gatter  | l |  |  |  |  |  |  |  |
|                     |                                     | I-B3 Multiplexer  | l |  |  |  |  |  |  |  |
|                     |                                     | I-B4 FPGA   | l |  |  |  |  |  |  |  |
|                     | I-C                                 | Allocation  | l |  |  |  |  |  |  |  |
|                     | I-D                                 | Binding   | l |  |  |  |  |  |  |  |
|                     | I-E                                 | Sharing   | 2 |  |  |  |  |  |  |  |
| II                  | Coundle                             | occordes.   | , |  |  |  |  |  |  |  |
| 11                  | II-A                                | dlegendes     2       Kompatiblitäts- und Konfliktgraphen |   |  |  |  |  |  |  |  |
|                     | II-A<br>II-B                        |   |   |  |  |  |  |  |  |  |
|                     | п-в<br>II-C                         |   |   |  |  |  |  |  |  |  |
|                     | II-C                                | Resource Dominated circuits                               | , |  |  |  |  |  |  |  |
| Ш                   | General                             | Circuits  | 1 |  |  |  |  |  |  |  |
|                     | III-A                               | Allgm   | 1 |  |  |  |  |  |  |  |
|                     | III-B                               | Baugruppen  | 1 |  |  |  |  |  |  |  |
|                     |                                     | III-B1 Register   | 1 |  |  |  |  |  |  |  |
|                     |                                     | III-B2 Steuerlogik  | 1 |  |  |  |  |  |  |  |
|                     |                                     | III-B3 Verkabelung  | 1 |  |  |  |  |  |  |  |
|                     |                                     | III-B4 kontroll einheiten                                 | 1 |  |  |  |  |  |  |  |
| IV                  | Sharing                             | and Binding for General Circuits                          | 1 |  |  |  |  |  |  |  |
| - 1                 | IV-A                                | Unconstrained minimum - Area Binding                      |   |  |  |  |  |  |  |  |
|                     | IV-B                                | Performance Constrained Binding                           |   |  |  |  |  |  |  |  |
|                     | IV-C                                | Performance Directed Binding                              |   |  |  |  |  |  |  |  |
| ₹7                  |                                     |   |   |  |  |  |  |  |  |  |
| V                   | Gleichnis,vorgestellter Algorithmen |   |   |  |  |  |  |  |  |  |
| VI                  | Ausblick                            |   |   |  |  |  |  |  |  |  |
| Refer               | References 4                        |   |   |  |  |  |  |  |  |  |

#### I. Introduction

Durch das menschliche verlangen Problemstellungen zugunsten schwindender Komplexität und erhöhtem Komfort zu automatisieren und zu brechen, wurden genau diese Anforderungen auf die elektrischer Schaltungen umgelegt.

#### A. Problemstellung

Nicht erst durch Moderne Entwicklungen, wie digitale Vernetzung mit dem Internet der dinge oder das Autonome Fahren wird die Betrachtung, Zeitliche und Finanzielle Aspekte für die entwicklung multidimensionaler Systeme notwendig. Allerdings lassen genau diese Entwicklungen, die Komplexität sprunghaft ansteigen.

#### B. Logische Bausteine

Realisierbar werden elektrische Verschaltungen in der Digitaltechnik erst durch den einsatz sogenannter Logikbausteine, die mit einander kombiniert ein vorher genau bestimmtes verhalten der geplanten Schaltung verursachen. Hierbei übernehmen verschiedene Bausteine verschiedene Aufgaben, die mal weniger und mal mehr kompliziertere Operationen beinhalten.

1) AND-Gatter: Eine der Grundoperationen, die in fast jeder schaltung zu finden ist, ist die AND zu deutsch die UND Operation. hierbei wird der eingang erst auf logisch 1 geschaltet, wenn alle eingänge dies ebenfalls sind.

2) OR-Gatter: Das Ergebnis des OR-Gatters ist in dem Fall Wahr, wenn einer seiner Eingänge Wahr ist.

Simple Schaltungen lassen sich durch das gezielte aneinanderreihen von AND und OR Gattern gut realisieren, sollte aber

3) Multiplexer: Multiplexer werden benutzt, wenn eine Parallele Verarbeitung aus unterschiedlichsten gründen nicht möglich ist, das kann zum einen eine nicht ausreichende Verfügbarkeit an Kanälen sein, aber auch eine bewusste Entscheidung weniger Kanäle aus kosten gründen zu benutzen sein. Dieser schritt kann gewählt werden, wenn Verläufe zwar parallel laufen aber nur exklusiv ausgeführt werden, das bedeutet, dass nach einer elementaren Entscheidung nur einer der beiden Stränge ausgeführt werden kann. Beeindruckend allerdings ist, das Multiplexer trotz ihrer fortgeschrittenen eignenschaften gegenüber den Grundbausteinen, doch recht simple aus genau diesem erzeugt werden kann. So ergibt sich für einen Einfachen Multiplexer das schaltbild aus 2 AND-Gattern, Einem NOT- Gatter und einem OR- Gatter. .....

4) FPGA: Der Einsatz von diesen Grundelementen ist für das erreichen des Ziels völlig hinreichend, doch benötigt sie eine sehr hohe fläche, auf der sie Verbaut werden muss. Ein zu erreichendes Ziel ist, die Fläche auf der die schaltung realisiert werden muss zu verringern. Dies ist durch die verwendung von halbleitern und die entwicklung von Integrierten schaltkreisen auch erfolgreich gelungen, allerdings besitzen diese sogenannten IC's den nachteil, das ihre Schaltung wie die einer realisierung mit Bausteinen auch fest gebunden ist. Ein Nachteil, den FPGA (Field Programmable Gate ARRAY) Bauteile nicht besitzen, ihr Vorteil ist die Zusammensetzung aus Zusammengeschalteten Baugruppen aus Logikbausteinen, FlipFlops und derer verbindung mit Multiplexern. In FPGA's kann das Verhalten der Eingänge zu den Ausgängen über...... "Programmiert" werden.

#### C. Allocation

Nicht nur, aber vor allem aus Kosten und Platzgründen stehen der Entwicklung selten unbegrenzte resourcen zur verfügung. Aus diesem Grund kann die Betrachtung der zur verfügung stehenden resourcen zwingend notwendig werden. Somit ist das ergebnis der allokierung nach Teich [1] , eine funktion  $\alpha(r_k)$  die angibt wie viele verfügbare Bauteile es zu einer Jeweiligen Resourcentyp gibt.

Damit würde, wenn vom Resourcentyp Mulitplizier:  $r_1$ ,Beispielweise 1 Einheiten zur verfügung stehen die Allokierungsfunkion  $\alpha(r_1)=2$  lauten. Die Funktion der Allokation zeigt deshalb ziemlich genau welche probleme beziehungsweise zeitliche veränderungen entstehen durch die grenzen, die durch die begrenzte verfügbarkeit an Resourcen gegeben werden. Dies kann ein nützlicher zwischenschritt sein um den überblick zu behalten,den Teich mittels eines Ressourcen graphen anschaulich darstellt. In vielen Literaturen allerdings wird dieser schritt auch in die Bindung integriert und nicht extra behaldelt.

### D. Binding

Im unterschied zur Allokierung wird in der Bindung schließlich festgelegt welche Resource welche operation zugeteilt bekommt, also die Zuweisung von Operationen zu bestimmten hardware Komponenten [3]. in einer Utopischen vorstellung in der Kosten und Fläche keine rolle spielen würden, könnte für jeden Rechnenschritt, jede Operation, also zum beispiel für jede Multiplikation oder jeden vergleich eine eigene Komponete Benutzt werden. Leider ist diese vorstellung in der Praxis nicht durchführbar, da jedes gesparte bauteil auf eine Große stückzahl gerechnet den Kostendruck lindert. Das ist zudem auch nicht zwingend nötig, da Beilspielsweise ein Vergleich nach eine Addition, welche beide durch eine Alu realisiert werden können, nicht unbedingt durch 2 verschiedene Hardware einheiten umgesetzt werden müssen, da der vergleich erst stattfinden kann wenn das ergebnis der Addition vorliegt, genannt wird dies in diesem fall ein Optimal Resource sharing oder zu Deutsch ein Optimales ausnutzen einer Resource [2].

Die Bindung bietet ein Tool, das veranschaulicht wie optimal

die vorhandene schaltung auf und mit den gegebenen Bauteilen realisiert wird. Da das engültige Ziel eine Optimale ausnutzung der vorhandenen resourcen ist müssen nun schrittweise die benötigten Bauteile minimiert werden, dies wird erreicht indem anfangs jede Operation einem bauteil zugeordnet wird, es wird ein sogenannte dedizierte Ressource erzeugt, ein spezialfall [3, S. 150]




Fig. 1. Besipiel zur Bindung

Dem Bild ist zu entnehmen das in diesem beispiel für die zuordnung jeder Aufgabe zu einer Resource:11 Bauteile benötigt werden. Die sich aus 3 Multiplikationen =  $r_1$  und aus 8 operationen für eine Arithmetisch logisch einheit  $r_2$  ergibt.

| $v_i$  | $\beta(v_i)$ | $\gamma(v_i)$ |                                  |
|--------|--------------|---------------|----------------------------------|
| $v_1$  | $r_2$        | 1             |                                  |
| $v_2$  | $r_1$        | 1             |                                  |
| $v_3$  | $r_2$        | 2             |                                  |
| $v_4$  | $r_2$        | 3             |                                  |
| $v_5$  | $r_2$        | 4             | Da es sich, um ein recht einfach |
| $v_6$  | $r_2$        | 5             | Da es sien, um em reent ennach   |
| $v_7$  | $r_1$        | 2             |                                  |
| $v_8$  | $r_2$        | 6             |                                  |
| $v_9$  | $r_2$        | 7             |                                  |
| $v_10$ | $r_2$        | 8             |                                  |
| $v_11$ | $r_1$        | 3             |                                  |

zu überblickendes beispiel handelt, lässt sich durch einen geübten blick bereits erkennen wie eine Optimierung aussehen könnte. Im ersten Zeitslot ist abzulesen, das 3 Arithmetische operationen und eine Multiplikation durchgeführt werden, somit werden 3 ALU Einheiten und ein Multiplizierer benötigt.Im weiteren verlauf lässt sich unteranderem erkennen das in keinem weiteren zeitzlot mehr als 3 ALU einheiten gebraucht werden, deswegen ist dies auch unsere minimal benötigte anzahl an Resourcen dieses typs. Ganz genau deutlich wird dies durch eine veranschaulichung in einer tabelle.

| Zeitslot | ALU | Multiplizierer |
|----------|-----|----------------|
| 1        | 3   | 1              |
| 2        | 2   | 1              |
| 3        | 2   | 0              |
| 4        | 1   | 0              |
| 5        | 0   | 0              |

Aus der Tabelle kann nun abgelesen werden, das 3 Resourcen des Typs ALU benötigt werden und 1 des Typs Mulitplizierer. Übertragen auf die obere Tabelle ensteht nun folgendes Binding

| $v_i$  | $\beta(v_i)$ | $\gamma(v_i)$ |  |
|--------|--------------|---------------|--|
| $v_1$  | $r_2$        | 1             |  |
| $v_2$  | $r_1$        | 1             |  |
| $v_3$  | $r_2$        | 2             |  |
| $v_4$  | $r_2$        | 3             |  |
| $v_5$  | $r_2$        | 1             | Somit wurden in diesem beispiel 5 Alu  |
| $v_6$  | $r_2$        | 2             | Solliit wurden in diesem beispiel 3 Al |
| $v_7$  | $r_1$        | 1             |  |
| $v_8$  | $r_2$        | 1             |  |
| $v_9$  | $r_2$        | 2             |  |
| $v_10$ | $r_2$        | 1             |  |
| $v_11$ | $r_1$        | 1             |  |

einheiten die einen anteil von 62,5% ausmachen eingespart. Bei den Multiplizierern wurde die benötigten Resourcen auf  $\frac{1}{3}$  reduziert.

#### E. Sharing

das sharing beschreibt zusammen mit dem Binding, die effektive mehrfachnutzung der Ressourcen, welches der minimierung der verwendeten hardware dient und somit zu reduzierung von Flächen und kosten problemen beiträgt. wobei das ziel des Sharing die frage nach dem Alghoritmus zur optimerung ist und anschließend mit einem Binding endet. In dem Kapitel Binding wurde ein einfach im Kopf zu lösendes Beispiel gezeigt, leider bleibt es in der Realität nicht immer bei so einfach zu lösenden systemen, so dass da schnell der überblick verloren gehen kann und zudem ein system unter umständen nicht zu lösen wäre. Aus diesem grund befasst sich dass sharing mit der frage wie ein vorhandenes system effektiv optimiert werden kann. Zu den Verwendeten Alghoritmen zählen unter anderem aus dem breich der REsource Dominated Circuits das Register sharing, Multiport Memory Binding und das Bus sharing and Binding und für den bereich der general circuits, sind es Unconstrained minimum - Area Binding, Performance Constrained Binding und zu letzt Performance Directed Binding.

### II. GRUNDLEGENDES

#### A. Kompatiblitäts- und Konfliktgraphen

Als vorrausetzung, um überhaupt eine sinnvolle Bindung beziehungsweise Allokierung erzeugen zu können muss sich im 1. schritt einmal mit dem eigentlichen problem befasst werden. Um das Problem darstellen zu können wird ein Graph aufgestellt, der die eigenschaften der elemente beschreibt. Dieser Schritt ermöglicht die betrachtung der einzelnen operationen mit einander und stellt auf welche mit

einander Kompatibel sind und welche ein kritisches verhalten zu einander aufweisen.

Zwei oder mehr Operationen sind mit einander Kompatibel und können an die Gleiche Resource gebunden werden wenn sie nicht mit einander Konkurrieren und wenn sie dem gleichen Resourcen-typen angehören [3, S.231]

Das bedeutet konkreit, dass aufgaben mit einander kompatibel sind, wenn sie nicht im gleichen Zeitslot neben einander anliegen und wenn sie des gleichen typs sind zum Beispiel Addierer. Die entwicklung der ges graphensystems kann grundsätzlich über 2 ansätze erfolgen, zum einen kann ein Kompatiblitätsgraph oder Verträglichkeitsgraph entwickelt werden, dieser graph gibt an welche Operationen verträglich zu einander sind und somit keine probleme darstellen komplemäntar dazu lässt sich durch den Konflikt graphen angeben welche Operationen im konflik zu einander stehen und eine genauere betrachtung bedüfen.

Ein Ressourcen Verträglichkeitsgraf definiert ist  $G_+(V,E)$ denen die Knoten durch durch in  $V = \{v_i; i = 1, 2, ..., n\}$  definiert werden und die Kanten durch  $E = \{\{v_i, v_i\}i, j = 1, 2, ..., n\}$  Die Knoten stellen die Operationen an sich dar, wohingegen die Kanten die Kompatiblen Operationspaare angeben [3, S.231].

Zusammen gefasst nach Teich [1, S. 181-182] lassen sich folgende verträglichkeiten für den kompatiblitätsgraphen aufführen:

demnach ist eine **Schwache verträglichkeit** gegeben, wenn zwei knoten des Graphen eines Grahen mit einander verbunden sind und des gleichen Types angehören also zum beispiel eine Addition und ein Vergleich, da beide durch eine Arithmetisch logische einheit Verarbeitet werden können. [?]

Ablaufplan verträglich ist ein graph hingegen, wenn seine Knoten als erste bedingung vom gleichen typ sind, also wie bei der schwachen verträglichkeit zum Beispiel aus 2 operationen vom typ Multiplizierer. Zum zweoten muss die bediingung erfüllt sein, das die starzeit des ersten knoten vor der des zweiten knotens liegen muss. Das bedeutet, dass Knoten die Ablaufverträglich sind nicht in dem selben zeitslot ausgeführt werden dürfen, andernfalls wären sie nicht Ablaufplan vertträglich [?].

Als leztztes definiert sich die **Starke verträglichkeit**, durch zwei Knoten die wieder vom gleichen typ sind und zudem von einandern abhängig sind. Das bedeutet die beiden knoten sind in einem logischen strang durch einen pfad im ablaufplan mit einander verbunden. [?]

Die Graphische umsetzunge des Verträglichkeitsgraphes mit dem Beispiel aus den vorherigen kapiteln sieht dann wie folgt aus:

Aus den vorherigen kapiteln, wissen wir bereits, dass für die Optimierung der verschaltung nur ein Multiplizierer benötigt wird und genau das können wir in diesem beispil nun auch grafisch betrachten. Zu sehen ist, dass jeder knoten mit einer kante verbunden ist und somit sind alle Operationen mit




Fig. 2. Verträglichkeitsgraph Mulitplizierer

einander Ablaufplan verträglich, weswegen der einsatz von nur einem Multiplizierer nun auch Optisch besser nachzuvollziehen ist.

Desweiteren folgt der Verträglichkeitsgraph der Alu. Ein eindeutiges ergebnis ist hier allerdings nicht auf den ersten blick zu sehen, das zeigt, wie schnell selbst sehr siple verschaltungen, sehr komplizierte ausmaße bekommen können. Um dieses Problem zu minimieren wird im weiteren vorgehen mit einer einteilung in sogenannte cliquen gearbeitet. Diese cliquen werden dann farbig im Verträglichkeitsgraph eingezeichnet.

Fig. 3. Verträglichkeitsgraph Arithmetisch logische einheit mit Cliquen




Fig. 4. Verträglichkeitsgraph Arithmetisch Logische Einheit

B. Strategien zur Architektur Optimierung

#### C. Resource Dominated circuits

da probleme leider ein wenig komplizierter behamndelt wir die grundlegende optimierung mit dem grundlagen wissen aus Konflikt und Optimum graph

# z.b mittels register sharing -G.micheli S 156

#### III. GENERAL CIRCUITS

# A. Allgm.

ganz allgemein wird jetzt auch die verzögerung durch steuerlogik und die verkabeluing betrachtet, also wie man so schön sagt ein reale verschaltung

- B. Baugruppen
  - 1) Register:
  - 2) Steuerlogik:
  - 3) Verkabelung:
  - 4) kontroll einheiten:
  - IV. SHARING AND BINDING FOR GENERAL CIRCUITS
- A. Unconstrained minimum Area Binding
- B. Performance Constrained Binding
- C. Performance Directed Binding
  - V. GLEICHNIS, VORGESTELLTER ALGORITHMEN

## VI. AUSBLICK

## REFERENCES

- [1] Jürgen Teich, Christian Haubelt, Digitale Hardware/Software-Systeme,
- Synthese und Optimierung, 2. Auflage,Springer,2007
  [2] Dr.Walter Lange, Prof.Dr.Martin Bogdan, Entwurf und Syntese von Eingebetteten Systhemen, Ein Lehrbuch, Oldenbourg Verlag München, 2013
- [3] DEMICH