

## CA Review: Pipeline

$$\text{Performance: } \frac{\text{Time}}{\text{Program}} = \frac{\text{Instructions}}{\text{Program}} \cdot \frac{\text{Cycles}}{\text{Instructions}} \cdot \frac{\text{Time}}{\text{Cycle}}$$

factors:

· ISAC (RISC vs CISC)

· Program itself

· Compiler

· 编程语言

简称: CPI

· Compiler

· Program

Microarchitecture  
implementation or  
circuit design / ISA

Eg:

Program :	Instr-type: A	B	C
CPI	2	2	4
percentage	20%	40%	40%

Program 有  $10^6$  instr, 以及 CPU 频率: 2.5 GHz则 CPU time =  $10^6 \times \text{Average CPI} \times 1/2.5\text{GHz}$ 


$$= 10^6 \times 2.8 \times \frac{1}{2.5 \times 10^9} = 1.12 \times 10^{-3} \text{ s} = 1.12 \text{ ms}$$

如何提高 Time/Cycle, 若仅是  $t_{\text{critical-path}} \leq t_{\text{clk}}$ , 一个 path 里面至多可经过 5 大组件 (IF. ID. EX. MEM. WB).

但若五个阶段视为 5 个收费站呢? 而不是车必过 5 站, 下辆车才可进?

这样, Pipelined CPU:  $\max \{t_{\text{IF}}, t_{\text{ID}}, t_{\text{EX}}, t_{\text{MEM}}, t_{\text{WB}}\}$  (原先是  $\Sigma$ ).

那则需要设计“站”以让车有序过站了,  $\Rightarrow \text{reg!}$




KOKUYO





同时注意到: rd 不能赖在 reg. file 中不走, 直到  $\alpha$  [rd] 来! 故 rd 也要流动!



Structure

Hazards:	①	CC1	CC2	CC3	CC4	CC5
Instr: 1	IF	ID	EX	MEM $\times$	WB $\times$	
2						
3						
4				IF $\times$	ID $\times$	

$\times$ : Dmem 与 Imem 说到低, 在一块内存上!

$\times$ : Reg. file 能又存又写么? 有先后顺序么?

to use physical resources

可在硬件上解决问题 (比如解决 Data & Instr Mem issue); 以及指令 take turns

② Data	CC1	CC2	CC3	CC4	CC5	CC6
--------	-----	-----	-----	-----	-----	-----

Instr. 1	IF	ID	EX ( $x_2, x_3$ )	MEM	WB (更新 $x_1$ )	
2		IF	ID	EX ( $x_5, x_6$ )	MEM	WB (更新 $x_4$ )


3 Read after write !! IF ID EX ( $x_1, x_4$ ).

Solution ①. NOP: 输入空指令, 啥也不做; 让  $x_4$  更新后, 再 EX ( $x_1, x_4$ ). (Wait!)

②

因为冲突可能发生在相邻 1 or 2 条指令, 因此新 reg 值但来不及存的值, 通过 mux


opi-srcB  
Campus





- 言以蔽之: ALU结果值得以在1or2轮后返回Mux, 在被存入 Reg 前就被可hh利用, 解决 RAW 干馊  
而关于 op1-src, 大致上先可用 reg-en 判断: 为1时, 它便会注意之后是否要提前于WB而读它; 而 op1-src 具体多少, 取决于之后几条(1/2)命令后是 rs1 还是 rs2 要利用它

2). 'load delay slot':



在隔 1, 2 条 instr 时, Data Hazard 意料之中; 但 3 条之差呢? 即: 能又写又读么? 一般认为, 这也有 Hazard

或者 Code Rescheduling, 将不冲突, 不影响的指令先放lw后 (compiler 实现)

③ Control: 考虑一个 beq 指令, 若 beq 在 S 阶段后令 PC 跳至一个地方, 那么前面 pipeline 中在跑的 beq 后几条指令岂不是全错?

- 一种解决方案是用 nop 等! 待 S 阶段后 PC 给出正确 address, 再继续  
另一种是照常: 若不 jump, 则 OK; 若 jump, 则 额外花时间 flush 前四条指令所对 reg. mem. 做的操作!

或者: Dynamic branch prediction: Predict if the branch will be taken based on the current record

最后, 也可考虑类似于 rd 解决方案: forwarding to reduce delay of branches (消 is-beq 信号-出 ALU 就送过去).

