




Campus





Campus



\*:同时, reg Tile block 加入了额外的 control signal : reg-en why?假设Sw之后,d-out 为nothing;虽然S-type 无rd,但[11:7]处依然是5位,且传给 reg. file (但其实这5位是 imm[4:0]!)
那么, nothing 将系设设结 rd! 故安 reg-en 控制 wb 决策!

那么可见,若是 lw或 R-type, rd 的更新 将在下-clk上升沿;下-上升沿时,rd 读入 (if reg-en 为1), 与此同时,PC reg 给出加数rd, 将系陆续折出新 rd, rs1, rs2;但前者进程更快, 故新reg 已来时,旧rd已读入,已任备好被读了(女D上-frd是现在rs1)

\* 近有 bne. blt. bge, 可止ALU伸出portal,并instr控制程 B-type: eg. beq. rs1, rs2, L (imm/label), 若 X[rs1]== X[rs2], 则前往L (PC+imm/label;但机器码用imm/label-PC) 如何简便地在上一个版本的图 (S-type) 中修改,从支持B-type? 回想 ALU中计算过 X[rs1]-X[rs2]的!可从用一个大或订判断 32-bit结果是否为O! 因此, ALU可以额外出一个 zero portal. 这个portal 是否发挥作用,应由 instruction machine code 提 结的信息决定。 发挥作用时: , PC=PC+Y , if zero≠o PC=PC+imm, if zero=o

可见:原来的 PC+4简单逻辑也需要进一步完善 面 B-type中 imm组成又与 I. S不同,故 imm Gen 也要改

KOKUYD

