
Controler:

从之前能看出:许多控制器件的信号由instr而来,有:

reg-en re we alu-ctrl imm-ctrl wb-src.
op2-src is-beg.



Controller 接imput (instr), and output a series of ctrl signals 为了保证 信号到器件时,ctrl signal 已到达,故 instr先过 controller,由 controller 分发 ctrl signal 的及 rd. rs1.rs2,instr[31:20][11:7] 但画图采用 fig1 (题中) 也可以,只不过需要明白,ctrl-signal. instr[31:20][11:7] regs 是i经结! 堪至部分题目算timing可能不适应 controller的 延时)

Timing:在Datapath图中,不难发现path由与部分组成:

IF ID EX MEM UB
instr fetch instr decode execution memory access write back,
下面讨论名个Type延时: 不论是你的 reg.file
还是PCtimm与PC. reg.

Campus

7. Wem