

Questão 17 Considere um processador MIPS que implementa um pipeline de 5 estágios. Você deve adicionar o suporte para as instruções abaixo na microarquitetura:

mul rs, rt | {hi, lo} = rs * rt
div rs, rt | lo = rs / rt; hi = rs %rt

Você deve adicionar os registradores hi e lo e alguma forma de acesso a eles, sem alterar o componente do banco de registradores. A instrução mul utiliza um circuito multiplicador que leva 3 ciclos para gerar os resultados do produto. A instrução div utiliza um circuito divisor que leva 5 ciclos para gerar os resultados de quociente e resto.

Como você projetaria esse processador mantendo a estratégia de pipeline? Mostre, em um diagrama simplificado, o novo caminho de dados em pipeline com a sua estratégia e explique o impacto relação ao desempenho e execução das novas instruções e em outras já implementadas.

	stratégia e explique o impacto relação ao desempenho e execução das novas instruções e em outras já implementada: 100% 90% 80% 60% 40% 26% 3
Para man	ter a estrutura tradicional, sem a criação de novos es- foi oriada a seguinte solução:
multipli	indada (me estágio ex para realizar as operações de eação (mul) e divisão (bliv): be re ert: euta a operação: mul em zerdos e div em serdos.
menos "	mult, a parte mais significativa fica em high (hil e a significativa em low (lo). Ja para div, o quo eiente fi- low (lo) e o resto fica em high (hil).
mul e	e <u>mflo</u> acessam os resultados das operações de diu, que for sua vez, ficam armazenados em hielo.
O WAX	nelecionam se os resultados são de hillo ou da m. conforme otipo de metrução.
	nto no tempo de execução:
- div -	+ IF, ID, EX, EX, EX, EX, MEM, WB laidos

