Universidade do Minho - Departamento de Eletrónica Industrial

Sistemas Digitais - Laboratórios

TP2 - Projeto de Circuitos Combinacionais

Duração máxima: 3 aulas.

No início da primeira aula deste guia irá haver um pequeno mini-teste de 15 minutos sobre a matéria aqui exposta. Os alunos devem entregar depois da primeira aula (dia seguinte até à meia noite) as respostas aos exercícios 1 e 2. Na 2ª aula será efetuada a apresentação e discução. Na 2ª aula (dia seguinte até à meia noite), será entregue o relatório do exercíco 3 e a apresentação e discussão será efetuada na 3ª aula. Os relatórios, em formato PDF, com a resolução de todas as questões realçadas a sublinhado devem ter conter no título o turno, grupo, trabalho prático e curso (Ex: PL1_G05_TP0_MIEEIC).

Antes de realizar o trabalho, os alunos devem ter estudado os seguintes tópicos:

- 1) Álgebra de Boole;
- 2) Teorema de De Morgan;
- 3) Mapas de Karnaugh;
- 4) Síntese de circuitos combinacionais.

Durante a realização do trabalho, os alunos devem:

- 1) Responder a todas as questões de cada exercício.
- Realizar as simulações indicadas no guia;
- 3) Registar no *logbook* todos os valores calculados e medidos, bem como os circuitos desenvolvidos.

Depois de realizar o trabalho na totalidade, os alunos devem:

- 1) Ter verificado experimentalmente os tópicos anteriores;
- 2) Ter adquirido experiência no projeto de circuitos lógicos combinacionais;
- 3) Ter adquirido experiência na simulação de circuitos com base em lógica discreta;

Elementos de estudo:

- 1) Slides de Sistemas Digitais.
- 2) John F. Wakerly, "Digital Design, Principles and Practices", Prentice Hall, 2000.

Procedimento

Todos os conhecimentos adquiridos nos trabalhos anteriores devem continuar a ser aplicados neste e nos trabalhos futuros. Em particular, sempre que um circuito não funcionar conforme esperado, deve efetuar a análise teórica e experimental para verificar, em primeiro lugar, se há erros no projeto e, em caso negativo, descobrir onde está o erro na montagem.

- 1 Implemente a função lógica P = ABC usando somente portas NAND de 2 entradas.
- a) Identifique os sinais de entrada e saída do problema.
- b) Apresente a tabela de verdade correspondente a esta função.
- c) Desenhe o diagrama esquemático do circuito, tendo em consideração as recomendações apresentadas na secção "1. Desenho de Diagramas Lógicos" do trabalho prático anterior (como sempre deve fazer).
- d) Simule o circuito através do CircuitVerse para todas as combinações da tabela da verdade. Coloque no relatório o circuito desenvolvido bem como o *link* do projeto do circuito.
- 2 Um tribunal é constituído por 4 juízes (A, B, C e D). Para a decisão sobre um réu ser culpado ou inocente, cada juiz pode votar sim ou não. O réu só é considerado culpado se o juiz D votar sim ou se a maioria dos juízes votar sim.
- a) Construa uma tabela de verdade em que cada juiz corresponde a uma entrada, e a saída indica a decisão: culpado ou inocente.
- b) Obtenha a expressão lógica minimizada para a saída, em função das quatro entradas, representando-a na forma de soma de produtos.
- c) Utilizando o teorema de De Morgan, converta algebricamente esta função para uma forma que possa ser implementada diretamente com base unicamente em portas NAND de 2 entradas. Quantas portas e quantos circuitos integrados são necessários?
- d) Desenhe o diagrama esquemático do circuito.
- e) Simule o novo circuito através do CircuitVerse. Coloque no relatório o circuito desenvolvido bem como o *link* do projeto do circuito.

Considere no problema seguinte que A e B são os números mecanográficos (de 5 dígitos decimais) dos dois elementos do grupo, com A < B, sendo A1 e B1 os dígitos decimais mais à esquerda dos respetivos números, A5 e B5 os dígitos mais à direita. Caso o grupo tenha apenas um elemento, o número A é obtido da parte inteira de B/2, em que B é o número mecanográfico do aluno.

3 - Implemente um circuito lógico que receba como entrada a posição de um dígito de um número decimal de dez dígitos e forneça como saída o dígito correspondente (considere que a posição do dígito mais à esquerda é 1 e do mais à direita é 10). Tanto a posição (entrada) como o valor do dígito (saída) devem ser representados em binário.

Além disso, o circuito deve apresentar na saída o valor 9 para a entrada 15.

O número de dez dígitos é único para cada grupo, sendo formado pela concatenação dos números mecanográficos (A e B, nesta ordem) dos dois elementos do grupo. Por exemplo, se os números mecanográficos fossem 79453 e 81760, o número de 10 dígitos seria 7945381760.

Concluindo, tendo em consideração que A1 e B1 são os dígitos mais à esquerda dos números mecanográficos, a correspondência entre as entradas e saídas que devem ser fornecidas pelo circuito é a seguinte:

1' A1, 2' A2, 3' A3, 4' A4, 5' A5, 6' B1, 7' B2, 8' B3, 9' B4, 10' B5, 15' 9

- a) Atribua nomes para as entradas e saídas e construa a tabela de verdade para este problema.
- b) <u>Obtenha expressões lógicas minimizadas para as saídas com recurso a mapas de</u> Karnaugh.
- c) <u>Construa o diagrama lógico do circuito, seguindo as recomendações fornecidas, procurando minimizar o número de circuitos integrados utilizados.</u>
- d) <u>Simule o circuito desenvolvido através do CircuitVerse. Coloque no relatório o circuito</u> desenvolvido bem como o *link* do projeto do circuito.

Monte e teste o circuito.

Observações:

- O enunciado do problema não especifica os nomes dos sinais de entrada e de saída. Porém, para sinais formados por conjuntos de bits que têm significado numérico, como neste caso, é norma utilizar o índice "0" para o bit menos significativo (e.g., E₀), o índice 1 para o bit seguinte (e.g., E₁), e assim por diante, até chegar ao MSB, pelo que deve ter isso em consideração.
- As combinações de entrada que não são referidas no problema não interessam. Isso deve ser utilizado a seu favor para reduzir o número de componentes necessários.
- Quando possível, procure reutilizar os mesmos agrupamentos nos mapas de Karnaugh de diferentes saídas, pois isso permite reaproveitar parte da lógica implementada, reduzindo o número de portas lógicas necessárias.