

산화물 반도체 TFT의 이동도-안정성 특성을 고려한 레시피 생성을 위한 AI 기반 프레임워크

An AI-Guided Framework for Mobility–Stability-Aware Recipe Generation in Oxide Semiconductor TFTs

Ji Hoon Hong^{1,2,†}, Soyeon Hong^{3,†}, Han Uk Lee^{1,2}, Dong Won Jeon^{1,2}, Juhyeon Ha^{1,2},
Jindong Hwang^{1,2}, Jinhee Im³, Hanseo Lee³, Kwonyoung Kim³,
Hyunsouk Cho^{3,*}, Sung Beom Cho^{1,2,*}

ARTICLE INFO

Key Words:

산화물 반도체 (Oxide semiconductor),
박막 트랜지스터 (Thin-film transistor),
대규모 언어 모델 (Large language model),
증착 레시피 (Deposition recipe),
이동도-안정성 상충관계 (Mobility-stability trade-off)

ABSTRACT

Amorphous oxide semiconductors are advancing into next-generation memory applications requiring high mobility ($>50 \text{ cm}^2/\text{V}\cdot\text{s}$) and robust electrical stability, performance targets rarely achieved due to fundamental mobility–stability trade-offs. Here, we present an AI-guided framework that mines 1,030 mobility–stability pairs from 2,005 experimental studies, establishing the first quantitative Pareto frontier for oxide thin-film transistor performance. Systematic analysis of frontier-breaking devices reveals key fabrication strategies, including atomic-scale deposition control, multi-channel architectures, and interface engineering, that collectively transcend conventional performance boundaries. We develop a large language model-based recipe generator that uses Retrieval-Augmented Generation to predict fabrication conditions tailored to user-defined targets. Benchmarking on 1,198 test cases shows our model achieves 4.33/5.0 overall recipe quality, with strong performance in post-processing prediction (+5.7%) and performance metrics (+7.8%) versus baselines. This work demonstrates how literature-grounded AI can assist process design, providing a scalable approach for navigating complex process–property relationships in materials optimization.

1. 서론

산화물 반도체는 박막 트랜지스터(TFT)의 지배적인 채널 재료로 자리 잡았으며, 2012년 이후 고해상도 디스플레이의 성공적인 상용화를 가능하게 했다¹⁻³. 이러한 성공을 바탕으로 산화물 반도체는 이제 차세대 메모리 응용, 특히 3차원 DRAM과 수직 NAND 플래시용 재료로도 활발히 검토되고 있다. 이들 응용에서는 낮은 누설전류가 뚜렷한 장점이 된다. 그러나 이러한 신규 응용은 더 엄격한 성능 요구사항을 부과한다. 즉, 높은 이동도 ($>50 \text{ cm}^2/\text{V}\cdot\text{s}$)와 전기적 스트레스 하에서의 우수한 안정성을 동시에 달성해야 한다⁴. 문제는 이 두 조건을 동시에 만족시키는 일이 본질적으로 어렵다는 점이다. 조성비 조절, 결함, 공정 최적화 등으로 전하 수송을 향상시키는 접근은 대개 소자

신뢰성을 저해하는 요인을 함께 유발하기 때문이다^{5,6,7}. 수천 건의 실험 연구가 축적되었음에도, 이 상충 관계를 체계적으로 탐색하는 일은 여전히 매우 어렵고, 고성능 소자 개발의 주요 병목으로 남아 있다.

이러한 어려움의 주요 원인 중 하나는 박막 증착 공정 자체에 있다. 얇고 균일한 박막을 구현하기 위해서는 스퍼터링, 원자층 증착(ALD), 물리기상증착(PVD) 등의 기술이 필요하지만, 각 기술은 플라즈마 생성, 전구체 공급, 표면 반응, 증착 후 처리와 같은 복잡한 단계를 포함한다. 또한 이러한 단계들은 다수의 조절 가능한 변수에 의해 좌우된다. 이 변수들은 고차원 변수 공간을 이루며, 그 상호작용은 흔히 비선형적이고 직관에 반한다. 따라서 연구자가 공정 조건을 체계적으로 최적화하고, 그 이면의 공정-물성 관계를 규명하는 일은 매우 어렵다. 그 결과 최적화는 전통적으로 숙련

2 산화물 반도체 TFT의 이동도-안정성 특성을 연구자의 경험적 통찰과 축적된 노하우에 크게 의존해 왔고, 광범위한 시행착오를 수반하는 느린 점진적 개선에 머무는 경우가 많았다^{4, 5, 13-15}.

이러한 맥락에서 대규모 언어 모델(LLM)은 재료과학 분야에서 유용한 도구로 부상하고 있다⁸⁻¹². LLM은 인간 연구자와 달리, 수십 년에 걸쳐 축적된 방대한 문헌으로부터 공정-물성 정보를 체계적으로 추출하고 통합할 수 있다. 또한 열처리 분위기나 후처리 절차와 같은 정성적 공정 서술도 이해할 수 있는데, 이는 기존의 데이터 기반 접근법에 포함시키기 어려운 정보다. 이러한 능력은 그동안 단편적으로 흩어져 있고 충분히 활용되지 못했던 경험적 지식을 활용함으로써 이동도-안정성 상충관계에 대한 새로운 통찰을 가능하게 한다. 더 나아가 LLM의 추론 능력은 단순 분석을 넘어 예측에도 적용될 수 있어, 특정 성능 목표에 맞춘 최적 증착 조건을 제안할 잠재력을 지닌다.

본 연구에서는 산화물 박막에서의 이동도-안정성 상충관계를 해결하기 위해 LLM 기반 레시피 생성기를 개발하였다. 먼저 과학 데이터베이스에서 증착 관련 문헌을 수집하고 정제된 뒤, 자연어 처리 기법을 활용해 공정 변수와 소자 성능 지표를 추출하였다. 추출된 데이터는 검색증강생성(RAG) 프레임워크를 통해 대규모 언어 모델과 통합되었으며, 이를 통해 시스템이 관련 문헌 근거를 검색하고 최적화된 증착 레시피를 생성할 수 있도록 했다. 이러한 접근을 바탕으로 우리는 기존의 상충관계를 극복하기 위한 증착 조건을 제안한다. 또한 LLM-as-a-Judge 평가를 통해 본 레시피 생성기가 높은 과학적 정확도를 달성함을 확인하였다. 본 연구는 집단적 문헌 지식을 활용하여 산화물 반도체 개발의 공정 최적화를 가속하기 위한 체계적인 경로를 제시한다.

2. 실험 방법 및 결과

본 장에서는 산화물 TFT 문헌을 기반으로 이동도-안정성 데이터셋을 구축하고 레시피 생성기를 개발한 과정과, 이를 통해 도출한 주요 분석 결과를 함께 제시한다. 먼저 연구방법에서는 문헌 수집과 정보 추출, 데이터셋 구축, 레시피 생성기 설계 과정을 설명하고, 이어서 결과 및 고찰에서는 이동도-안정성 지형 분석, 경계 성능 소자 분석, 레시피 생성기 평가 결과를 다룬다.

2.1 실험 방법

본 연구의 방법은 문헌 수집 및 정제, 대규모 언어 모델 기반 정보 추출, 이동도-안정성 데이터셋 구축, 레시피 생성기 모델 설계의 네 단계로 구성된다.

2.1.1 문헌 수집 및 데이터 정제

고려한 레시피 생성을 위한 AI 기반 프레임워크

본 연구의 첫 단계는 디스플레이 응용을 위한 산화물 TFT를 중심으로 문헌을 체계적으로 수집하는 일이었다. 선행연구에서 정의된 연구 범위를 따라, 우리는 산화물 TFT 소자의 전기적 성능과 신뢰성 특성을 모두 보고한 실험 연구를 대상으로 삼았다. 대표성이 있고 충분히 큰 데이터셋을 구축하기 위해, 시드 기반 문헌 크롤링 전략을 사용하였다. 2012년까지 발표된 시드 논문은 Google Scholar 기준으로 일반적으로 100회 이상의 높은 인용 수를 기록한 논문 중에서 선택하였으며, 이는 산화물 TFT 연구의 초기 핵심 발전을 대표하기 위한 것이었다. 반면 2012년 이후의 시드 논문은 최근 동향을 반영하기 위해 상위권 저널의 1사분위 및 2사분위(Q1, Q2) 저널에서 선택하였다. 시드 저자는 산화물 반도체 연구에서 지속적인 출판 실적과 높은 학문적 영향력을 보인 연구자로 정의했으며, 개인 인용 수 3,000회 이상을 기준으로 삼았다. 구체적으로는 산화물 TFT 연구와의 관련성과 해당 분야 내 빈번한 인용을 바탕으로 31편의 시드 논문과 13명의 시드 저자를 선정하였다. 이후 인용 추적과 키워드 기반 확장을 통해 총 64,852편의 논문을 과학 데이터베이스에서 초기 수집하였다. 이후 관련성이 낮은 연구를 제거하기 위한 후속 필터링을 수행하였다. 기상 증착 공정과 관련이 없거나 소자 수준의 전기적 특성 평가가 없는 논문은 제외하였다. 또한 산업적 관련성이 높은 제조 기술과의 일관성을 유지하기 위해 용액 공정 TFT도 제외하였다. 이러한 2단계 필터링 과정을 거쳐 최종적으로 2,005편의 논문을 분석 대상 문헌으로 남겼다.

2.1.2 대규모 언어 모델(LLM)을 활용한 데이터 추출

수집된 문헌으로부터 구조화된 정보를 체계적으로 추출하기 위해, 우리는 LLM을 활용한 자동 데이터 파싱을 적용하였다. 이 추출 파이프라인은 비정형 텍스트 서술을 기계가 읽을 수 있는 데이터로 변환하면서, 환각과 누락 오류를 최소화하도록 설계되었다. 각 논문에 대해 LLM은 채널 재료 조성, 증착 방식, 공정 조건, 전기적 특성 등 소자 및 공정 수준의 정보를 추출하도록 지시받았다. 추출 대상 전기적 성능 지표에는 전계효과 이동도(μ_{FE}), 문턱전압(V_{th}), 서브스레시홀드 스윙(S.S.), 온/오프 비(I_{on}/I_{off}), 그리고 전기적 스트레스 하에서의 문턱전압 변화(ΔV_{th})가 포함되었다. 또한 positive bias stress(PBS), negative bias stress(NBS), positive bias temperature stress(PBTS), negative bias illumination stress(NBIS)와 같은 안정성 측정 조건도 명시적으로 기록하였다. 가능할 경우 게이트 구조와 게이트 절연막 재료를 포함한 소자 구조 정보도 함께 추출하였다. 추출 정확도를 높이기 위해, 명시적인 작업 정의, 도메인별 제약조건, 자기 일관성 점검을 포함한 구조화 프롬프트 설계를

산화물 반도체 TFT의 이동도-안정성 특성을 고려한 레시피 생성을 위한 AI 기반 프레임워크 사용하였다. 또한 Retrieval-Augmented Generation(RAG)을 도입하여 각 논문의 응답이 해당 문서 내용에만 제한되도록 함으로써, 문서 간 정보 오염을 줄였다. 무작위로 선정한 60편의 논문(ALD 기반 30편, PVD 기반 30편)에 대해 수동 감사를 수행한 결과, 추출 정확도는 각각 95.2%와 94.9%로 나타났으며, 이는 본 추출 프레임워크의 신뢰성을 뒷받침한다.




Fig. 1 Schematic diagram illustrating the process of (a) constructing the recipe-property dataset and (b) inferring a synthesis recipe for a user-defined target using the RAG method.

2.1.3 데이터셋 구축

추출된 데이터는 이동도-안정성 쌍을 중심으로 구조화된 데이터셋으로 통합되었다. 각 샘플은 재료 조성, 공정 조건, 소자 구조로 정의되는 하나의 고유한 TFT 구성에 해당한다. 하나의 논문에서 여러 소자가 보고된 경우에는 각 소자를 독립적인 샘플로 간주하였다. 불완전한 항목과 불일치하는 기록을 제거한 뒤, 최종적으로 1,030개의 유효한 이동도-안정성 쌍을 확보하였다. 이 데이터셋은 In-Ga-Zn-O 계열 재료와 관련 산화물 시스템을 포함하는 다양한 산화물 반도체 조성을 포괄하며, 원자층 증착(ALD)과 물리기상증착(PVD) 공정을 모두 포함한다. 따라서 이 데이터셋은 산화물 TFT에서 이동도와 전기적 안정성 사이의 본질적 상충관계를 정량적으로 분석하기 위한 기반을 제공한다.

2.1.4 레시피 생성기 모델 구축

정제된 데이터셋을 실제 공정 지침으로 전환하기 위해, Retrieval-Augmented Generation 기반의 레시피 추론 프레임워크를 개발하였다. 이는 순수한 수치 회귀 모델을 직접 적용하는 방식이 아니라, 구조화된 데이터와 문헌 기반 실험 지식을 함께 활용하는 접근이다.

이 프레임워크에서 사용자가 정의한 성능 목표, 예를 들어 원하는 이동도와 허용 가능한 안정

성 기준은 먼저 질의 임베딩으로 변환된다. 이 임베딩은 성능 및 공정 공간에서의 유사도를 바탕으로, 데이터셋에서 관련 소자 샘플과 제조 조건을 검색하는 데 사용된다. 검색된 사례들은 이후 LLM에 제공되는 프롬프트 문맥에 포함된다. 이러한 참고 사례를 바탕으로 LLM은 재료 조성, 증착 방식, 열처리 온도, 게이트 절연막 선택 등을 포함한 후보 제조 레시피를 생성한다. 여기서 LLM의 역할은 학습된 분포를 벗어나 무리하게 외삽하는 것이 아니라, 기존의 실험적 근거에 기반하여 그럴듯한 레시피를 종합하는 것이다. 이러한 RAG 기반 전략은 생성된 레시피가 물리적으로 타당하고 선행 실험 관찰과도 일관되도록 보장한다. 본 연구에서 레시피 추론 프레임워크는 EXAONE-4.0-32B¹⁶를 사용해 구현되었다. 모든 실험은 vLLM¹⁷과 bfloat16 정밀도를 사용한 2대의 NVIDIA RTX A6000 GPU 환경에서 수행되었다. 투명성과 재현성을 높이기 위해, 추출된 데이터셋, 관련 문헌 정보, 그리고 RAG 기반 레시피 생성기는 대화형 웹 플랫폼 '<https://oxsemi.yconnect.ai.kr/>'를 통해 공개하였다. 사용자는 이 플랫폼에서 기반 데이터를 탐색하고 사용자 정의 목표에 따른 레시피 생성을 시험해볼 수 있다.

2.2 결과 및 고찰

분석 결과는 세 가지 주요 발견으로 정리된다. 첫째, 산화물 TFT에서 이동도-안정성 상충관계에 대한 최초의 정량적 파레토 프런티어를 제시하고 그 시간적 변화를 검토하였다. 둘째, 이 프런티어를 뛰어넘는 46개의 소자를 분석하여 반복적으로 나타나는 제조 전략을 규명하였다. 셋째, LLM-as-a-Judge 프레임워크를 사용하여 레시피 생성기를 평가하고, 추출 품질에 대한 정성적 분석을 수행하였다.

2.2.1 파레토 프런티어와 이동도-안정성 관계 시각화

산화물 TFT는 일반적으로 이동도와 안정성 사이에 상충관계가 존재하는 것으로 알려져 있다. 그림 2(a)는 이러한 일반적인 관점을 보여주는데, 이동도를 높이는 선택은 종종 결함 민감성 증가와 바이어스 스트레스 하에서의 더 큰 문턱전압 변화와 연관된다. 그러나 이러한 견해는 널리 받아들여져 왔음에도 불구하고, 그 근거는 대체로 정성적인 수준에 머물러 있었다^{4,5}. 보고된 성능은 재료, 소자 구조, 스트레스 시험 조건이 매우 다양하며, 그 결과 또한 문헌 전반에 넓게 흩어져 있다. 이러한 이질성 때문에 이동도와 안정성이 실제로 분야 전반에서 체계적으로 연결되어 있는지, 그리고 이 상충관계가 시간에 따라 어떻게 변해왔는지를 판단하기 어렵다.

이 한계를 해소하기 위해, 보고된 소자 성능을

4 산화물 반도체 TFT의 이동도-안정성 특성을

하나의 통합된 이동도-안정성 지형으로 정리하였으며, 그 결과를 그림 2(b)에 제시하였다. 이동도는 전계효과 이동도로 표현하고, 안정성은 $1/\Delta V_{th}$ 로 표현하였는데, 값이 클수록 안정성이 우수함을 의미한다. 데이터 분포는 무작위 산포라기 보다는 넓은 상충관계 대역을 형성한다. 이동도가 증가할수록 안정성이 감소하는 경향이 자주 나타나며, 반대로 매우 높은 안정성을 보이는 소자들은 대체로 중간 수준의 이동도 영역에 위치한다. 이동도와 안정성이 모두 높은 영역은 드물게만 채워져 있어, 두 특성을 동시에 달성하는 사례가 여전히 많지 않음을 보여준다.

현재까지 보고된 최상의 동시 최적화 성능을 정량적으로 규정하기 위해, 이동도와 안정성에서 공동으로 상위 15%에 속하는 소자 집합에 곡선을 적합하여 파레토 프런티어를 정의하였다. 이 프런티어는 물리적 절대 한계를 의미하는 것이 아니라, 최첨단 수준의 동시 최적화를 비교하기 위한 일관된 기준점이다. 2003-2015년, 2016-2018년, 2019-2021년, 2022-2024년으로 구분한 시기별 프런티어는 뚜렷한 상승 추세를 보였으며, 이는 이동도와 안정성의 절충이 시간이 지남에 따라 점차 완화되어 왔음을 시사한다.




Fig. 2 (a) Conceptual schematic of the mobility-stability trade-off in oxide TFTs. (b) Quantitative mobility-stability landscape of collected oxide TFT data with time-resolved Pareto frontiers.

2.2.2 Outlier 케이스 분석

파레토 프런티어는 실질적인 동시 최적화 성능의 경계를 제시하지만, 특정 소자들이 어떻게 이 경계에 도달하거나 이를 넘어서는지는 설명해 주지 않는다. 이러한 점을 파악하기 위해, 그림 3(a)에 나타난 것처럼 이동도 $30 \text{ cm}^2/\text{V}\cdot\text{s}$ 이상과 안정성 $1/\Delta V_{th}$ 기준 5 이상을 동시에 달성한 46개의 우수 성능 소자를 분석하였다. 이 소자들은 전체 데이터셋 중에서 소수이지만 분명히 구분되는 하위 집합을 이룬다.

이들 소자는 재료계나 제조 경로 전반에 무작위로 흩어져 있지 않았다. 오히려 제한된 수의 반복적인 전략 주변에 군집하는 경향을 보였다. 그림 3(b)에 요약한 바와 같이, 이들 소자는 기능적

고려한 레시피 생성을 위한 AI 기반 프레임워크

으로 분리된 다중 채널 구조, 높은 결정성 확보를 위한 제어, 하이브리드 게이트 절연막, 그리고 접촉부 엔지니어링이라는 네 가지 주요 전략으로 수렴하였다. 각 전략은 전하 산란, 퍼콜레이션 제약, 결함 생성, 계면 트랩 활성화와 같이 상충관계를 유발하는 서로 다른 물리적 병목을 해결하는 역할을 한다.

겉보기에는 다양한 접근처럼 보이지만, 이들 전략은 공통된 요구사항을 공유한다. 즉, 파레토 프런티어 수준의 성능은 일관되게 도핑 분포, 결정성 변화, 계면 구성을 원자 수준에서 정밀하고 재현성 있게 제어하는 데 의존한다. 이는 이동도-안정성 상충관계의 극복이 단순히 개별 재료 선택만으로 이루어지는 것이 아니라, 공정 수준의 정교한 조율을 통해 달성된다는 점을 시사한다. 이러한 패턴은 상충관계 완화 전략을 실제 실행 가능한 제조 레시피로 번역하기 위한 구체적 근거를 제공하며, 이는 다음 절에서 평가할 레시피 생성기의 필요성을 뒷받침한다.




Fig. 3 (a) Mobility-stability landscape with outlier devices highlighted. (b) Key strategies to overcome the mobility-stability trade-off in oxide TFTs, including functional multiple channels, high-quality crystallinity, hybrid gate insulators, and contact engineering. Reproduced from Refs. 18-22 under CC BY 4.0.

2.2.3 레시피 생성기 평가

문헌으로부터 도출된 이론적 통찰을 바탕으로, 우리는 RAG 프레임워크와 대규모 언어 모델을 결합한 레시피 생성기를 개발하였다. 이 시스템은 주어진 이동도-안정성 목표에 대해 관련 산화물 TFT 제조 근거를 검색하고, 검색된 문맥에 제약된 구조화된 공정 레시피를 생성한다. 레시피 생성기는 <https://oxsemi.yconnect.ai.kr/>에 배포되어 있다. 실질적 유효성을 평가하기 위해, 생성된 레시피를 1,198개의 테스트 샘플에 대해 LLM-as-a-Judge 방식으로 벤치마킹하였다.

제안한 레시피 생성기의 성능을 엄밀하게 평가하기 위해, GPT-4o²⁴를 활용한 LLM-as-a-Judge²³ 프레임워크를 사용하였으며, 이는 기존 재료 합성 레시피 생성 벤치마크²⁵를 따른 것이다. 평가는 통계적 신뢰성을 확보하기 위해 총 1,198개의 테스트 샘플에 대해 수행되었다. 각 생성 레시피는 재료 선택, 소자 구조의 완전성, 증착 파라미터, 후처리 단계, 그리고 목표 성능과의 정합성 등을 포

산화물 반도체 TFT의 이동도-안정성 특성을 고려한 레시피 생성을 위한 AI 기반 프레임워크를 포함하는 14개의 세부 평가 기준에 따라 채점되었으며, 그 기준은 부록 A의 표 2에 제시되어 있다. 본 연구에서는 EXAONE-4.0-32B¹⁶와 기준선 모델인 GPT-4.1-nano를 비교하였다.

표 1은 1,198개의 테스트 샘플에 대한 평가 결과를 요약한다. EXAONE-4.0-32B는 GPT-4.1-nano에 비해 전반적으로 일관된 우위를 보였으며, 특히 성능 예측과 후처리 단계에서 항상 폭이 두드러졌다. 이는 RAG 기반 접근이 공정 조건과 예상 소자 특성 사이의 관계를 효과적으로 포착하고 있음을 시사하며, 이러한 정보는 종종 여러 문헌에 암묵적으로 분산되어 있다. 두 모델 모두 재료 선택에서는 일관되게 높은 정확도를 보였는데, 이는 조성 매칭이 현재의 LLM에게 비교적 다루기 쉬운 하위 과제임을 의미한다. 반면 증착 파라미터 정확도는 공통적인 한계로 남아 있었으며, 이는 서로 다른 연구실과 장비 조건에서 보고되는 수치 조건의 본질적인 변동성에 기인한 것으로 보인다. 이러한 관찰은 정밀한 파라미터 예측이 향후 레시피 생성 시스템의 지속적인 과제를 보여준다.

Table 1 Performance comparison of recipe generators using EXAONE-4.0-32B and GPT-4.1-nano models. Each criterion is rated on a 1–5 scale, with higher scores indicating better performance. The Δ column shows the score difference.

Evaluation Criteria	EXAONE-4.0	GPT-4.1-nano	Δ	Improv.
Overall Score	4.334	4.225	+0.109	+2.6%
Materials Appropriateness	4.916	4.916	+0.001	+0.0%
Materials Completeness	4.243	4.199	+0.045	+1.1%
Device Struct. Completeness	4.205	4.055	+0.150	+3.7%
Device Struct. Feasibility	4.702	4.606	+0.096	+2.1%
Device Struct. Similarity	3.987	3.880	+0.107	+2.7%
Deposition Param. Accuracy	3.471	3.503	-0.032	-0.9%
Deposition Param. Completeness	4.190	4.120	+0.071	+1.7%
Deposition Proc. Feasibility	4.573	4.578	+0.002	+0.0%
Post-Proc. Completeness	4.286	4.053	+0.232	+5.7%
Post-Proc. Feasibility	4.695	4.537	+0.158	+3.5%
Post-Proc. Similarity	3.907	3.775	+0.132	+3.5%

Performance Appropriateness	4.615	4.335	+0.280	+6.5%
Performance Similarity	4.454	4.130	+0.324	+7.8%

그림 4는 폴리이미드 기판 위에 ALD Al₂O₃ 게이트 절연막을 적용한 유연 IGZO TFT에 대한 레시피 추출 사례를 비교하여 보여준다. 핵심 차이는 소자 구조 추출의 완전성에 있다. EXAONE-4.0-32B는 모든 층 두께(SiNx 50 nm, Cr 35 nm, Al₂O₃ 25 nm, IGZO 15 nm, Ti 10 nm, Au 60 nm)를 성공적으로 추출했을 뿐 아니라, 게이트 절연막 두께, 채널 두께, 패시베이션 층 조건 등 핵심 소자 파라미터도 올바르게 채워 넣었다. 반면 GPT-4.1-nano는 두께 값 없이 재료명만 추출했으며, 원문에 명시되어 있음에도 소자 구조 관련 항목을 전반적으로 "확인 불가"에 가깝게 처리했다. 이러한 차이는 LLM-as-a-Judge 평가에도 반영되어, EXAONE-4.0-32B는 전체 점수 4.46을, GPT-4.1-nano는 4.00을 기록했다. 두 모델 간 가장 큰 격차는 소자 구조 항목(4.33 대 3.00)에서 나타났다. 이러한 결과는 구조화된 정보 추출에서 정량 정보를 해당 재료층과 정확히 연결하고, 이를 적절한 스키마 항목에 정리하는 능력이 재현 가능한 TFT 제조 레시피에 필수적임을 보여준다.




Fig. 4 Case study comparing recipe extraction quality between EXAONE-4.0-32B and GPT-4.1-nano for flexible IGZO TFTs on polyimide substrates with ALD Al₂O₃ gate insulators. EXAONE-4.0-32B successfully extracts complete device structure information including all layer thicknesses, while GPT-4.1-nano fails to capture quantitative specifications despite their explicit presence in the source paper.

실패 사례를 분석한 결과, 그림 5에 나타난 바와 같이 몇 가지 체계적인 한계가 드러났다. 첫째, 증착 파라미터 정확도는 여전히 가장 큰 약점으로 남아 있으며, 특히 EXAONE-4.0-32B에서는 GPT-4.1-nano에 비해 수치적 충실도가 더 크게 저하되는 경향이 확인되었다. 이는 검색증강생성이 구조와 조성에 대한 추론에는 효과적일 수 있지만, 서로 이질적인 출처들로부터 정확한 수치 조건을 보간하는 과정에서는 잡음을 유발할 수 있음을 시사한다. 둘째, 두 모델 모두 빈도가 낮은 재료계에서 성능이 저하되었는데, 이는 학습 말뚱치에서 장기

6 산화물 반도체 TFT의 이동도-안정성 특성을

고려한 레시피 생성을 위한 AI 기반 프레임워크 지스터에서의 이동도-안정성 상충관계를 탐색하기 위한 AI 기반 프레임워크를 제시하였다. 2,005편의 실험 연구에서 추출한 1,030개의 이동도-안정성 쌍을 분석함으로써, 산화물 TFT 성능에 대한 최초의 정량적 파레토 프런티어를 구축하고, 해당 프런티어를 넘어서는 소자들을 가능하게 하는 핵심 제조 전략을 규명하였다. 또한, RAG 기반 레시피 생성기는 1,198개의 테스트 사례에서 전체 품질 4.33/5.0을 달성함으로써, 사용자 정의 목표에 맞춘 제조 조건 예측에서 실질적인 활용 가능성을 보여주었다. 수치 파라미터 정확도와 실험적 검증 측면에서 여전히 한계는 남아 있지만, 이러한 접근은 시행착오 중심의 실험에서 벗어나 문헌 근거 기반의 AI 보조 공정 설계로 전환하는 하나의 패러다임 변화를 제시한다. 또한, 이는 개발 시간과 비용을 크게 줄일 잠재력을 가진다. 따라서 이 방법론이 차세대 응용을 위한 산화물 반도체 개발을 가속할 뿐 아니라, 설계 공간이 복잡하고 실험적 피드백 비용이 큰 다른 재료 시스템으로도 확장 가능한 프레임워크가 될 것으로 기대한다.




Fig. 5 Failure case analysis revealing systematic limitations of the RAG-based recipe generator. Key challenges include degraded deposition parameter accuracy, reduced performance on low-frequency material systems, and evaluation ambiguity arising from multiple valid process routes for a given target specification.

추가로 검색증강의 기여를 평가하기 위해, 검색 문서 수 $k \in \{0, 1, 3, 5, 7\}$ 를 변화시키는 어블레이션 실험을 수행하였다. 여기서 $k=0$ 은 검색 문맥 없이 생성만 수행하는 경우를 의미한다. 계산 자원의 제약으로 인해 이 실험은 대표 샘플 45개를 대상으로 수행되었다. 그림 6에서 보이듯, 검색증강은 대부분의 평가 범주에서 일관된 향상을 가져왔다. 재료 범주는 k 값과 무관하게 비교적 높은 점수를 유지했는데, 이는 조성 지식이 기본 모델 파라미터 안에 잘 포착되어 있음을 의미한다. 반면 소자, 후처리, 성능 범주는 k 가 증가함에 따라 뚜렷한 향상을 보였으며, 점수는 $k=0$ 에서 대략 1.5-2.0 수준이던 것이 $k=5$ 에서 2.5-3.5 수준까지 상승하였다. 그러나 증착 범주는 더 완전한 향상과 더 큰 분산을 보였는데, 이는 이질적인 실험 조건에서 검색된 레시피들이 일관된 지침을 제공하기보다는 상충하는 수치 조건을 함께 가져올 수 있음을 시사한다. 이러한 관찰은 앞서 언급한 파라미터 정확도 저하 문제와도 일치한다. 전반적으로 성능 향상은 $k=5$ 부근에서 포화되었으며, 과도한 검색은 비례하는 이득 없이 오히려 잡음을 증가시킬 수 있음을 보여준다.

3. 결론

본 연구에서는 체계적인 문헌 마이닝과 검색증강 레시피 생성을 통해 산화물 반도체 박막 트랜

참고문헌

- (1) Ian Hendy, John Brewer, and Sean Muir. Development of high-performance igzo backplanes for displays. *Information Display*, 38(5):60–68, 2022.
- (2) Keisuke Ide, Kenji Nomura, Hideo Hosono, and Toshio Kamiya. Electronic defects in amorphous oxide semiconductors: A review. *physica status solidi (a)*, 216(5):1800372, 2019.
- (3) Luisa Petti, Niko Münzenrieder, Christian Vogt, Hendrik Faber, Lars Büthe, Giuseppe Cantarella, Francesca Bottacchi, Thomas D Anthopoulos, and Gerhard Tröster. Metal oxide semiconductor thin-film transistors for flexible electronics. *Applied Physics Reviews*, 3(2), 2016.
- (4) Hye-Mi Kim, Dong-Gyu Kim, Yoon-Seo Kim, Minseok Kim, and Jin-Seong Park. Atomic layer deposition for nanoscale oxide semiconductor thin film transistors: review and outlook. *International Journal of Extreme Manufacturing*, 5(1):012006, 2023.
- (5) Yu-Shien Shiah, Kihyung Sim, Yuhao Shi, Katsumi Abe, Shigenori Ueda, Masato Sasase, Junghwan Kim, and Hideo Hosono. Mobility–stability trade-off in oxide thin-film transistors. *Nature Electronics*, 4(11):800–807, 2021.
- (6) Zhong Pan, Yifan Hu, Jingwen Chen, Fucheng Wang, Yeojin Jeong, Duy Phong Pham, and Junsin Yi. Approaches to improve mobility and stability of igzo tfts: a brief review. *Transactions on Electrical and Electronic Materials*, 25(4):371–379, 2024.
- (7) Jiazhen Sheng, Jung-Hoon Lee, Wan-Ho Choi, TaeHyun Hong, MinJung Kim, and Jin-Seong Park. Atomic layer deposition for oxide semiconductor thin film transistors: Advances in research and development. *Journal of Vacuum Science &*

- (8) John Dagdelen, Alexander Dunn, Sanghoon Lee, Nicholas Walker, Andrew S Rosen, Gerbrand Ceder, Kristin A Persson, and Anubhav Jain. Structured information extraction from scientific text with large language models. *Nature communications*, 15(1):1418, 2024.
- (9) Maciej P Polak and Dane Morgan. Extracting accurate materials data from research papers with conversational language models and prompt engineering. *Nature Communications*, 15(1):1569, 2024.
- (10) Andres M. Bran, Sam Cox, Oliver Schilter, Carlo Baldassari, Andrew D White, and Philippe Schwaller. Augmenting large language models with chemistry tools. *Nature Machine Intelligence*, 6(5):525–535, 2024.
- (11) Yeonghun Kang and Jihan Kim. Chatmof: an artificial intelligence system for predicting and generating metal-organic frameworks using large language models. *Nature communications*, 15(1):4705, 2024.
- (12) Wonseok Lee, Yeonghun Kang, Taeyun Bae, and Jihan Kim. Harnessing large language model to collect and analyze metal-organic framework property dataset. *arXiv preprint arXiv:2404.13053*, 2024.
- (13) Hassan Ul Huzaibi, Su-Ting Han, and Meng Zhang. Model representation in amorphous metal oxide thin-film transistors: a critical review. *npj Flexible Electronics*, 2025.
- (14) Michiel J van Setten, Hendrik FW Dekkers, Christopher Pashartis, Adrian Chasin, Attilio Belmonte, Romain Delhougne, Gouri S Kar, and Geoffrey Pourtois. Complex amorphous oxides: Property prediction from high throughput dft and ai for new material search. *Materials Advances*, 3(23):8413–8427, 2022.
- (15) Jiho Lee, Jae Hak Lee, Chan Lee, Haeyeon Lee, Minho Jin, Jiyeon Kim, Jong Chan Shin, Eungkyu Lee, and Youn Sang Kim. Machine learning driven channel thickness optimization in dual-layer oxide thin-film transistors for advanced electrical performance. *Advanced Science*, 10(36):2303589, 2023.
- (16) Kyunghoon Bae, Eunbi Choi, Kibong Choi, Stanley Jungkyu Choi, Yemuk Choi, Kyubeen Han, Seokhee Hong, Junwon Hwang, Taewan Hwang, Joonwon Jang, et al. Exaone 4.0: Unified large language models integrating non-reasoning and reasoning modes. *arXiv preprint arXiv:2507.11407*, 2025.
- (17) Woosuk Kwon, Zhuohan Li, Siyuan Zhuang, Ying Sheng, Lianmin Zheng, Cody Hao Yu, Joseph Gonzalez, Hao Zhang, and Ion Stoica. Efficient memory management for large language model serving with pagedattention. In *Proceedings of the 29th symposium on operating systems principles*, pages 611–626, 2023.
- (18) Yoon-Seo Kim, Won-Bum Lee, Hye-Jin Oh, TaeHyun Hong, and Jin-Seong Park. Remarkable stability improvement with a high-performance peald-izo/igzo top-gate thin-film transistor via modulating dual-channel effects. *Advanced Materials Interfaces*, 9(16):2200501, 2022.
- (19) Su-Hwan Choi, Jae-Min Sim, Jeongmin Shin, Seong-Hwan Ryu, Taewon Hwang, So Young Lim, Hye-Jin Oh, Jae-Hyeok Kwag, Jun-Yeoub Lee, Ki-Cheol Song, et al. Unveiling the hybrid-channel (poly-si/igo) structure for 3d nand flash memory for improving the cell current and gidl-assisted erase operation. *Small Structures*, 6(5):2400495, 2025.
- (20) Seong-Pil Jeon, Jaehyun Kim, and Sung Kyu Park. Recent advances in metal oxide semiconductor-based electronics: A review. *Transactions on Electrical and Electronic Materials*, pages 1–13, 2026.
- (21) Dong-Gyu Kim, Su-Hwan Choi, Won-Bum Lee, Gyeong Min Jeong, Jihyun Koh, Seunghye Lee, Bongjin Kuh, and Jin-Seong Park. Highly robust atomic layer deposition-indium gallium zinc oxide thin-film transistors with hybrid gate insulator fabricated via two-step atomic layer process for high-density integrated all-oxide vertical complementary metal-oxide-semiconductor applications. *Small Structures*, 5(2):2300375, 2024a.
- (22) Yoon-Seo Kim, Taewon Hwang, Hye-Jin Oh, Joon Seok Park, and Jin-Seong Park. Reliability engineering of high-mobility igzo transistors via gate insulator heterostructures grown by atomic layer deposition. *Advanced Materials Interfaces*, 11(15):2301097, 2024b.
- (23) Jiawei Gu, Xuhui Jiang, Zhichao Shi, Hexiang Tan, Xuehao Zhai, Chengjin Xu, Wei Li, Yinghan Shen, Shengjie Ma, Honghao Liu, et al. A survey on llm-as-a-judge. *The Innovation*, 2024.
- (24) Aaron Hurst, Adam Lerer, Adam P Goucher, Adam Perelman, Aditya Ramesh, Aidan Clark, AJ Ostrow, Akila Welihinda, Alan Hayes, Alec Radford, et al. Gpt-4o system card. *arXiv preprint arXiv:2410.21276*, 2024.
- (25) Heegyu Kim, Taeyang Jeon, Seungtaek Choi, Ji Hoon Hong, Dong Won Jeon, Ga-Yeon Baek, Gyeong-Won Kwak, Dong-Hee Lee, Jisu Bae, Chihoon Lee, et al. Towards fully-automated materials discovery vialarge-scale synthesis dataset and expert-level llm-as-a-judge. In *Proceedings of the 34th ACM International Conference on Information and Knowledge Management*, pages 1302–1312, 2025.

Supplementary

A Recipe Generator Evaluation Criteria

Table 2 Fourteen evaluation criteria used to evaluate synthesis recipes, categorized into materials, device structure, deposition procedure, post-processing, performance, and overall score. Each criterion is rated on a 1-5 scale to reflect the quality and practicality of the predicted recipes.

Category	Criteria	Description
Materials	Appropriateness	Are the channel materials,
		compositions, and

Device Structure		crystallinity suitable for the target synthesis?
	Completeness	Are all the material specifications properly identified?
	Completeness	Are all device structure components (gate, insulator, substrate, electrodes, thickness, etc.) properly specified?
	Similarity	How closely does the device architecture match the ground truth?
Deposition Procedure	Feasibility	Is the proposed device structure realistic and manufacturable?
	Completeness	Are all necessary deposition parameters (temperature, pressure, power, gas flows, etc.) included?
	Accuracy	How well do the deposition parameters match the ground truth values?
	Feasibility	Can this deposition procedure be realistically executed in a lab?
Post-Processing	Completeness	Are annealing conditions (temperature, time, atmosphere) properly specified?
	Similarity	How closely do post-processing steps match the ground truth?
	Feasibility	Can this post-deposition annealing procedure be realistically executed in a lab?
Performance	Appropriateness	Are the predicted electrical characteristics (mobility, threshold voltage, etc.) reasonable?
	Similarity	How well do predicted performance metrics match actual literature results?
Overall Score	—	Average score considering the recipe's overall quality and practicality.

산화물 반도체 TFT 제작 레시피의 기술적 정확성과 실제 구현 가능성을 모두 평가할 수 있도록, 본 연구에서는 생성된 합성 레시피의 품질과 실용성을 엄밀하게 평가하기 위한 포괄적인 평가 체계를 개발하였다. 해당 평가 체계는 총 14개의 평가 기준으로 구성되며, 각 기준은 해당 분야 전문가들과의 협의를 통해 설계되었다. 각 평가 기준은 1점부터 5점까지의 척도로 평가되며, 1점은 낮은 품질을, 5점은 우수한 품질을 의미한다. 모든 평가 기준에 대한 상세한 설명은 Table 2에 제시하였다.

B Supporting Data

Supporting data and code for this article are available in an anonymized online repository at <https://anonymous.4open.science/r/An-AI-Guided-Framework-for-Mobility-Stability-Aware-Recipe-Generation-in-Oxide-Semiconductor-TFTs-BA4B>. The repository contains:

- Datasets: ALD_Data.xlsx, PVD_Data.xlsx, Seed_Paper_and_Author.xlsx
- Evaluation scores: ALD_extraction_test_score.xlsx, PVD_extraction_test_score.xlsx
- Code: prediction.py (recipe generation), judge.py (LLM-as-a-Judge evaluation)

A detailed description of each file is provided in README.md.