

Dokumentation zum Semesterprojekt Programmierbare Logik: Realisierung des Videospiels "Pong"

Marc Ludwig, Matthias Springstein

21. August 2012

Inhaltsverzeichnis

1 Aufgabenstellung

Ziel des Semesterprojektes ist es, auf dem Entwicklungsboard DE2-70 von Terasic ¹ eine Umsetzung des 1972 erstmals von Atari veröffentlichten Spiels Pong zu implementieren.

Das 1972 von Atari veröffentlichte Pong wurde zum ersten weltweit populären Videospiel und in den 1970er-Jahren zunächst auf Geräten in Spielhallen bekannt. Es gilt als Urvater der Videospiele, obgleich schon zuvor Videospiele entwickelt worden waren.²

Das Spielprinzip von Pong ist simpel und ähnelt dem des Tischtennis: Ein Punkt (Ball) bewegt sich auf dem Bildschirm hin und her. Jeder der beiden Spieler steuert einen senkrechten Strich (Schläger), den er mit einem Drehknopf (Paddle) nach oben und unten verschieben kann. Lässt man den Ball am Schläger vorbei, erhält der Gegner einen Punkt.

1.1 Anforderungen

- durchgeführte Dokumentation des Projektes (Quellcode und Aufgabenbearbeitung)
 - Quellcode durch Doxygen ^{3 4}
 - Aufgabenbearbeitung durch ein PDF Dokument ^{5 6}
- funktionale Bedienelemente für beide Spieler
- graphische Darstellung auf einem via VGA angeschlossenen CRT/TFT Monitor
- Quellcode, basierend auf einem durch mehrere Mitarbeitende Personen realisierbarem Konzept, welcher kommentiert und dokumentiert ist

2 Dokumentation

Die Dokumentation des Semesterprojektes wird mit dem bereits erwähnten Textsatzsystem LaTeX durchgeführt und als generierte PDF Datei zur Verfügung gestellt. Eingebundene Abbildungen und Diagramme sind ebenfalls im Dokumentationsverzeichnis enthalten. Die mittels Doxygen erstellte Quellcode Dokumentation liegt als HTML-Dokument ⁷ vor.

3 Entwicklungshierarchie

Als Entwicklungsansatz wurde zunächst das Top-Down Modell gewählt, unter dem Aspekt, mit einem spätere Bottom-Up Modell den gewählten Ansatz zu verifizieren. Als zu bevorzugendes Entwurfsmuster für VHDL Designs ist das Register Transfer Level (im folgenden RTL) gewählt worden.

Charakteristisch für eine RTL-Beschreibung ist die Trennung von Registern und kombinatorischen Logikstufen, die jeweils das Eingangssignal der nachfolgenden Registerstufe definieren. Vgl. Abb. ?? Der Datenpfad wird somit als Pipeline aufgefasst. Entsprechend sollen beim reinen RTL-Entwurfstil kombinatorische und getaktete Prozesse streng voneinander getrennt werden.




Abbildung 1: Register Transfer Level

¹Altera Produktbeschreibung

²Artikel in der freien Wikipedia Enzyklopädie

³Projektseite

⁴Artikel in der freien Wikipedia Enzyklopädie

⁵Projektseite

⁶Artikel in der freien Wikipedia Enzyklopädie

⁷LINK ZUR DATEI EINFÜGEN

4 Entwicklungsstrategie

Bezugnehmend auf dem Daten-Steuerpfad Modell [?], haben wir uns für folgende Methoden zur Systempartitionierung entschieden.

- Hierarchische Strukturierung des Entwurfs
- Lokalität der Module und Signale
- Reguläre Strukturen

4.1 Hierarchische Strukturierung des Entwurfs

Unter Hierarchischer Strukturierung versteht man die Partitionierung einer komplexen Entwurfsaufgabe in Teilaufgaben sowie deren weitere Gliederung in noch kleinere Einheiten, solange bis die Teilprobleme mit einfachen Lösungsansätzen zu beschreiben sind. Mit Hilfe von Komponenten (*component*) läßt sich eine hierarchische Problemlösung erreichen. Ergebnis der Synthese ist letztlich eine hierarchische Netzliste.

4.2 Lokalität der Module und Signale

Dies ist eine Forderung, daß die einzelnen Module zur Lösung der Teilprobleme keine Seiteneffekte auf benachbarte Schaltungsteile aufweisen. Durch Blöcke (*block*) lassen sich innerhalb einer Architektur nebenläufige Anweisungen zu Funktionsblöcken zusammenfassen. Innerhalb von Blöcken können lokale Signale definiert werden, die nur innerhalb des Blocks gültig sind.

4.3 Reguläre Strukturen

Dies bedeutet die Verwendung möglichst einheitlich aufgebauter Bibliothekskomponenten. Derartig reguläre Entwürfe sind einfacher zu beschreiben und zu verifizieren. Prozeduren (*procedure*) und Funktionen (*function*), die insbesondere auch in übergeordneten Bibliotheken (*library*) oder Design-spezifischen Bibliotheken (*package*) abgelegt werden können, dienen dazu, standardisierte Lösungen für häufig auftretende Probleme zu verwenden.

Zunächst wird die Problemstellung in einzelne Funktionsblöcke gegliedert. Sollten diese noch nicht überschaubar genug sein, so sind diese weiter aufzuteilen. Anschließend werden alle zwischen den Funktionsblöcken erforderlichen Schnittstellensignale mit Signalfußrichtung und Datentyp festgelegt. Jeder Funktionsblock wird als Komponente betrachtet.




Abbildung 2: Ablaufplan zur Erstellung der Partitionierung eines digitalen Systems

5 Struktureller Entwurf mit Komponenten

In diesem Abschnitt erläutern wir nun, wie der strukturelle Entwurf digitaler Systeme auf Basis vom vorangegangenen eingeführten hierarchisch aufgebauten *entity/architecture*-Paaren realisiert wird. In der übergeordneten Ebene wird dazu ein Strukturmodell formuliert, in dem diese Paare als Komponenten zu einer größeren Schaltung zusammengefaßt werden. Sie enthalten entweder die Verhaltensbeschreibungen digitaler Funktionen, oder sie bestehen wiederum aus Strukturbeschreibungen einer hierarchisch niedrigeren Stufe. [?]

Mit dem VHDL-Strukturbeschreibungsstil werden in einer Top-Entity die Signalkopplungen von mehreren Komponenten in einer Architektur erzeugt. Jede Komponente bezieht sich somit auf eine untergeordnete *entity* mit mindestens einer dazugehörigen *architecture*. In der Top-Entity sind deshalb nur die Schnittstellen der einzelnen Komponenten untereinander und zu Systemgrenzen sichtbar und die Top-Entity stellt somit eine textuelle Formulierung eines Blockschaltbildes dar. Welches von den meisten Synthesewerkzeugen über eine Schaltplanausgabe automatisch erstellt werden kann. [?] [?] Mit diesem Ansatz wird dann ein Top-Down Entwurf verfolgt.

In der nun Vorliegenden strukturellen Architektur der Top-Entity werden die zu nutzenden Komponenten zuerst mit ihren Schnittstellen deklariert und im Architekturrumpf instanziiert. In dieser Instanz werden die Komponentenschlüsse durch interne Koppelsignale bzw. durch Signale aus der Schnittstellenliste der Top-Entity verdrahtet. Zum leichteren Verständnis kann man sich Analog einen Hardwarebezug mit dem „Board-Socket-Chip-Modell“ [?] vorstellen. Hier repräsentiert die Top-Entity eine zu modellierende Platine (Board). Die Komponentendeklaration macht den IC-Typ mit seinen Anschlüssen bekannt. Wobei eine Komponenteninstanziierung dem Einlöten eines IC-Sockels (Socket) entspricht. Mit der Konfiguration werden im letzten Schritt die IC-Sockel mit ICs bestückt, welche durch ihre speziellen *entity/architecture*-Kombinationen die Funktionalität der Platine bestimmen. [?]

6 Checkliste zum systematischen Systementwurf

Basierend auf dem Daten-Steuerpfad-Modell lässt sich folgende Checkliste aufstellen.

1. Identifizieren der Eingangs- und Ausgangssignale des Systems auf einem Blatt Papier (Eingänge von links, Ausgänge nach rechts)
2. Analyse der Timing-Randbedingungen: In welcher zeitlichen Reihenfolge müssen Eingangs- und Ausgangssignale eintreffen bzw. generiert werden, um die einzelnen Funktionen des Systems zu realisieren?
3. Systempartitionierung des Datenpfads: Welche Komponenten sind zur Lösung von Teilaufgaben geeignet?
4. Analyse der Datenpfadkomponenten
 - 4.1 Blockdiagramm für den Datenpfad: Eine Liste mit erforderlichen lokalen Datenpfadsignalen.
 - 4.2 Welche Funktionsblöcke sind taksynchron und welche kombinatorisch?
 - 4.3 Welche synchronen Komponenten benötigen einen synchronen/asynchronen Reset/Preset?
 - 4.4 Analyse aller Datenpfadkomponenten: Welche Steuersignale sind für die verschiedenen Teilfunktionen erforderlich? Welche Statussignale werden erzeugt? Eintragung dieser in die Signalliste und ergänzen des Blockdiagramms.
 - 4.5 Ergänzung der Datenpfadkomponenten im Blockdiagramm durch eine entsprechende Abhängigkeitsnotation.
5. Ergänzen des Blockdiagramms durch einen Zustandsautomaten für den Steuerpfad. Zunächst reicht ein Funktionsblock, welcher später im VDHL-Code durch zwei Prozesse modelliert wird.
 - 5.1 Welche externen und internen (lokalen) Datensignale steuern den Zustandsautomaten? Eintragen dieser in das Blockdiagramm und ergänzen der Signalliste.
 - 5.2 Sicherstellen das der Automat alle intern erforderlichen Steuersignale für den Datenpfad, sowie alle externen Steuersignale erzeugt.
 - 5.3 Festlegen der Automatenzustände (schriftlich): Wieviele Zustände? Welche Namen? Welche Funktion?
 - 5.4 Analysieren, welche Steuersignale Mealy- bzw. Moore-Charakter haben sollen.

5.5 Zeichnen eines Zustandsdiagramms auf Basis der Datenpfadarchitektur und des zuvor analysierten Timings für die verschiedenen Systemfunktionen. Sind abstrakte Bedingungen erforderlich, so ist dies ein Zeichen dafür, dass die Strukturierung des Datenpfads noch nicht detailliert genug ist.

5.6 Prüfen der Vollständigkeit des Zustandsdiagramms:

- Welches ist der Reset Zustand?
- Gibt es Zustände aus denen der Automat nicht mehr heraus kommt?
- Werden alle Kombinationen der Eingangssignale im Zustandsdiagramm berücksichtigt?
- Gibt es in allen Zuständen für alle Ausgangssignale eine Wertzuweisung? Welche Signalwerte eignen sich ggf. als Default im VHDL-Code?

6. Schreiben einer VHDL-entity unter Berücksichtigung aller im Blockdiagramm definierten Schnittstellensignale.

7. Schreiben der architecture wie folg:

- 7.1 Deklaration aller lokalen Signale der zuvor erstellten Signalliste. Überlegungen, welcher Signaltyp verwendet werden soll.
- 7.2 Deklaration jeweils eines Prozesses und Entnahme aus dem Blockdiagramm, welche Datenpfadssignale erzeugt werden sollen.
- 7.3 Erstellen zweier Prozesse für den Zustandsautomaten: hiervon muss ein Prozess getaktet sein und einen in der Regel asynchronen Reset besitzen. Der andere Prozess ist Kombinatorisch und erzeugt das Folgezustandssignal sowie in der Regel alle steuersignale.
- 7.4 Ergänzen aller Prozesse durch ihre Empfindlichkeitslisten:
 - * Bei kombinatorischen Prozessen: Alle Eingangs- und Entscheidungssignale
 - * Bei takt synchronen Prozessen: Nur Systemtakt, sowie ggf. vorhandenen Reset
- 7.5 Ergänzen aller sequentieller Anweisungen, die die individuelle Funktion des Prozesses beschreiben.

7 Umsetzung der Checkpunkte

7.1 Punkt 1

Identifizieren der Eingangs- und Ausgangssignale des Systems auf einem Blatt Papier (Eingänge von links, Ausgänge nach rechts)

Aufgrund dieser Forderung ließ sich Folgende Grafik erstellen:

Welche einen Taktgetriebenen Funktionsblock, mit asynchronen Reset und jeweils zwei (wie auch immer gearteten) Eingangsvektoren für beide Bedienelemente darstellt. Als Ausgänge sind die Synchronisationsignale für Zeilen- und Spaltendarstellung, der eigentliche Pixeltakt (VGA clk), ein Ausgang zum deaktivieren der Anzeige (wird in der späteren Realisierung dazu verwendet um Bilddaten in den RAM zu schreiben) sowie die eigentlichen RGB-Signale definiert.

7.2 Punkt 2

Analyse der Timing-Randbedingungen: In welcher zeitlichen Reihenfolge müssen Eingangs- und Ausgangssignale eintreffen bzw. generiert werden, um die einzelnen Funktionen des Systems zu realisieren? Festzustellen war, dass beide Bedienelemente mit dem Systemtakt abzutasten sind und somit nicht von diesem abhängig sein dürfen. Dies wurde in der späteren Realisierung mit einer State-Machine realisiert. Die Timing Bedingungen sind zudem sehr komplex und es wird auf die weiterführende Literatur verwiesen.[?]




Abbildung 3: Eingangs- und Ausgangssignale des Systems

Abbildungsverzeichnis