

## به نام خدا

### نحوه ی اجرای کد ها:

در ابتدا ماژول AC\_register را داریم که شامل ورودی های `clk,rst,LD,INR,CLR` و ورودی 16 بیتی `DATE_IN` و همچنین یک خروجی 16 بیتی `AC_OUT` که بصورت REG تعریف شده است داریم.

در بخش دوم کد از `ALWAYS` استفاده کرده و (\*) به این معنی است که تغییرات روی همه ی ورودی ها اعمال شود .

شرط اول به این معنی است که اگر `RST` زیاد باشد `AC_OUT` که یک 16 بیتی از نوع باینری است روی 0 تنظیم میشود.

اگر `CLR` زیاد باشد (`RST`) فعال نیست `AC_OUT` روی 0 تنظیم میشود.

اگر `LD` بالا باشد `RST,CLR` فعال نیستند `AC_OUT` با `DATA_IN` مقدار دهی میشود.

اگر `INR` بالا باشد و هیچ یک از شرایط قبلی فعال نباشد `AC_OUT` یک واحد افزایش میابد.

```

1
2 module AC_register (
3     input clk,
4     input rst,
5     input LD,
6     input INR,
7     input CLR,
8     input [15:0] data_in,
9     output reg [15:0] AC_out
10 );
11 always @(posedge clk or posedge rst) begin
12     if (rst)
13         AC_out <= 16'b0;
14     else if (CLR)
15         AC_out <= 16'b0;
16     else if (LD)
17         AC_out <= data_in;
18     else if (INR)
19         AC_out <= AC_out + 1;
20 end
21 endmodule

```

ماژول ADDER\_LOGICAL یک ورودی 16 بیتی به نام DR و یک ورودی 8 بیتی به نام INPR دارد. و یک خروجی 16 بیتی به نام SUM\_OUT دارد.

SUM\_OUT خروجی + DR یک هشت بیتی از نوع باینری که مقدارش صفر است و با INPR جمع میشود .

ماژول CONTROL\_GATES دارای ورودی های  
CLK,RST,LD,INR,CLR و خروجی 16 بیتی DR,AC\_OUT و  
خروجی 8 بیتی INPR است.

WIRE: خروجی گیتی که ورودی گیت دیگری است.

یک خروجی WIRE که 16 بیت است به نام SUM\_OUT

```
22
23 module adder_logical (
24     input [15:0] DR,
25     input [7:0] INPR,
26     output [15:0] sum_out
27 );
28     assign sum_out = DR + {8'b0, INPR}; // Assuming zero extension for INPR
29 endmodule
30
31 module control_gates (
32     input clk,
33     input rst,
34     input LD,
35     input INR,
36     input CLR,
37     input [15:0] DR,
38     input [7:0] INPR,
39     output [15:0] AC_out
40 );
41     wire [15:0] sum_out;
42
```

در این بخش ماژول هارا فراخوانی کرده.

```
43 // Instantiate adder_logical module
44 adder_logical adder_log_inst (
45     .DR(DR),
46     .INPR(INPR),
47     .sum_out(sum_out)
48 );
49
50 // Instantiate AC_register module
51 AC_register AC_reg_inst (
52     .clk(clk),
53     .rst(rst),
54     .LD(LD),
55     .INR(INR),
56     .CLR(CLR),
57     .data_in(sum_out),
58     .AC_out(AC_out)
59 );
60 endmodule
61
```