```
module final_project (
   input clk,
   input clr,
   input ld,
   input inr,
   input [15:0] data_in,
   output reg [15:0] ac
);
```

module final\_project: تعریف ماژول با نام sfinal\_project

input clk: سیگنال ساعت (clock) که ورودی مدار است.

input clr: سیگنال پاکسازی (clear) که ورودی مدار است و برای ریست کردن مقدار ac به کار میرود.

input Id: سیگنال بارگذاری (load) که ورودی مدار است و برای بارگذاری مقدار ac به ac استفاده میشود.

input inr: سیگنال افزایش (increment) که ورودی مدار است و برای افزایش مقدار ac به کار میرود.

input [15:0] data\_in: ورودی 16 بیتی که دادهای را که باید در ac بارگذاری شود، نگهداری میکند.

output reg [15:0] ac: خروجی 16 بیتی که مقدار انباشته (accumulator) را نگهداری میکند.

#### reg prev\_clk;

reg prev\_clk: یک رجیستر داخلی برای نگهداری وضعیت قبلی سیگنال ساعت ( clk ). این رجیستر برای شبیه سازی لبه بالارونده ساعت به کار می رود.

```
always @(*) begin

if (clr)

ac ≤ 16'h0000;

else if (clk & !prev_clk) begin

if (ld)

ac ≤ data_in;

else if (inr)

ac ≤ ac + 1;

end

end

end
```

### بلوک اول always

این بلوک برای بهروزرسانی مقدار ac استفاده می شود.

```
شروع بلوک always @(*) :
```

این بلوک به تمامی سیگنالها حساس است، یعنی با هر تغییر در هر یک از سیگنالهای ورودی ( , clk ) این بلوک دوباره ارزیابی میشود.

### بررسی سیگنال c1r :

اگر سیگنال clr فعال باشد (clr == 1 )، مقدار ac به hoooo'16 تنظیم می شود. این کار بدون توجه به سایر سیگنالها انجام می شود.

#### بررسی وضعیت clk و prev\_clk :

اگر clr == 0 غیر فعال باشد (clr == 0) و سیگنال clk بالا باشد (clk == 1) و prev\_clk پایین دار و clk == 0) این شرط درست است. این شرط عملاً بررسی می کند که آیا clk از 0 به باشد (prev\_clk == 0)، این شرط درست است. این شرط عملاً بررسی می کند که آیا clk از 0 به باشد (clk == 0)، این شرط درست است. این شرط عملاً بررسی می کند که آیا clk از 0 به

# بررسی سیگنال 1d :

اگر شرط لبه بالا رونده کلاک درست باشد و سیگنال ld فعال باشد (ld == 1)، مقدار ac به مقدار data\_in نظیم می شود.

### بررسی سیگنال inr :

#### بلوک دوم always

این بلوک برای به روزرسانی مقدار prev\_clk استفاده می شود.

#### شروع بلوک always @(\*) :

این بلوک نیز به تمامی سیگنالها حساس است، یعنی با هر تغییر در هر یک از سیگنالهای ورودی ( clk , clr , ld , inr , data\_in )، این بلوک دوباره ارزیابی می شود.

#### بررسی سیگنال c1r :

اگر سیگنال clr == 1 فعال باشد (clr == 1 )، مقدار prev\_clk به 0 تنظیم میشود. این کار بدون توجه به سایر سیگنالها انجام میشود.

#### بررسی سیگنال c1k :

اگر سیگنال c1r غیر فعال باشد ( c1r == 6 )، مقدار prev\_c1k به مقدار c1k تنظیم میشود.

## نحوه عملكرد كلي

ریست کردن ( clr ):

وقتی clr فعال شود، هر دو رجیستر ( ac و prev\_clk ) به 0 تنظیم میشوند.

#### لبه بالا رونده کلاک:

وقتی clr غیر فعال باشد و سیگنال clk از 6 به 1 تغییر کند (لبه بالا رونده)، بلوک اول بررسی میکند که آیا ld یا inr فعال هستند:

اگر ld فعال باشد، مقدار ac به data\_in تنظیم میشود.

اگر `ld` غير فعال و inr فعال باشد، مقدار ac يک واحد افزايش مىيابد.

در همین زمان، بلوک دوم مقدار 'prev\_clk' را به clk تنظیم میکند تا بتواند لبه کلاک را در چرخه بعدی تشخیص دهد.

## **Testbench:**

1 include "final\_project.v"
2 imescale 1ns / 1ps

include فایل final\_project.v را وارد می کند که شامل تعریف ماژول final\_project است. timescale مقیاس زمانی شبیه سازی را تنظیم می کند. در اینجا، 1 نانوثانیه واحد زمانی است و دقت زمانی 1 پیکوثانیه است. trillionth of a second. در اینجا، 1 تا 1 picosecond, or 1 trillionth of a

```
module testbench;
reg clk;
reg clr;
reg ld;
reg inr;
reg [15:0] data_in;
wire [15:0] ac;
```

متغیرهای clk , clr , ld , inr به صورت رجیستر تعریف شدهاند که به عنوان سیگنالهای ورودی به ماژول final\_project استفاده میشوند.

data\_in یک رجیستر 16 بیتی است که به عنوان ورودی داده استفاده میشود.

ac یک 16 بیتی است که خروجی ماژول final\_project را نشان می دهد.

```
final_project dut (
    .clk(clk),
    .clr(clr),
    .ld(ld),
    .inr(inr),
    .data_in(data_in),
    .ac(ac)
    );
```

final\_project dut نمونهای از ماژول final\_project به نام '(Device Under Test) ایجاد می کند.

بلوک initial یک بلوک ابتدایی است که تنها یک بار در شروع شبیه سازی اجرا می شود.

clk = 0; مقدار اولیه clk را 0 تنظیم میکند.

دستور forever #5 clk = ~clk; یک کلاک با دوره 10 نانوثانیه تولید میکند که هر 5 نانوثانیه تغییر میکند.

```
initial begin

clr = 0;
    ld = 0;
    inr = 0;
    data_in = 16'h0000;

#5;

clr = 1;
    #10;
    clr = 0;
    #3
    #44
    #10;
    shiplay("After clear: ac = %h", ac);

#5;
```

در این بلوک initial ، مقادیر اولیه سیگنال ها تنظیم میشوند.

clr = 0; , ld = 0; , inr = 0; , data\_in = 16'h0000; د اولیه سیگنال ها را تنظیم میکنند. 5#; 5 نانوثانیه منتظر میماند.

clr = 1; #10; clr = 0; #10 را برای 10 نانوثانیه فعال کرده و سپس غیرفعال میکند و 10 نانوثانیه منتظر میماند.

\$(display("After clear: ac = %h", ac); مقدار ac را پس از پاکسازی نمایش می دهد.

ld = 1; data\_in = 16'h00Ff; سيگنال لود ( ld ) را فعال کرده و مقدار data\_in را تنظيم میکند.
10#; 10# = 0; سیگنال لود را غیرفعال کرده و 10 نانوثانیه منتظر میماند.

\$(display("After load: ac = %h", ac; مقدار ac را پس از لود کردن داده نمایش می دهد.

inr = 1; #10; inr = 0; #10; سیگنال افزایش (inr ) را فعال کرده، 10 نانوثانیه منتظر می ماند و سپس غیرفعال می کند.

\$display("After increment: ac = %h", ac); مقدار ac را پس از افزایش نمایش می دهد.

```
ld = 1;
   data in = 16'h0F0F;
   #10;
   ld = 0;
   #10;
   $display("After second load: ac = %h", ac);
   inr = 1;
   #10;
   inr = 0;
   #10;
   $display("After second increment: ac = %h", ac);
   clr = 1;
   #10;
   clr = 0;
   #10;
   $display("After second clear: ac = %h", ac);
    #100 $finish;
end
```

همانند مراحل قبل، مقادیر سیگنالها تنظیم شده و تست میشوند اما با دادهها و دستورات جدید. در یایان، #finish\$ 100; شبیهسازی را پس از 100 نانوثانیه متوقف میکند.

این بلوک initial یک فایل ( VCD ( final\_project.vcd برای ذخیرهسازی موجهای شبیهسازی تولید میکند.

\$dumpvars(0, testbench); تمام متغيرهای ماژول testbench را در فايل VCD ثبت می کند.