```
Ln#
 1
      module ac(d,clk,load,inr,clr,q);
 2
      input [15:0] d;
 3
      input clk, load, inr, clr;
 4
      output reg [15:0] q;
 5
      always@(posedge clk,d)
 6
 7
      begin
 8
      if (clr) q = 16'b0;
 9
      else if (inr) q = q + 1'bl;
10
      else if (load) q = d;
11
      end
12
13
14
      endmodule
15
```

در این کد ، کارکرد رجسیتر AC توصیف می شود. در خط ۶ گفته شده است در صورت رخداد لبه ی بالا رونده ی CLK و یا تغییر d ، خطوط زیر always اجرا می شود. اگر clr یک باشد یک واحد به q اضافه می شود. اگر load یک باشد ورودی d درون خروجی و قرار میگیرد.

با توجه به ترتیب توصیف clr ، if نسبت به inr و inr نسبت به load اولویت دارد. یعنی اگر هر سه یک باشند clr اتجام می شود.

ورودی d و خروجی q بیتی هستند. ورودی d از مدار جمع کننده و منطق می آید و خروجی q به گذرگاه ریخته می شود.

ورودی inr,load,clr,clk تک بیتی هستند.

حال می توانیم از این مدار استفاده کنیم در ساختن مدار اصلی.

مدار اصلي

```
Ln#
      module main(d0,d1,d2,p,r,t5,b11,b4,b7,b6,b5,d_ac,clk,q_ac);
       input d0, d1, d2, p, r, t5, b11, b4, b7, b6, b5;
       input [15:0] d_ac;
      input clk;
       output [15:0] q_ac;
       and (q_and, d0, t5);
       and (q_add,d1,t5);
       and (q_dr, d2, t5);
       and(q_inpr,p,bll);
       and(q_com,r,b4);
12
13
14
15
16
17
18
19
20
21
       and(q_shr,r,b7);
       and (q shl, r, b6);
       and(inc,r,b5);
      and(clr,r,bll);
      or(ld,q_and,q_add,q_dr,q_inpr,q_com,q_shr,q_shl);
      ac ul(d ac,clk,ld,inc,clr,q ac);
       endmodule
```

and توصیف گیت ها در خطوط ۷ تا ۱۵ انجام شده است. مثلا حاصل and ورودی های t5 و t5 درون t5 و بخته می شود. حاصل t5 and ورودی t5 و t5

در خط ۱۷، حاصل گیت های q_and و q_add و q_inpr و q_inpr و q_com و q_shr و q_shl با یکدیگر or می شوند و درون ld ریخته می ریخته می شوند. این یعنی که هر زمان حاصل یکی از این گیت ها یک باشد ورودی از مدار جمع کننده و منطق درون خروجی ac ریخته می شود. البته با شرط صفر بودن inc , clr .

در خط ۱۹، رجسیتر ac را که قبلا نوشتیم فراخوانی می کنیم. ورودی d_ac را به ورودی d آن وصل می کنیم. clk را به l) را به وصل می کنیم. وصل می کنیم. clr را به q_ac را نیز به q آن متصل می کنیم.

کد تست بنچ

```
Ln#
   14
        module main tb;
           reg d0, d1, d2, p, r, t5, b11, b4, b7, b6, b5;
           reg [15:0] d_ac;
   4
           reg clk;
           wire [15:0] q ac;
           main uut (.d0(d0), .d1(d1), .d2(d2), .p(p), .r(r), .t5(t5), .b11(b11), .b4(b4),
             .b7(b7), .b6(b6), .b5(b5), .d_ac(d_ac), .clk(clk), .q_ac(q_ac));
  10
  11
           always #10 clk = ~clk;
  12
  13
           initial begin
 14
15
16
17
             d0 = 0;

d1 = 1;
             d2 = 0;
             p = 0;
r = 0;
  18
  19
              t5 = 1;
  20
              b11 = 0;
  21
  22
             b7 = 0;
  23
              b6 = 0;
  24
              b5 = 0;
  25
              d_ac = 16'b1100110011100001;
             clk = 0;
  26
  27
             #20;
 28
29
             d1 = 1'b0;
             t5 = 1'b0;
  30
  31
                r = 1'b1;
             bl1 = 1'b1;
  32
  33
  34
             #40;
  35
             r = 1'b0;
  36
              b11 = 1'b0;
             d2 = 1'b1;
  38
              t5 = 1'b1;
39
41
42
43
44
45
46
47
48
49
50
             d_ac = 16'b0001110111111111;
          #20;
d2 = 1'b0;
t5 = 1'b0;
          r = 1'b1;
b5 = 1'b1;
          #40;
bl1 = 1'b1;
b5 = 1'b0;
```

در تست بنچ ، ورودی های مدار اصلی بعنوان reg و خروجی ها بعنوان wire تعریف می شوند. در خط ۸ و ۹ مدار اصلی به رجسیتر ها و wire های این مدار متصل می شوند. در خطوط ۱۴ به بعد به ورودی ها مقدار دهی می شود. ابتدا می شوند تا عملیات add انجام شود. با یک شدن ld ،add یک می شود و مقدار d درون q باید قرار بگیرد.

سپس در خط ۲۸، r و b11 یک می شوند تا عملیات clr انجام شود با اینکار خروجی q صفر باید بشود.

در خط ۳۴، با تغییر ورودی ها ، باید دوباره عملیات ld انجام شود و d درون q قرار بگیرد. چون d2 , t5 هر دو یک هستند.

در خط ۴۱، r و b5 یک می شود تا عملیات inr انجام شود. با این کار در هر لبه ی بالا رونده ی کلاک یکی به مقدار درون رجسیتر ac اضافه می شود.

نتیجه ی شبیه سازی

