
# به نام خدا

هدف این پروژه پیادهسازی یک مدار حساب ۴ بیتی است که در شکل آورده شده است:



اجزای این مدار عبارتند از: چهار مدار full adder که جمع ۴ بیت را به وجود می آورند و چهار multiplexer که انتخاب مقدار مناسب برای عملیات (جمع یا تفریق) را بر اساس سیگنالهای کنترلی SO و S1 انجام می دهند. همچنین شامل یک inverter می با شد که در هر خط از B یعنی

از B0 تا B3، مقدار B را NOT می کند و  $B^{\sim}$  را تولید می کند که این خروجی ها به ورودی های multiplexer داده می شود تا در صورت نیاز برای تفریق استفاده شوند.

# Multiplexer

یک مالتی پلکسر عمل انتخاب یکی از ورودی ها برای ار سال به خروجی را انجام می دهد، که این عمل تو سط سیگنال های کنترلی آن انجام می شود. در این مدار چهار مالتی پلکسر وجود دارد که هر کدام چهار ورودی دارند و سیگنال های کنترلی SO و SI تعیین می کنند که کدام یک از این ورودی ها به خروجی مالتی پلکسر متصل شود.

## **Full Adder**

Full Adder هم یک مدار منطقی است که برای انجام عمل جمع دو عدد باینری به صورت کامل E استفاده می شود. این مدار عمل جمع اعداد را با در نظر گرفتن ورودی های عددی (B E و ورودی Carry Out انجام می دهد و نتیجه جمع (Sum) و E و Carry In

مدار بالا شامل چهار جمع کننده کامل (FA) است که هر کدام شامل سه ورودی و دو خروجی است. این جمع کننده ها بیتهای مربوط به A و خروجی های مالتی پلکســر را جمع می کنند و بیتهای انتقال (Carry) را به جمع کننده بعدی انتقال می دهند.

هر مالتی پلک سر یک ورودی را بر ا ساس سیگنالهای کنترلی S انتخاب می کند و به Full Adder مربوطه ارسال می شود.

Cin به اولین Full Adder وارد می شود و بیت Cout به جمع کننده بعدی منتقل می شود.

این فرآیند برای چهار بیت ادامه دارد تا خروجی نهایی D و بیت انتقال خروجی Cout تولید شود.

# نحوه عملکرد مدار در حالتهای مختلف سیگنالهای کنترلی:

```
always @(*) begin

case(S)

2'b00: mux_out = 4'b0000;

2'b01: mux_out = 4'b1111;

2'b10: mux_out = B;

2'b11: mux_out = not_B;

endcase
end
```

#### :S = 00

همه خروجیهای مولتی پلکسر صفر هستند، بنابراین A با صفر جمع می شود و خروجی D برابر با A خواهد بود.

### :S = 01

همه خروجیهای مولتیپلکسر یک میشوند، بنابراین A با یک جمع میشود. این باعث افزایش مقدار A به اندازه ۱ در هر بیت میشود.

#### :S = 10

بیتهای B به عنوان ورودی Y انتخاب می شوند، بنابراین A و B جمع می شوند و خروجی برابر با مقدار جمع آنها خواهد بود.

### :S = 11

بیتهای مکمل B به عنوان ورودی Y انتخاب میشوند، بنابراین A و مکمل B جمع میشوند. این حالت میتواند برای عملیات تفریق استفاده شود، به شرطی که Cin برابر با ۱ باشد.

## نتيجهگيري

این مدار یک جمع کننده چهار بیتی با قابلیت انتخاب ورودیهای مختلف برای عملیاتهای جمع و تفریق است که با استفاده از مالتی پلکسرها و جمع کنندههای کامل، مدار قادر است عملیاتهای مختلفی را بر اساس سیگنالهای کنترلی انجام دهد.