

شکل ۲۰-۵ ساختار گیتهای مربوط به کنترل در ورودیهای INR ، LD و CLR از AC از

رجسیتر AC شامل ورودی های ۱۶ بیتی از مدار جمع کننده و منطق ، ورودی های CLK,CLR,INR,LD و خروجی ۱۶ بیتی به گذرگاه است. ورودی CLR اگر یک باشد خروجی این رجسیتر صفر خواهد شد، اگر ورودی INR یک باشد ، عملیات افزایش محتوای درون رجسیتر انجام می شود و اگر LD یک باشد داده ی درون مدار جمع کننده و منطق درون خروجی رجسیتر AC قرار میگیرد.

حاصل عملیات AND, ADD, DR, INPR, COMP, SHR, SHL که نمایانگر عملیات and، جمع، انتقال محتوای dr، انتقال از and، محاصل عملیات التحال محتوای and، انتقال از and، محتمم، شیفت به راست، شیفت به چپ هستند، با یکدیگر or می شوند و حاصل درون bl قرار میگیرد.

عملیات inc و clr نیز به ترتیب افزایش و یا پاک کردن رجسیتر را دستور می دهند.

حاصل هر یک از این عملیات با استفاده از and شدن ریزعمل های d0,d1,t5,d2,p,b11,r,b4,b7,b6,b5 انجام می شود.