

دانشکده مهندسی کامپیوتر و فناوری اطلاعات

گزارش پروژه آزمایشگاه مدار منطقی و معماری کامپیوتر

نحوه اجرا كدهاى دستورى

دانشجو: علی خورانی(۴۰۱۲۱۴۴۱۰۵۴۲۵۳)

> استاد: مهندس بهروز طاهری ترم بهمن۱۴۰۲

به نام خدا

ابتدا یک ماژول full_adder تعریف می کنیم که دارای ورودی های a&b&carry in ودارای خروجی های

ساختار assign:دراین ساختار می توان از اُپراتور جبری جمع +، تفریق -، ضرب *، شیفت به راست و چپ <<و >>و = استفاده کرد که باعث ساده سازی کد دستوری به زبان ریاضی و فهم ودرک ساده تر کاربر می شود و کمک شایانی در کاهش خطوط برنامه می کند.

در ادامه سه ورودی a&b&carry_inباهم XORمی شود.

و دوباره سه ورودی $a\&b\&carry_in$ باهم باید AND شودکه قبل ازآن یک بار ANDمی شود.

سپس به ماژول اصلی برنامه ماژول adder_subtractor_4bit می رویم دوعدد چهار بیتی به عنوانورودی و ورودی که اگر صفر باشد عملیات جمع دوعدد چهاربیتی اتفاق می افتد و اگر یک باشد عملیات تفریق انجام می شود. و دارای خروجی های Aresultبیتی و carry-out می باشد.

سپس wireهای b_xorرا که برای عملیات تفریق کاربرد دارد و b_xorرا که برای عملیات تفریق کاربرد دارد و wire سپس xor ایرابرابر است با b_xorرابر است با b_xorرابراست با add_subودر ابتدا مقدار carry_inبرابراست با add_sub

در ادامه برای تک تک بیت های ورودی از ماژول full_adderبصورت فراخوانی در چهار مرحله استفاده می شود .

```
اجرای جمع 4 بیتی //
full adder fa0 (
.a(a[0]),
.b(b xor[0]),
.carry_in(carry_in),
.result(result[0]),
.carry_out(carry_out0)
);
    full adder fa1 (
    .a(a[1]),
    .b(b_xor[1]),
    .carry_in(carry_out0),
    .result(result[1]),
    .carry out(carry out1)
        full adder fa2 (
        .a(a[2]),
        .b(b_xor[2]),
        .carry_in(carry_out1),
        .result(result[2]),
        .carry out(carry out2)
        );
            full adder fa3 (
            .a(a[3]),
            .b(b_xor[3]),
            .carry_in(carry_out2),
            .result(result[3]),
            .carry_out(carry_out)
            );
```

در انتها مقدار خروجی full_adder۴درون resultریخته می شودو اگرکری نیز داشته باشیم برابر است با آخرین کری خروجی.

```
assign result =result;
کری برای جمع // assign carry = carry_out;
endmodule
```

TTB:

TTBدرواقع یک ساختاری به نام تست بنچ است برای تست کردن ماژول های نوشته شده است خود ماژول تست بنچ بدون ورودی و خروجی می باشد اما در ادامه ورودی هارا بصورتWIREوخروجی هارا بصورتWIREتعریف می کنیم و در ادامه ماژولی که برای تست به آن نیاز داریم را یکبار فراخوانی می کنیم سوال: آیا باید ماژول اصلی را در فایل تست بنچ دوباره تعریف کرد؟ پاسخ: خیر. نیازیبه این کار نیست تنها با وارد کردن آن فایل به این فایل کار انجام می شود. بصورت زیر:

`include "./project.v'

سپس در قسمت intialیک begin&endتعریف می کنیم و مقدار های شبیه سازی را در هر کیس به ورودی مدنظر داده و در پایان زمان انجام آن را مشخص می کنیم مانند:

```
a =0;
b = 2;
add_sub = 0;
#10;
```

ودر انتها از کلمه finish به منظور پایان شبیه سازی استفاده می شود.

\$finish;

درادامه مثالی از کد دستوری پروژه جمع کنندهو تفریق کننده چهاربیتی را مشاهده می کنیم.

```
`timescale 1ns / 1ps
`include "./project.v"

module test_pr();

    reg [3:0] a;
    reg [3:0] b;
    reg add_sub;
    wire[4:0]result;
    wire carry;

adder_subtractor_4bit uf(
```

```
.a(a),
                         .b(b),
                         .add_sub(add_sub),
                         .result(result),
                         .carry(carry)
                         );
initial
  begin
          $dumpfile("TBB.vcd");
          $dumpvars(0 ,test_pr);
    a = 0;
    b = 2;
    add_sub = 0;
    #10;
    a = 10;
    b = 1;
    add_sub = 1;
    #10;
    // test case 3: Addition
    a=7;
    b=6;
    add_sub =0;
    #10;
    //you can test more case of Addition && Subtraction
    $finish;
endmodule
```

درنهایت از استاد مهندس بهروز طاهری کمال تقدیر و تشکر را بابت همکاری و راهنمایی پروژه می نماییم.

بابان