

این فایل شامل تعریف ماژول رجیستر داده است که برای ذخیره سازی و بارگذاری داده ها استفاده می شود.

```
module final_project (  
    input clk,  
    input clr,  
    input ld,  
    input inr,  
    input [15:0] data_in,  
    output reg [15:0] ac  
);
```

`module final_project`: تعریف ماژول با نام `final_project`.

`input clk`: سیگنال ساعت (clock) که ورودی مدار است.

`input clr`: سیگنال پاک سازی (clear) که ورودی مدار است و برای ریست کردن مقدار `ac` به کار می رود.

`input ld`: سیگنال بارگذاری (load) که ورودی مدار است و برای بارگذاری مقدار `data_in` به `ac` استفاده می شود.

`input inr`: سیگنال افزایش (increment) که ورودی مدار است و برای افزایش مقدار `ac` به کار می رود.

`input [15:0] data_in`: ورودی 16 بیتی که داده ای را که باید در `ac` بارگذاری شود، نگهداری می کند.

`output reg [15:0] ac`: خروجی 16 بیتی که مقدار انباشته (accumulator) را نگهداری می کند.

```
reg prev_clk;
```

`reg prev_clk`: یک رجیستر داخلی برای نگهداری وضعیت قبلی سیگنال ساعت (`clk`). این رجیستر برای شبیه سازی لبه بالارونده ساعت به کار می رود.

```
10  
11     always @(*) begin  
12         if (clr)  
13             ac ≤ 16'h0000;  
14         else if (clk && !prev_clk) begin  
15             if (ld)  
16                 ac ≤ data_in;  
17             else if (inr)  
18                 ac ≤ ac + 1;  
19         end  
20     end  
21
```

بلوک اول `always`

این بلوک برای به روزرسانی مقدار `ac` استفاده می شود.

شروع بلوک always @(\*):

این بلوک به تمامی سیگنال‌ها حساس است، یعنی با هر تغییر در هر یک از سیگنال‌های ورودی ( clk , clr , ld , inr , data\_in )، این بلوک دوباره ارزیابی می‌شود.

بررسی سیگنال clr :

اگر سیگنال clr فعال باشد ( clr == 1 )، مقدار ac به h0000'16 تنظیم می‌شود. این کار بدون توجه به سایر سیگنال‌ها انجام می‌شود.

بررسی وضعیت clk و prev\_clk :

اگر clr غیر فعال باشد ( clr == 0 ) و سیگنال clk بالا باشد ( clk == 1 ) و prev\_clk پایین باشد ( prev\_clk == 0 )، این شرط درست است. این شرط عملاً بررسی می‌کند که آیا clk از 0 به 1 تغییر کرده است (لبه بالا رونده کلاک).

بررسی سیگنال ld :

اگر شرط لبه بالا رونده کلاک درست باشد و سیگنال ld فعال باشد ( ld == 1 )، مقدار ac به مقدار data\_in تنظیم می‌شود.

بررسی سیگنال inr :

اگر شرط لبه بالا رونده کلاک درست باشد و سیگنال ld غیر فعال باشد ( ld == 0 ) و سیگنال inr فعال باشد ( inr == 1 )، مقدار ac یک واحد افزایش می‌یابد ( ac <= ac + 1 ).

```
21
22     always @(*) begin
23         if (clr)
24             prev_clk ≤ 0;
25         else
26             prev_clk ≤ clk;
27     end
28 endmodule
29
```

بلوک دوم always

این بلوک برای به‌روزرسانی مقدار prev\_clk استفاده می‌شود.

شروع بلوک `always (*)` :

این بلوک نیز به تمامی سیگنال‌ها حساس است، یعنی با هر تغییر در هر یک از سیگنال‌های ورودی (`clk` , `clr` , `ld` , `inr` , `data_in`)، این بلوک دوباره ارزیابی می‌شود.

بررسی سیگنال `clr` :

اگر سیگنال `clr` فعال باشد (`clr == 1`)، مقدار `prev_clk` به `0` تنظیم می‌شود. این کار بدون توجه به سایر سیگنال‌ها انجام می‌شود.

بررسی سیگنال `clk` :

اگر سیگنال `clr` غیر فعال باشد (`clr == 0`)، مقدار `prev_clk` به مقدار `clk` تنظیم می‌شود.

## نحوه عملکرد کلی

ریست کردن (`clr`) :

وقتی `clr` فعال شود، هر دو رجیستر (`ac` و `prev_clk`) به `0` تنظیم می‌شوند.

لبه بالا رونده کلاک:

وقتی `clr` غیر فعال باشد و سیگنال `clk` از `0` به `1` تغییر کند (لبه بالا رونده)، بلوک اول بررسی می‌کند که آیا `ld` یا `inr` فعال هستند:

اگر `ld` فعال باشد، مقدار `ac` به `data_in` تنظیم می‌شود.

اگر `ld` غیر فعال و `inr` فعال باشد، مقدار `ac` یک واحد افزایش می‌یابد.

در همین زمان، بلوک دوم مقدار `prev_clk` را به `clk` تنظیم می‌کند تا بتواند لبه کلاک را در چرخه بعدی تشخیص دهد.

## Testbench:

```
1 `include "final_project.v"
2 `timescale 1ns / 1ps
3
```

`include` فایل `final_project.v` را وارد می‌کند که شامل تعریف ماژول `final_project` است.

`timescale` مقیاس زمانی شبیه‌سازی را تنظیم می‌کند. در اینجا، 1 نانوثانیه واحد زمانی است و دقت

زمانی 1 پیکوثانیه است. It stands for 1 picosecond, or 1 trillionth of a second.

```

3
4 module testbench;
5     reg clk;
6     reg clr;
7     reg ld;
8     reg inr;
9     reg [15:0] data_in;
10    wire [15:0] ac;
11

```

متغیرهای `clk` , `clr` , `ld` , `inr` به صورت رجیستر تعریف شده‌اند که به عنوان سیگنال‌های ورودی به ماژول `final_project` استفاده می‌شوند.

`data_in` یک رجیستر 16 بیتی است که به عنوان ورودی داده استفاده می‌شود.

`ac` یک `wire` 16 بیتی است که خروجی ماژول `final_project` را نشان می‌دهد.

```

12
13 final_project dut (
14     .clk(clk),
15     .clr(clr),
16     .ld(ld),
17     .inr(inr),
18     .data_in(data_in),
19     .ac(ac)
20 );

```

`final_project dut` نمونه‌ای از ماژول `final_project` به نام `dut` (Device Under Test) ایجاد می‌کند و پورت‌های آن را به متغیرهای تعریف شده در تست‌بنچ متصل می‌کند.

```

22
23 initial begin
24     clk = 0;
25     forever #5 clk = ~clk;
26 end
27

```

بلوک `initial` یک بلوک ابتدایی است که تنها یک بار در شروع شبیه‌سازی اجرا می‌شود.

`clk = 0` ; مقدار اولیه `clk` را 0 تنظیم می‌کند.

دستور `forever #5 clk = ~clk` ; یک کلاک با دوره 10 نانوثانیه تولید می‌کند که هر 5 نانوثانیه تغییر می‌کند.

```
29     initial begin
30
31         clr = 0;
32         ld = 0;
33         inr = 0;
34         data_in = 16'h0000;
35
36
37         #5;
38
39
40         clr = 1;
41         #10;
42         clr = 0;
43         #10;
44         $display("After clear: ac = %h", ac);
45
```

در این بلوک `initial` ، مقادیر اولیه سیگنال‌ها تنظیم می‌شوند.

`data_in = 16'h0000` ; `inr = 0` ; `ld = 0` ; `clr = 0` ; مقادیر اولیه سیگنال‌ها را تنظیم می‌کنند.

5 ; #5 نانو ثانیه منتظر می‌ماند.

10 ; #10 ; `clr = 1` ; سیگنال `clr` را برای 10 نانو ثانیه فعال کرده و سپس غیرفعال می‌کند  
و 10 نانو ثانیه منتظر می‌ماند.

`display("After clear: ac = %h", ac)` مقدار `ac` را پس از پاک‌سازی نمایش می‌دهد.

```
45
46
47     ld = 1;
48     data_in = 16'h00FF;
49     #10;
50     ld = 0;
51     #10;
52     $display("After load: ac = %h", ac);
53
54
55     inr = 1;
56     #10;
57     inr = 0;
58     #10;
59     $display("After increment: ac = %h", ac);
60
```

`ld = 1` ; `data_in = 16'h00FF` ; سیگنال لود (`ld`) را فعال کرده و مقدار `data_in` را تنظیم می‌کند.

10 ; #10 ; `ld = 0` ; سیگنال لود را غیرفعال کرده و 10 نانو ثانیه منتظر می‌ماند.

`display("After load: ac = %h", ac)` مقدار `ac` را پس از لود کردن داده نمایش می‌دهد.

10 ; #10 ; `inr = 1` ; سیگنال افزایش (`inr`) را فعال کرده، 10 نانو ثانیه منتظر می‌ماند و  
سپس غیرفعال می‌کند.

`display("After increment: ac = %h", ac)` مقدار `ac` را پس از افزایش نمایش می‌دهد.

```

61
62     ld = 1;
63     data_in = 16'h0F0F;
64     #10;
65     ld = 0;
66     #10;
67     $display("After second load: ac = %h", ac);
68
69
70     inr = 1;
71     #10;
72     inr = 0;
73     #10;
74     $display("After second increment: ac = %h", ac);
75
76
77     clr = 1;
78     #10;
79     clr = 0;
80     #10;
81     $display("After second clear: ac = %h", ac);
82
83
84     #100 $finish;
85 end

```

همانند مراحل قبل، مقادیر سیگنال‌ها تنظیم شده و تست می‌شوند اما با داده‌ها و دستورات جدید. در پایان، `#100 $finish`؛ شبیه‌سازی را پس از 100 نانو ثانیه متوقف می‌کند.

```

87
88     initial begin
89         $dumpfile("final_project.vcd");
90         $dumpvars(0, testbench);
91     end

```

این بلوک `initial` یک فایل ( `final_project.vcd` ) VCD برای ذخیره‌سازی موج‌های شبیه‌سازی تولید می‌کند.

`$dumpvars(0, testbench)`؛ تمام متغیرهای ماژول `testbench` را در فایل VCD ثبت می‌کند.