با اسمه تعالى

نحوه اجرای کد ها به صورت قسمت های جدا از هم باهدف ساده سازی برنامه برای شما انجام شده است .

در بخش اول ماژول اول که ماژول (Logic_Shift) قرار دارد 8 ورودی و یک خروجی تعریف کردیم

```
input s0,
input s1,
input s2,
input s3,
input Ai,
input Bi,
input Ai_1,
input Ai_1,
output reg F
```

و دو واير به نام هاى (**E1 , D1**)

در ادامه ماژول (Mux_gate_1to1 U1) صدا زده میشود.

در این ماژول ورودی های (So , S1 , Ai , Bi) تابع (Logic_Shift) را برای ماژول مولتی پلکسر ارسال میشود.

alćeل (Mux_gate_1to1) ماژول

```
module Mux_gate_1to1(
    input S0,
    input S1,
    input A,
    input B,
    output reg Ei
);
always @(*)
    begin
        case({S1,S0})
            2'b00 : Ei = A \& B;
            2'b01 : Ei = A | B;
            2'b10 : Ei = A ^ B;
            2'b11 : Ei = \sim(A) ;
            default: Ei = 1'bx;
        endcase
endmodule
```

- (*) نشان دهنده ی حساسیت به تغییرات همه ی ورودی ها است، به این معنی که هر زمان که یکی از ورودی ها تغییر کند، بلوک always اجرا می شود.

ورودیهای S0 و S1 سیگنالهای کنترلی هستند که تعیین میکنند کدام یک از دادههای (And , Or , Xor , Not) اجرا شده و در آخر اگر مقداری نداشته باشد به صورت پیش فرض مقدار Ei برار با (X) یک بیتی از نوع باینری قرار میگیرد(برای اینکه دیگر خروجی always در نظر گرفته نشود).

این بلوک به منظور تعیین خروجی F بر اساس مقادیر ورودیها طراحی شده است.

این ماژول به منظور انتخاب یکی از دادههای ورودی بر اساس سیگنالهای کنترلی طراحی شده
 است. انتخابها و عملیاتهای مختلف مولتیپلکسر با توجه به مقادیر ورودیها و سیگنالهای
 کنترلی انجام میشود.

در ادامه به ماژول مادر برمیگردیم و ماژول (Mux_Gate_4to1_FA U2) را صدا میزیم.

ماژول (Mux_Gate_4to1) یک مولتی پلکسر چهار به یک به همراه یک ماژول (Full_Adder U1)

```
module Mux_Gate_4to1_FA(
    input S0,
    input S1,
    input CIN,
    input A0,
    input B0,
    input 0,
    output D
);
    wire reg Y0;
    assign Y0 = (S0) ? B0 : ~B0;
    assign D = (S1) ? Y0 : ~Y0;
    مي توانيم ماژول فول ادر را همراه با مولتي يلكسر در اين قسمت بنويسيم در عملكرد تفاوتي ندارد.
    Full_Adder U1(
         .X1(A0),
         .X2(Y0),
         .cin(CIN),
         .S(D)
    );
endmodule
```

- ورودیهای S0 و S1 سیگنالهای کنترلی هستند که تعیین می کنند کدام یک از دادههای A0 و B0 به عنوان خروجی که D است انتخاب شود.
 - CIN ورودی حمل برای Full Adder است.

- خروجی D نتیجه ی انتخاب مولتی پلکسر و افزودن داده ها با استفاده از Full مولتی بلکسر و افزودن داده ها با استفاده از Adder
 - مقادیر ۷0 و D با توجه به مقادیر SO و S1 تعیین میشوند.
- این ماژول به منظور انتخاب یکی از دادههای ورودی بر اساس سیگنالهای کنترلی و انجام عملیات افزودن طراحی شده است.
- Full Adder به عنوان یک بخش مهم در پردازشهای منطقی استفاده شده است.
 - ماژول (Full Adder) که در مولتی پلکسر فراخوانی شده بود.

```
module Full_Adder(
    input X1,
    input X2,
    input cin,

    output S,
    output Cout
);
    wire Xor1 , And1 , And2 ;

    assign Xor1 = (X1 ^ X2);
    assign S = (cin ^ Xor1);

    assign And1 = (cin & Xor1);
    assign And2 = (X1 & X2);
    assign Cout = (And1 | And2);

endmodule
```

ورودىها

- X2 وX2: این ورودیها دادههای ورودی به Full Adder هستند.

- :Cin ورودی حملبرای Full Adder است.

- Full Adder یک مدار منطقی است که دو عدد دودویی را با هم جمع می کند.
- در این ماژول، ابتدا با استفاده از یک XOR gate خروجی Xor1 محاسبه می شود. این خروجی XTR دو ورودی X1 و X2 است.
- سپس با استفاده از دو AND gate خروجی And1 و And2 محاسبه می شود. And1 نتیجهی AND بین Cin و Xor1 است و And2 نتیجهی AND بین X1 و X2 است.
 - خروجی S نتیجه ی جمع دو عدد دودویی با استفاده از XOR gateها میباشد.
 - خروجی Cout نتیجه ی حمل (carry) از جمع دو عدد دودویی با استفاده از AND gate ها می باشد.

این ماژول به منظور افزودن دو عدد دودویی با استفاده از Full Adder طراحی شده است. خروجی S نتیجه ی جمع دو عدد و خروجی Cout نتیجه ی حمل از جمع آنها است.

و در پایان

1. always @(*):

ست، به این معنی (*) نشاندهنده و حساسیت به تغییرات همه و ورودی ها است، به این معنی که هر زمان که یکی از ورودی ها تغییر کند، بلوک always اجرا می شود.

2. عملکرد بلوک ' always

- در این بلوک، با استفاده از مقادیر 53 و 53 ، یکی از مقادیر -1 . 1 به عنوان خروجی -1 انتخاب می شود.

- اگر مقادیر S3 و S2 نامعتبر باشند، خروجی F به عنوان ۲'bx تعیین میشود.

به طور خلاصه، این بلوک always با توجه به مقادیر s3 و s3 یکی از مقادیر مشخص شده را به عنوان خروجی f انتخاب می کند.

ماژول واحد حساب ، منطق و شيفت (module Logic_Shift)

```
module Logic_Shift(
    input s0,
    input s1,
    input s2,
    input s3,
    input Ai,
    input Bi,
    input Ai_1,
    input Aii,
    output reg F
);
    wire E1 , D1 ;
    Mux_gate_1to1 U1(
        .S0(s0),
        .S1(s1),
        .A(Ai),
        .B(Bi),
        .Ei(E1)
    );
    Mux_Gate_4to1_FA U2(
        .S0(s0),
        .S1(s1),
        .CIN(s2),
        .A0(Ai),
        .B0(Bi),
        .0(E1),
        .D(D1)
    );
    always @(*)
        begin
            case ({s3,s2})
                2'b00 : F = D1;
                2'b01 : F = E1;
                2'b10 : F = Ai_1;
                2'b11 : F = Aii;
                default : F = 1'bx;
            endcase
endmodule
```

داژول مولتی پلکسر 1به 1 (Mux_gate_1to1):

```
module Mux_gate_1to1(
    input S0,
    input S1,
    input A,
    input B,
    output reg Ei
);
always @(*)
   begin
        case({S1,S0})
            2'b00 : Ei = A \& B;
           2'b01 : Ei = A | B;
           2'b10 : Ei = A ^ B;
           2'b11 : Ei = \sim(A) ;
            default: Ei = 1'bx;
        endcase
endmodule
```

دا (Mux_gate_4to1) المرزول مولتي پلكسر 4 به 1 (المروكة المر

```
module Mux_Gate_4to1_FA(
    input S0,
    input S1,
    input CIN,
    input A0,
    input B0,
    input 0,
    output D
);
    wire reg Y0;
    assign Y0 = (S0) ? B0 : ~B0;
    assign D = (S1) ? Y0 : ~Y0;
    Full_Adder U1(
        .X1(A0),
        .X2(Y0),
        .cin(CIN),
        .S(D)
    );
endmodule
```

al(Full Adder) ماژول فول ادر

```
module Full_Adder(
    input X1,
    input X2,
    input cin,

    output S,
    output Cout
);

wire Xor1 , And1 , And2 ;

assign Xor1 = (X1 ^ X2);
    assign S = (cin ^ Xor1);

assign And1 = (cin & Xor1);
    assign And2 = (X1 & X2);
    assign Cout = (And1 | And2);

endmodule
```

ساخته شده در 1403/03/31

اسامی اعضای گروه: امیررضا فرجی،محمد مبین سعیدی،امیرحسین خدادادی