
ali ghasemzadeh : گزارش کار

در این پروژه، ما چندین ماژول تعریف کردهایم Verilog در زبان که شامل یک مالتی پلکسر ، یک شیفت دهنده (multiplexer) و یک (shift left) به چپ شیفت دهنده به ر است و یک ماژول (shift_right) است. (main module) اصلی در ادامه به توضیح هر کدام از این مازولها می پردازیم:



٧-٧ واحد حساب، منطق و شيفت

Callet the restraint to the

multiplexer ماژول

یک multiplexerماژول مالتی پلکسر ۲ به ۱ با عرض ۴ بیت ر ا بیادهساز ی میکند. ورودیهای این ماژول شامل ، دو (`ر)بک سبگنال انتخاب و (ino` gimi) و رو دی ۴ بیتی است. ('out) خروجي ۴ بيتي به imر ابر با ۱ باشد، واگر خر و جی متصل میشو د و به ino غیر اینصورت در خر و جے متصل مے شود

```
module multiplexer (
    input wire s,
    input wire [3:0] in0,
    input wire [3:0] in1,
    output wire [3:0] out
);
assign out = s ? in1 : in0;
endmodule
```

shift_left ماژول

یک شیفت دهنده ۱۰۴۰ ماژول به چپ برای داده های ۴ بیتی این ماژول دارای یک و یک و یک و یک فی شیفی آست (in) و رودی ۴ بیتی است (out) خروجی ۴ بیتی این ماژول بیت های و رودی را به سمت چپ یک مکان شیفت به سمت چپ یک مکان شیفت می دهد

```
module shift_left (
    input wire [3:0] in,
    output wire [3:0] out
);
assign out = in << 1;
endmodule
```

ماڑول shift_right

یک hift_right ماژول شیفت دهنده به راست برای داده های ۴ بیتی است این ماژول (in) دارای یک ورودی ۴ بیتی است (out) و یک خروجی ۴ بیتی است این ماژول بیتهای ورودی را به سمت راست یک مکان شیفت می دهد

```
module shift_right (
    input wire [3:0] in,
    output wire [3:0] out
);
assign out = in >> 1;
endmodule
```

main_module ماڑول

ماژول main moduleماژول اصلی پروژه است که با استفاده از چهار مالتیپلکسر چندین ورودی را مدیریت میکند. این ماژول دارای ورودی های ۴ بیتی (`A0` \`A1` \`A2` \`A3`\) و یک سیگنال ('IR'، 'IL') است. خروجیهای این مازول شامل چهار خروجی بیتی (H0` \cdot\) H1\\(\cdot\) H2\\(\cdot\) است. در این مازول، با توجه به ورودی های مختلف به خروجی (وسیگنال) ها متصل می شود.

```
module main_module (
    input wire [3:0] A0,
    input wire [3:0] A1,
    input wire [3:0] A2,
    input wire [3:0] A3,
    input wire [3:0] IR,
    input wire [3:0] IL,
    input wire s,
    output wire [3:0] H0,
    output wire [3:0] H1,
    output wire [3:0] H2,
    output wire [3:0] H3
);
wire [3:0] mux1_out;
wire [3:0] mux2_out;
wire [3:0] mux3_out;
wire [3:0] mux4_out;
```

```
multiplexer mux1 (
    .s(s),
    .in0(IR),
    .in1(A1),
    .out(mux1_out)
multiplexer mux2 (
    .s(s),
    .in0(A0),
    .in1(A2),
    .out(mux2_out)
multiplexer mux3 (
    .s(s),
    .in0(A1),
    .in1(A3),
    .out(mux3_out)
multiplexer mux4 (
    .s(s),
    .in0(A2),
    .in1(IL),
    .out(mux4_out)
```

main_module

```
assign H0 = mux1_out;
assign H1 = mux2_out;
assign H2 = mux3_out;
assign H3 = mux4_out;
```