

2025 集创赛龙芯中科杯 后端设计用 SoC 介绍

第 1 章 SoC 介绍

1.1 SoC 框架

SoC 顶层架构如下图所示：



包含的模块有：

`core_top` （OpenLA500 处理器核）

`Axi_CDC` （总线跨时钟域处理）

`AxiCrossbar_1x4` （AXI 互联总线，可以连接一个 master 和四个 slave，其中一个 slave 接口未使用）

`axi_wrap_ram_sp_ext` （SRAM 控制器，对应图中的 AXI to SRAM Bridge）

`axi_uart_controller` （UART 控制器）

`confreg` （按键等 IO 外设）

物理设计用 SoC 已经删除了 PLL，整个 SoC 的时钟都来自信号 `clk_i`，`clk_i` 是 `iopad` 模块 `PX3W` 输出的，`PX3W` 连接了 IO 信号 `clk`（无源晶振的 XTALI）和 IO 信号 `clk_o`（无源晶振的 XTALO）。删除 PLL 是为了简化物理设计，CDC 模块依然保留了，这样更贴合初赛在 FPGA 上跑的 SoC。

SoC 的复位信号有两个，`sys_resetn` 和 `cpu_resetn`，是 IO 信号 `reset` 经过 `iopad` 后输出 `reser_i`，`reset_i` 连接一个异步复位同步释放模块输出 `sys_resetn`，`sys_resetn` 再连接一个异步复位同步释放模块输出 `cpu_resetn`。`cpu_resetn` 为处理器核提供复位，`sys_resetn` 为总线和外设模块提供复位。

1.2 芯片外围接口

SoC 顶层的 IO 如下：

1. input	clk,	//50MHz 时钟输入 XTALI
2. output	clk_o,	//XTALO
3. input	reset,	//复位按钮，按下时为 1
4.		
5. input [3:0]	touch_btn,	//BTN1~BTN4，按钮开关，按下时为 1
6. input [31:0]	dip_sw,	//32 位拨码开关，拨到“ON”时为 1
7. output [15:0]	leds,	//16 位 LED，输出时 1 点亮
8. output [7:0]	dpy0,	//数码管低位信号，包括小数点，输出 1 点亮
9. output [7:0]	dpy1,	//数码管高位信号，包括小数点，输出 1 点亮
10.		
11.	//BaseRAM 信号	
12. inout [31:0]	base_ram_data,	//BaseRAM 数据，低 8 位与 CPLD 串口控制器共享
13. output [19:0]	base_ram_addr,	//BaseRAM 地址
14. output [3:0]	base_ram_be_n,	//BaseRAM 字节使能，低有效。如果不使用字节使能，请保持为 0
15. output	base_ram_ce_n,	//BaseRAM 片选，低有效
16. output	base_ram_oe_n,	//BaseRAM 读使能，低有效
17. output	base_ram_we_n,	//BaseRAM 写使能，低有效
18.	//ExtRAM 信号	
19. inout [31:0]	ext_ram_data,	//ExtRAM 数据
20. output [19:0]	ext_ram_addr,	//ExtRAM 地址
21. output [3:0]	ext_ram_be_n,	//ExtRAM 字节使能，低有效。如果不使用字节使能，请保持为 0
22. output	ext_ram_ce_n,	//ExtRAM 片选，低有效
23. output	ext_ram_oe_n,	//ExtRAM 读使能，低有效
24. output	ext_ram_we_n,	//ExtRAM 写使能，低有效
25.		
26.	//-----uart-----	
27. inout	UART_RX,	//串口 RX 接收
28. inout	UART_TX	//串口 TX 发送

其中 clk 和 clk_o 连接无源晶振，分别是 XTALI 和 XTALO。reset 是个按下为 1 的按键。touch_btn、dip_sw、leds、dyp0、dyp1 是一些普通 IO。BaseRAM 和 ExtRAM 是两块板载的 SRAM，型号为 IS61WV102416ALL。UART_RX 和 UART_TX 用作串口接收和发送。

1.3 分赛区原始数据

如下图所示，为龙芯中科杯 SoC 芯片后端设计竞赛的原始数据。

- 工艺库存放在/qixin/library/180nm 目录下
- 标准 RTL 数据存放在/qixin/public/ciciec_phy

```
constrain_syn.tcl
rtl.list
rtl
```

- constrain_syn.tcl 是 SoC 芯片的时序约束文件。
- rtl 目录是 SoC 设计 RTL 文件夹，打开之后，可以看到如下的文件夹和文件：

```
soc_top.sv
ip
iopad.svh
config.h
```

- ip 目录是存放 SoC 设计文件，包括如下的文件夹

```
rst_sync
ram_wrap
open-la500
confreg
Bus_interconnects
APB_UART
```

1.4 数字后端参考设计数据

如下图所示为龙芯中科百芯计划的 SoC 芯片项目数据。

/qixin/loongarch

```
<klin@qixin/loongarch> $ll
total 32
drwxr-xr-x  9 root root 4096 Jun 30 17:01 run
drwxr-xr-x 10 root root 4096 Jun 30 17:02 lib
drwxr-xr-x  4 root root 4096 Jun 30 17:02 dbs
drwxr-xr-x  2 root root 4096 Jun 30 17:02 sdf
drwxr-xr-x  2 root root 4096 Jun 30 17:02 def
drwxr-xr-x  6 root root 4096 Jun 30 17:02 report
drwxr-xr-x  2 root root 4096 Jun 30 17:02 gds
drwxr-xr-x  2 root root 4096 Jun 30 17:02 netlist
```

图中的目录如下：

- netlist: SoC 芯片经过逻辑综合之后的网标文件
- gds: 数字后端设计生成的版图文件
- sdf: 版图文件抽取电阻和电容后形成的时序文件
- report: 报告目录用于存放逻辑综合日志、形式验证日志、布局布线日志、静态时序分析日志和物理验证日志
- run: 该目录存放实现后端设计的脚本文件

1.5 新 IP 的数据 FTP 上传申请

如果参赛选手需要将自己团队设计的 IP，上传龙芯中科服务器，请联系相关的竞赛支持人员。

1.6 分区决赛评分要求

大项	内容及评分要求	分值
前端设计	芯片设计在 FPGA 平台上通过功能测试程序集	40
	芯片设计在 FPGA 平台上通过系统测试程序集	20
后端设计	按照指定要求完成后端设计流程，形成正确输出	20
文档撰写	文档结构合理、逻辑清晰、内容详实、数据支撑性好	10
现场答辩	内容介绍流畅、现场演示效果好、应答准确得体	10
附加项	自主设计 IP 并在芯片中集成应用，设计报告详细充分	20
	对集成自主设计 IP 的芯片设计完成后端设计，形成正确输出	20

1.7 分区决赛评分要求

类目	格式要求	材料	建议包含内容
技术文档	word+PDF	1. 逻辑综合设计报告 2. 形式验证报告 3. 布局布线报告 4. 静态时序分析报告 5. 物理验证报告	1、逻辑综合报告包含详细SDC约束文件 2、形式验证报告包含RTL和Netlist的一致性检查结果 3、布局布线报告包含GDSII的版图文件截图和说明 4、静态时序分析报告包含setup和hold的时序分析说明 5、物理验证报告包含DRC和LVS的检查结果分析
PPT	PPT+PDF	PPT	内容同上述报告汇总，以PPT图文结合的形势展现作品重点信息，具体细节体现在报告内即可，PPT无需过多赘述
技术数据（代码类）	ZIP/RAR压缩包格式	技术数据总压缩包	包含原始文件、电路库、仿真库、工艺库、RTL代码、时序约束文件、逻辑综合脚本、形式验证结果、版图文件、静态时序分析结果、物理验证DRC和LVS的分析结果等
演示视频	MP4	1.作品讲解视频 2.后端设计各流程演示视频	作品讲解视频/演示视频，时长5分钟内