

# 1/2/4通道 数字电位计

## AD8400/AD8402/AD8403

### 特性

256位可变电阻器件 可替代1个、2个或4个电位计  $1 k\Omega$ 、 $10 k\Omega$ 、 $50 k\Omega$ 、 $100 k\Omega$  功耗 (关断模式): 小于5  $\mu$ A 三线式SPI兼容型串行数据输入 更新数据加载速率:  $10 \, \text{MHz}$  2.7 V至5.5 V单电源供电通过汽车应用认证

#### 应用

机械电位计的替代产品 可编程滤波器、延迟、时间常数 音量控制、平移 线路阻抗匹配 电源调整

#### 概述


AD8400/AD8402/AD8403分别是单通道/双通道/四通道、 256位、数字控制可变电阻(VR)器件1,可实现与机械电位 计或可变电阻相同的电子调整功能。AD8400内置一个可变 电阻,采用紧凑的SOIC-8封装。AD8402内置两个独立的 可变电阻,采用节省空间的SOIC-14表面贴装封装。 AD8403内置四个独立的可变电阻,提供24引脚PDIP、 SOIC和TSSOP三种封装。各器件均内置一个带游标触点的 固定电阻,该游标触点在载入控制串行输入寄存器的数字 码所确定的数字码分接该固定电阻值。游标与固定电阻任 一端点之间的电阻值,随传输至VR锁存器中的数字码呈线 性变化。在A端与游标或B端与游标之间,各可变电阻提供 一个完全可编程电阻值。A至B固定端接电阻 $(1 k\Omega, 10 k\Omega,$ 50 kΩ或100 kΩ)的通道间匹配容差为±1%, 标称温度系数 为500 ppm/°C。借助独特的开关电路,可将传统开关电阻 设计中固有的高脉冲干扰降至最低,从而避免任何先合后 开或先开后合操作。

(第3页续)

#### Rev. E

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

### 功能框图






图2.  $R_{WA}$ 和 $R_{WB}$ 与代码的关系

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com
Fax: 781.461.3113 © 2010 Analog Devices, Inc. All rights reserved.

<sup>&</sup>lt;sup>1</sup>数字电位计、VR和RDAC这些术语可以互换使用。

# 目录

特性1
应用1
概述1
功能框图1
修订历史2
技术规格4
电气特性—10 kΩ版本4
电气特性—50 kΩ和100 kΩ版本6
电气特性—1 kΩ版本8
电气特性—所有版本10
时序图10
绝对最大额定值11
串行数据字格式11
修订历史
2010年7月—修订版D至修订版E
更改特性部分1
更改I <sub>AR</sub> 连续电流参数(表5)11
更新外形尺寸部分26
更改订购指南部分30
增加汽车应用产品部分31
2005年10月—修订版C至修订版D
格式更新通篇
更改特性部分
更改表1
更改表2
更改表3
更改表511
增加图36
更换图37
更改工作原理部分
更改应用部分24
更新外形尺寸部分26
市场订贴批击部八

ESD警告	11
引脚配置和功能描述	12
典型性能参数	14
测试电路	19
工作原理	20
可变电阻编程	20
电位计分压器编程	21
数字接口	21
应用	24
有源滤波器	24
外形尺寸	26
订购指南	30
汽车应用级产品	31

### 2001年11月—修订版B至修订版C

新增图形	1
编辑技术规格部分	2
编辑绝对最大额定值部分	6
编辑TPC1、8、12、16、20、24、35	9
<b>绝</b> 辑可亦由阳 <b>绝</b> 段郊 <b>公</b>	13

## 概述

(续第1页)

每个VR均有各自的VR锁存器,用来保存其编程电阻值。 这些VR锁存器由一个SPI兼容型串行至并行移位寄存器更 新,该移位寄存器从一个标准三线式串行输入数字接口加 载数据。由10个数据位构成的数据字传输至串行输入寄存 器。

该数据字经过解码,前2位确定需要载入的VR锁存器地址,后8位是数据。利用串行寄存器相对端的串行数据输出引脚,就可以简单的菊花链形式将多个VR连接,而无需额外的外部解码逻辑。

复位(RS)引脚通过将80<sub>H</sub>载入VR锁存器来迫使游标移到中间电平。SHDN引脚则迫使A端的电阻变为端到端开路状态,并使游标与B端短路,从而实现毫瓦级功耗的关断状态。当SHDN回到逻辑高电平时,先前的锁存器设置将使游标处于关断前的电阻值设置。数字接口在关断期间仍有效,以便更改代码,当器件脱离关断状态时,游标将处于新的位置。

AD8400提供SOIC-8表贴封装。AD8402提供表贴(SOIC-14)和14引脚PDIP两种封装。AD8403提供窄体24引脚PDIP和24引脚表贴封装。AD8402/AD8403还提供1.1 mm薄TSSOP-14/TSSOP-24封装,适合PCMCIA应用。所有器件的保证工作温度范围均为-40°C至+125°C扩展工业温度范围。

## 技术规格

### 电气特性—10 kΩ版本

除非另有说明, $V_{DD} = 3 \text{ V} \pm 10\%$ 或5  $\text{V} \pm 10\%$ , $V_{A} = V_{DD}$ , $V_{B} = 0 \text{ V}$ , $-40^{\circ}\text{C} \le T_{A} \le +125^{\circ}\text{C}$ 。

### 表1.

参数	符号	条件	最小值	典型值1	最大值	单位
直流特性-变阻器模式(规格适	用于所有可变电阻	<u>.</u> 1)				
电阻差分非线性 <sup>2</sup>	R-DNL	R <sub>wB</sub> , V <sub>A</sub> = 无连接	-1	±1/4	+1	LSB
电阻非线性 <sup>2</sup>	R-INL	R <sub>wB</sub> , V <sub>A</sub> = 无连接	-2	±1/2	+2	LSB
标称电阻 <sup>3</sup>	R <sub>AB</sub>	T <sub>A</sub> = 25℃,型号: AD840XYY10	8	10	12	kΩ
电阻温度系数	$\Delta R_{AB}/\Delta T$	V <sub>AB</sub> = V <sub>DD</sub> ,游标 = 无连接		500		ppm/°C
游标电阻	Rw	$V_{DD} = 5V, I_{W} = V_{DD}/R_{AB}$		50	100	Ω
	Rw	$V_{DD} = 3V$ , $I_{W} = V_{DD}/R_{AB}$		200		Ω
标称电阻匹配	$\Delta R/R_{AB}$	CH1至CH2、CH3或CH4, V <sub>AB</sub> =V <sub>DD</sub> , T <sub>A</sub> =25℃		0.2	1	%
直流特性-电位计分压器模式	(规格适用于所有可	丁变电阻)				
分辨率	N		8			Bits
积分非线性4	INL		-2	±1/2	+2	LSB
差分非线性4	DNL	$V_{DD} = 5 V$	-1	±1/4	+1	LSB
	DNL	$V_{DD} = 3 \text{ V, } T_A = 25^{\circ}\text{C}$	-1	±1/4	+1	LSB
	DNL	$V_{DD} = 3 \text{ V, } T_A = -40^{\circ}\text{C} \ \Xi +85^{\circ}\text{C}$	-1.5	±1/2	+1.5	LSB
分压器温度系数	$\Delta V_W/\Delta T$	代码=80н		15		ppm/°C
满量程误差	V <sub>WFSE</sub>	代码=FFH	-4	-2.8	0	LSB
零电平误差	V <sub>wzse</sub>	代码=00н	0	1.3	2	LSB
电阻端						
电压范围5	<b>V</b> A, B, W		0		$V_{DD}$	V
电容 <sup>6</sup> Ax、电容Bx	C <sub>A, B</sub>	f=1 MHz, 针对GND测量,代码=80 <sub>H</sub>		75		pF
电容 <sup>6</sup> Wx	Cw	f=1 MHz, 针对GND测量, 代码=80 <sub>H</sub>		120		pF
关断电流 <sup>7</sup>	I <sub>A_SD</sub>	$V_A = V_{DD}$ , $V_B = 0$ V, $\overline{SHDN} = 0$		0.01	5	μΑ
关断游标电阻	Rw_sd	$V_A = V_{DD}, V_B = 0 V, \overline{SHDN} = 0, V_{DD} = 5 V$		100	200	Ω
数字输入和输出						
输入逻辑高电平	V <sub>IH</sub>	$V_{DD} = 5 V$	2.4			V
输入逻辑低电平	V <sub>IL</sub>	$V_{DD} = 5 V$			8.0	V
输入逻辑高电平	V <sub>IH</sub>	$V_{DD} = 3 V$	2.1			V
输入逻辑低电平	V <sub>IL</sub>	$V_{DD} = 3 V$			0.6	V
输出逻辑高电平	V <sub>OH</sub>	R <sub>L</sub> = 2.2 kΩ 或 V <sub>DD</sub>	$V_{DD} - 0.1$			V
输出逻辑低电平	V <sub>OL</sub>	$I_{OL} = 1.6 \text{ mA}, V_{DD} = 5 \text{ V}$			0.4	V
输入电流	I₁∟	V <sub>IN</sub> = 0 V 或 5 V, V <sub>DD</sub> = 5 V			±1	μΑ
输入电容6	C <sub>IL</sub>			5		рF
电源						
电源电压范围	V <sub>DD</sub> 范围		2.7		5.5	V
电源电流(CMOS)	$I_{DD}$	$V_{IH} = V_{DD}$ 或 $V_{IL} = 0$ $V$		0.01	5	μΑ
电源电流(TTL)8	$I_{DD}$	V <sub>IH</sub> = 2.4 V 或 0.8 V, V <sub>DD</sub> = 5.5 V		0.9	4	mA
功耗(CMOS) <sup>9</sup>	P <sub>DISS</sub>	$V_{IH} = V_{DD}$ 或 $V_{IL} = 0$ V, $V_{DD} = 5.5$ V			27.5	μW
电源灵敏度	PSS	$V_{DD} = 5 V \pm 10\%$		0.0002	0.001	%/%
	PSS	$V_{DD} = 3 V \pm 10\%$		0.006	0.03	%/%

参数	符号	条件	最小值	典型值1 晶	最大值	单位
动态特性6,10						
-3 dB带宽	BW_10 K	$R = 10 \text{ k}\Omega$		600		kHz
总谐波失真	THDw	$V_A = 1 \text{ V rms} + 2 \text{ V dc}, V_B = 2 \text{ V dc}, f = 1 \text{ kHz}$		0.003		%
V <sub>w</sub> 建立时间	ts	V <sub>A</sub> = V <sub>DD</sub> , V <sub>B</sub> = 0 V, ±1% 误差带		2		μs
电阻噪声电压	елwв	$R_{WB} = 5 \text{ k}\Omega, f = 1 \text{ kHz}, \overline{RS} = 0$		9		nV/√Hz
串扰11	C <sub>T</sub>	$V_A = V_{DD}, V_B = 0 V$		-65		dB

- ¹ 典型规格表示25℃和V<sub>DD</sub>=5V时的平均读数。
- $^2$  电阻位置非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶 跃变化。器件保证单调性。参见图38所示的测试电路。对于10 k $\Omega$ 版本, $V_{DD}=3$  V时, $I_{W}=50$   $\mu$ A, $V_{DD}=5$  V时, $I_{W}=400$   $\mu$ A。
- <sup>3</sup> V<sub>AB</sub> = V<sub>DD</sub>,游标(V<sub>W</sub>) = 无连接。
- <sup>4</sup> 与电压输出DAC类似,将RDAC配置为电位计分压器,在V<sub>w</sub>位置测得INL和DNL。V<sub>A</sub>=V<sub>DD</sub>和V<sub>B</sub>=0 V。最大±1 LSB的DNL规格限值,保证单调工作条件。参见图37所示的测试电路。
- 5 电阻端A、电阻端B和电阻端W彼此没有极性限制。
- 6 通过设计保证,但未经生产测试。电阻端电容是在对被测端施加2.5 V偏置电压下测得。其余电阻端保持开路。
- $^{7}$  对Ax端进行测量。关断模式下所有Ax端处于开路状态。
- 当输入逻辑电平为2.4V时,电源电流的消耗变成最差,这是CMOS逻辑的标准特性。I<sub>DD</sub>与逻辑电压的关系参见图28。
- $^{9}$   $P_{DISS}$ 可通过( $I_{DD} \times V_{DD}$ ) 计算。CMOS逻辑电平输入导致功耗最小。
- 10 所有动态特性均采用V<sub>DD</sub>=5V。
- 11 在一个V<sub>w</sub>引脚上测量,相邻V<sub>w</sub>引脚发生满量程电压变化。

### 电气特性—50 kΩ和100 kΩ版本

除非另有说明, $V_{DD} = 3 \text{ V} \pm 10\%$ 或 $5 \text{ V} \pm 10\%$ , $V_{A} = V_{DD}$ , $V_{B} = 0 \text{ V}$ , $-40^{\circ}\text{C} \le T_{A} \le +125^{\circ}\text{C}$ 。

### 表2.

参数	符号	条件	最小值	典型值1	最大值	单位
直流特性-变阻器模式(规格适用	于所有可变电阻	)				_
电阻差分非线性 <sup>2</sup>	R-DNL	RwB, VA = 无连接	-1	±1/4	+1	LSB
电阻非线性 <sup>2</sup>	R-INL	R <sub>WB</sub> , V <sub>A</sub> = 无连接	-2	±1/2	+2	LSB
标称电阻 <sup>3</sup>	R <sub>AB</sub>	T <sub>A</sub> = 25°C, 型号: AD840XYY50	35	50	65	kΩ
	R <sub>AB</sub>	T <sub>A</sub> = 25°C, 型号: AD840XYY100	70	100	130	kΩ
电阻温度系数	$\Delta R_{AB}/\Delta T$	V <sub>AB</sub> = V <sub>DD</sub> , 游标 = 无连接		500		ppm/°C
游标电阻	Rw	$V_{DD} = 5V$ , $I_W = V_{DD}/R_{AB}$		50	100	Ω
	Rw	$V_{DD} = 3V$ , $I_W = V_{DD}/R_{AB}$		200		Ω
标称电阻匹配	ΔR/R <sub>AB</sub>	CH 1 至 CH 2, CH 3, 或 CH 4, V <sub>AB</sub> = V <sub>DD</sub> , T <sub>A</sub> = 25℃		0.2	1	%
直流特性-电位计分压器模式(规	格适用于所有可	<b>变</b> 电阻)				
分辨率	N		8			Bits
积分非线性4	INL		-4	±1	+4	LSB
差分非线性4	DNL	$V_{DD} = 5 V$	-1	±1/4	+1	LSB
	DNL	$V_{DD} = 3 \text{ V, } T_A = 25^{\circ}\text{C}$	-1	±1/4	+1	LSB
	DNL	V <sub>DD</sub> = 3 V, T <sub>A</sub> = −40°C 至 +85°C	-1.5	±1/2	+1.5	LSB
分压器温度系数	ΔV <sub>w</sub> /ΔΤ	代码 = 80 <sub>H</sub>		15		ppm/°0
满量程误差	$V_{WFSE}$	代码 = FF <sub>H</sub>	-1	-0.25	0	LSB
零电平误差	V <sub>wzse</sub>	代码 = 00 <sub>H</sub>	0	+0.1	+1	LSB
电阻端						
电压范围5	V <sub>A</sub> , V <sub>B</sub> , V <sub>W</sub>		0		$V_{DD}$	V
电容 <sup>6</sup> Ax、Bx	C <sub>A</sub> , C <sub>B</sub>	f = 1 MHz, 针对GND测量, 代码 = 80。		15		рF
电容 <sup>6</sup> Wx	Cw	f=1 MHz, 针对GND测量,代码=80 <sub>H</sub>		80		pF
关断电流 <sup>7</sup>	I <sub>A SD</sub>	$V_A = V_{DD}$ , $V_B = 0$ V, $\overline{SHDN} = 0$		0.01	5	μA
关断游标电阻	Rw sd	$V_A = V_{DD}, V_B = 0 \text{ V}, \overline{SHDN} = 0, V_{DD} = 5 \text{ V}$		100	200	Ω
数字输入和输出		17 188 11				
输入逻辑高电平	VIH	$V_{DD} = 5 V$	2.4			V
输入逻辑低电平	VII	$V_{DD} = 5 \text{ V}$			0.8	V
输入逻辑高电平	VIH	$V_{DD} = 3 \text{ V}$	2.1		0.0	V
输入逻辑低电平	VII	$V_{DD} = 3 \text{ V}$			0.6	V
输出逻辑高电平	VoH	$R_L = 2.2 \text{ k}\Omega        $	V <sub>DD</sub> – 0.1		0.0	V
输出逻辑低电平	Vol	$I_{OL} = 1.6 \text{ mA. } V_{DD} = 5 \text{ V}$	100 0.1		0.4	V
输入电流	lu.	V <sub>IN</sub> = 0 V 或 5 V, V <sub>DD</sub> = 5 V			±1	μA
输入电容6	CIL			5		pF
电源	- CIL					۳.
电源电压范围	V <sub>DD</sub> 范围		2.7		5.5	V
电源电流(CMOS)	I <sub>DD</sub>	V <sub>IH</sub> = V <sub>DD</sub> 或 V <sub>IL</sub> = 0 V		0.01	5.5	μA
电源电流(TTL) <sup>8</sup>	I <sub>DD</sub>	$V_{H} = 2.4 \text{ V}$ $\stackrel{?}{\otimes}$ 0.8 V, $V_{DD} = 5.5 \text{ V}$		0.9	4	μΛ mA
功耗(CMOS) <sup>9</sup>	P <sub>DISS</sub>	V <sub>H</sub> = V <sub>DD</sub> 或 V <sub>L</sub> = 0 V, V <sub>DD</sub> = 5.5 V		0.5	7 27.5	μW
电源灵敏度	PSS	$V_{DD} = 5 \text{ V} \pm 10\%$		0.0002	0.001	μνν %/%
11:406 W PM 17	1 33	VUU - J V - 10/0	1	0.0002	0.001	/0/ /0

参数	符号	条件	最小值	典型值1	最大值	单位
动态特性6,10						
-3 dB带宽	BW_50 K	$R = 50 \text{ k}\Omega$		125		kHz
	BW_100 K	$R = 100 \text{ k}\Omega$		71		kHz
总谐波失真	THDw	$V_A = 1 \text{ V rms} + 2 \text{ V dc}, V_B = 2 \text{ V dc}, f = 1 \text{ kHz}$		0.003		%
V <sub>w</sub> 建立时间	ts_50 K	V <sub>A</sub> = V <sub>DD</sub> , V <sub>B</sub> = 0 V, ±1% 误差带		9		μs
	ts_100 K	V <sub>A</sub> = V <sub>DD</sub> , V <sub>B</sub> = 0 V, ±1% 误差带		18		μs
电阻噪声电压	е <sub>NWB</sub> _50 К	$R_{WB} = 25 \text{ k}\Omega, f = 1 \text{ kHz}, \overline{RS} = 0$		20		nV/√Hz
	е <sub>NWB</sub> _100 К	$R_{WB} = 50 \text{ k}\Omega, f = 1 \text{ kHz}, \overline{RS} = 0$		29		nV/√Hz
串扰11	Ст	$V_A = V_{DD}$ , $V_B = 0$ V		-65		dB

- ¹ 典型规格表示25°C和V<sub>DD</sub>=5V时的平均读数。
- <sup>2</sup> 电阻位置非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变化。器件保证单调性。参见图38所示的测试电路。对于50 kΩ和100 kΩ版本, $V_{DD}$  = 3 V或5 V时, $I_{W}$  =  $V_{DD}$ /R。
- <sup>3</sup> V<sub>AB</sub> = V<sub>DD</sub>,游标(V<sub>W</sub>) = 无连接。
- 与电压输出DAC类似,将RDAC配置为电位计分压器,在VW位置测得INL和DNL。V<sub>A</sub> = V<sub>DD</sub>和V<sub>B</sub> = 0 V。最大±1 LSB的DNL规格限值,保证单调工作条件。参见图37所示的测试电路。
- 5 电阻端A、电阻端B和电阻端W彼此没有极性限制。
- <sup>6</sup> 通过设计保证,但未经生产测试。电阻端电容是在对被测端施加2.5 V偏置电压下测得。其余电阻端保持开路。
- <sup>7</sup> 对Ax端进行测量。关断模式下所有Ax端处于开路状态。
- <sup>8</sup> 当输入逻辑电平为2.4V时,电源电流的消耗变成最差,这是CMOS逻辑的标准特性。l<sub>DD</sub>与逻辑电压的关系参见图28。
- $^{9}$   $P_{DISS}$ 可通过 $(I_{DD} \times V_{DD})$  计算。逻辑电平输入导致功耗最小。
- 10 所有动态特性均采用V<sub>DD</sub>=5V。
- 11 在一个V<sub>w</sub>引脚上测量,相邻V<sub>w</sub>引脚发生满量程电压变化。

### 电气特性—1 kΩ版本

除非另有说明, $V_{DD} = 3 \text{ V} \pm 10\%$ 或 $5 \text{ V} \pm 10\%$ , $V_{A} = V_{DD}$ , $V_{B} = 0 \text{ V}$ , $-40^{\circ}\text{C} \le T_{A} \le +125^{\circ}\text{C}$ 。

### 表3.

参数	符号	条件	最小值	典型值	最大值	单位
直流特性-变阻器模式(规格适用于	午所有可变电阻)					
电阻差分非线性 <sup>2</sup>	R-DNL	RwB, V <sub>A</sub> = 无连接	-5	-1	+3	LSB
电阻非线性 <sup>2</sup>	R-INL	R <sub>WB</sub> , V <sub>A</sub> = 无连接	-4	±1.5	+4	LSB
标称电阻 <sup>3</sup>	R <sub>AB</sub>	T <sub>A</sub> = 25℃, 型号: AD840XYY1	0.8	1.2	1.6	kΩ
电阻温度系数	$\Delta R_{AB}/\Delta T$	V <sub>AB</sub> = V <sub>DD</sub> , 游标 = 无连接		700		ppm/°0
游标电阻	Rw	$V_{DD} = 5V$ , $I_W = V_{DD}/R_{AB}$		53	100	Ω
	Rw	$V_{DD} = 3V$ , $I_W = V_{DD}/R_{AB}$		200		Ω
标称电阻匹配	$\Delta R/R_{AB}$	CH 1 至 CH 2, V <sub>AB</sub> = V <sub>DD</sub> , T <sub>A</sub> = 25°C		0.75	2	%
直流特性-电位计分压器模式(规格	各适用于所有可变电阻	1)				
分辨率	N		8			Bits
积分非线性4	INL		-6	±2	+6	LSB
差分非线性4	DNL	$V_{DD} = 5 V$	-4	-1.5	+2	LSB
	DNL	$V_{DD} = 3 \text{ V, } T_A = 25^{\circ}\text{C}$	-5	-2	+5	LSB
分压器温度系数	ΔV <sub>W</sub> /ΔΤ	代码 = 80H		25		ppm/°
满量程误差	$V_{WFSE}$	代码=FF <sub>H</sub>	-20	-12	0	LSB
零电平误差	V <sub>WZSE</sub>	代码 = 00н	0	6	10	LSB
电阻端						
电压范围5	$V_A, V_B, V_W$		0		$V_{DD}$	V
电容 <sup>6</sup> Ax、Bx	C <sub>A</sub> , C <sub>B</sub>	f = 1 MHz, 针对GND测量, 代码 = 80 <sub>4</sub>		75		рF
电容 <sup>6</sup> Wx	Cw	f = 1 MHz, 针对GND测量, 代码 = 80 <sub>H</sub>		120		рF
关断电源电流 <sup>7</sup>	I <sub>A_SD</sub>	$V_A = V_{DD}$ , $V_B = 0$ V, $\overline{SHDN} = 0$		0.01	5	μA
关断游标电阻	R <sub>w_sd</sub>	$V_A = V_{DD}, V_B = 0 \text{ V}, \overline{SHDN} = 0, V_{DD} = 5 \text{ V}$		50	100	Ω
数字输入和输出						
输入逻辑高电平	V <sub>IH</sub>	$V_{DD} = 5 \text{ V}$	2.4			V
输入逻辑低电平	V <sub>IL</sub>	$V_{DD} = 5 \text{ V}$			0.8	V
输入逻辑高电平	V <sub>IH</sub>	$V_{DD} = 3 V$	2.1			V
输入逻辑低电平	V <sub>IL</sub>	$V_{DD} = 3 V$			0.6	V
输出逻辑高电平	V <sub>OH</sub>	R <sub>L</sub> = 2.2 kΩ 或 V <sub>DD</sub>	V <sub>DD</sub> - 0.1			V
输出逻辑低电平	V <sub>OL</sub>	$I_{OL} = 1.6 \text{ mA}, V_{DD} = 5 \text{ V}$			0.4	V
输入电流	I <sub>IL</sub>	V <sub>IN</sub> = 0 V 或 5 V, V <sub>DD</sub> = 5 V			±1	μΑ
输入电容 <sup>6</sup>	C <sub>IL</sub>			5		pF
电源						
电源电压范围	V <sub>DD</sub> 范围		2.7		5.5	V
电源电流(CMOS)	I <sub>DD</sub>	V <sub>IH</sub> = V <sub>DD</sub> 或 V <sub>IL</sub> = 0 V		0.01	5	μΑ
电源电流(TTL) <sup>8</sup>	I <sub>DD</sub>	V <sub>IH</sub> = 2.4 V 或 0.8 V, V <sub>DD</sub> = 5.5 V		0.9	4	mA
功耗(CMOS) <sup>9</sup>	P <sub>DISS</sub>	$V_{IH} = V_{DD}$ 或 $V_{IL} = 0$ V, $V_{DD} = 5.5$ V			27.5	μW
电源灵敏度	PSS	$\Delta V_{DD} = 5 V \pm 10\%$		0.0035	0.008	%/%
	PSS	$\Delta V_{DD} = 3 V \pm 10\%$		0.05	0.13	%/%

参数	符号	条件	最小值 典型值¹最大值	单位
动态特性6,10				
-3 dB带宽	BW_1 K	$R = 1 k\Omega$	5,000	kHz
总谐波失真	THDw	$V_A = 1 \text{ V rms} + 2 \text{ V dc}, V_B = 2 \text{ V dc}, f = 1 \text{ kHz}$	0.015	%
V <sub>w</sub> 建立时间	ts	V <sub>A</sub> = V <sub>DD</sub> , V <sub>B</sub> = 0 V, ±1% 误差带	0.5	μs
电阻噪声电压	<b>e</b> <sub>NWB</sub>	$R_{WB} = 500 \Omega$ , $f = 1 \text{ kHz}$ , $\overline{RS} = 0$	3	nV/√Hz
串扰11	C <sub>T</sub>	$V_A = V_{DD}$ , $V_B = 0$ V	-65	dB

- ¹ 典型规格表示25℃和V<sub>DD</sub>=5V时的平均读数。
- $^2$  电阻位置非线性误差(R-INL)是指在最大电阻和最小电阻游标位置之间测得的值与理想值的偏差。R-DNL衡量连续抽头位置之间相对于理想位置的相对阶跃变化。参见图38所示的测试电路。对于1 kΩ版本, $V_{DD}\!=\!3$  V时, $I_{W}\!=\!500\,\mu\text{A}$ , $V_{DD}\!=\!5$  V时, $I_{W}\!=\!2.5\,\text{mA}$ 。
- <sup>3</sup> V<sub>AB</sub>=V<sub>DD</sub>,游标(V<sub>W</sub>)=无连接。
- 与电压输出DAC类似,将RDAC配置为电位计分压器,在VW位置测得INL和DNL。V<sub>A</sub> = V<sub>DD</sub>和V<sub>B</sub> = 0 V。最大±1 LSB的DNL规格限值,保证单调工作条件。参见图37所示的测试电路。
- 5 电阻端A、电阻端B和电阻端W彼此没有极性限制。
- 6 通过设计保证,但未经生产测试。电阻端电容是在对被测端施加2.5 V偏置电压下测得。其余电阻端保持开路。
- $^{7}$  对Ax端进行测量。关断模式下所有Ax端处于开路状态。
- 当输入逻辑电平为2.4V时,电源电流的消耗变成最差,这是CMOS逻辑的标准特性。I<sub>DD</sub>与逻辑电压的关系参见图28。
- $^{9}$   $P_{DISS}$ 可通过( $I_{DD} \times V_{DD}$ ) 计算。逻辑电平输入导致功耗最小。
- 10 所有动态特性均采用V<sub>DD</sub>=5V。
- <sup>11</sup> 在一个V<sub>w</sub>引脚上测量,相邻V<sub>w</sub>引脚发生满量程电压变化。

### 电气特性--所有版本

除非另有说明, $V_{DD} = 3 \text{ V} \pm 10\%$ 或5  $\text{V} \pm 10\%$ , $V_{A} = V_{DD}$ , $V_{B} = 0 \text{ V}$ , $-40^{\circ}\text{C} \le T_{A} \le +125^{\circ}\text{C}$ 。

#### 表4.

参数	符号	条件	最小值	典型值1 最	大值	单位
开关特性2,3						
输入时钟脉冲宽度	t <sub>CH</sub> , t <sub>CL</sub>	时钟高电平或低电平	10			ns
数据建立时间	t <sub>DS</sub>		5			ns
数据保持时间	t <sub>DH</sub>		5			ns
CLK至SDO传播延迟4	t <sub>PD</sub>	R <sub>L</sub> = 1 kΩ 或 5 V, C <sub>L</sub> ≤ 20 pF	1	25		ns
CS 建立时间	t <sub>CSS</sub>		10			ns
CS 高电平脉冲宽度	t <sub>CSW</sub>		10			ns
复位脉冲宽度	t <sub>RS</sub>		50			ns
CLK下降到CS上升保持时间	<b>t</b> <sub>CSH</sub>		0			ns
CS 上升到时钟上升建立时间	t <sub>CS1</sub>		10			ns

¹ 典型规格表示25°C和V<sub>DD</sub> = 5 V时的平均读数。

### 时序图




图3. 时序图




图5. 复位时序图




图4. 详细时序图

<sup>&</sup>lt;sup>2</sup> 通过设计保证,但未经生产测试。电阻端电容是在对被测端施加2.5 V偏置电压下测得。其余电阻端保持开路。

 $<sup>^3</sup>$  测得值位置见时序图(图3)。所有输入控制电压均指定  $t_{_R}$  =  $t_{_F}$  = 1 ns(10%到90%的  $V_{_{DD}}$ )并从1.6V电平起开始计时。开关特性利用  $V_{_{DD}}$  = 3 V或5 V进行测量。为避免输入时钟错误,应保持最低1 V/µs的输入逻辑压摆率。

<sup>&</sup>lt;sup>4</sup> 传播延迟取决于V<sub>DD</sub>、R<sub>L</sub>和C<sub>L</sub>的值(参见应用部分)。

## 绝对最大额定值

除非另有说明,  $T_A = 25$ °C。

#### 表5.

- <del> </del>	额定值
V <sub>DD</sub> 至 GND	-0.3 V, +8 V
V <sub>A</sub> , V <sub>B</sub> , V <sub>W</sub> 至 GND	0 V, V <sub>DD</sub>
最大电流	
Iwa, Iwa 脉冲	±20 mA
lw <sub>B</sub> 连续 (R <sub>wB</sub> ≤1 kΩ, A 开路)¹	±5 mA
lwa 连续 (Rwa ≤ 1 kΩ, B 开路)¹	±5 mA
I <sub>AB</sub> 连续 (R <sub>AB</sub> = 1 kΩ/10 kΩ/ 50 kΩ/100 kΩ) <sup>1</sup>	±2.1 mA/±2.1 mA/ ±540 μA/±540 μA
数字输入和输出电压至GND	0 V, 7 V
工作温度范围	-40°C 至 +125°C
最大结温(T <sub>JMAX</sub> )	150°C
存储温度	-65℃至+150℃
引脚温度(焊接,10秒)	300°C
封装功耗	$(T_J \max - T_A)/\theta_{JA}$
热阻(θ <sub>JA</sub> )	
SOIC (R-8)	158°C/W
PDIP (N-14)	83°C/W
PDIP (N-24)	63°C/W
SOIC (R-14)	120°C/W
SOIC (R-24)	70°C/W
TSSOP-14 (RU-14)	180°C/W
TSSOP-24 (RU-24)	143°C/W

<sup>&</sup>lt;sup>1</sup> 最大端电流受以下几个方面限制:给定电阻条件下可在A、B和W端的任意两端之间施加的最大电压、开关的最大电流处理能力以及封装的最大功耗;VDD=5V。

注意,超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定最值,并不能以这些条件或者在任何其它超出本技术规范操作章节中所示规格的条件下,推断器件能否正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

### 串行数据字格式

表6.

AD	DR		DATA						
В9	В8	B7	В6	B5	B4	В3	B2	B1	ВО
A1	A0		<b>B6</b> D6	D5	D4	D3	D2	D1	D0
MSB	LSB	MSB							LSB
<b>2</b> <sup>9</sup>	28	2 <sup>7</sup>							<b>2</b> <sup>0</sup>

#### ESD警告

ESD(静电放电)敏感器件。静电电荷很容易在人体和测试设备上累积,可高达4000 V,并可能在没有察觉的情况下放电。尽管本产品具有专用ESD保护电路,但在遇到高能量静电放电时,可能会发生永久性器件损坏。因此,建议采取适当的ESD防范措施,以避免器件性能下降或功能丧失。



## 引脚配置和功能描述




图6. AD8400引脚配置




图7. AD8402引脚配置




图8. AD8403引脚配置

### 表7. AD8400引脚功能描述

	J [4-6-52]	~
引脚编号	引脚名称	描述
1	B1	B端RDAC。
2	GND	地。
3	<u>cs</u>	片选输入,低电平有效。当CS回到高电平时,串行输入寄存器中的数据基于地址位进行解码, 并载入目标DAC寄存器。
4	SDI	串行数据输入。
5	CLK	串行时钟输入,正边沿触发。
6	$V_{DD}$	正电源。额定工作电压: 3 V和5 V。
7	W1	游标RDAC,Addr = $00_2$ 。
8	A1	A端RDAC。

#### 表8. AD8402引脚功能描述

	+025 桝刈形抽	
引脚编号	引脚名称	描述
1	AGND	模拟地¹。
2	B2	B端RDAC 2。
3	A2	A端RDAC 2。
4	W2	游标RDAC 2,Addr = 01 <sub>2</sub> 。
5	DGND	数字地'。
6	SHDN	A端开路。关断控制可变电阻1和可变电阻2。
7	<u>cs</u>	片选输入,低电平有效。当CS回到高电平时,串行输入寄存器中的数据基于地址位进行解码, 并载入目标DAC寄存器。
8	SDI	串行数据输入。
9	CLK	串行时钟输入,正边沿触发。
10	RS	低电平有效复位至中间电平。RDAC寄存器设置为80 <sub>H</sub> 。
11	$V_{DD}$	正电源。额定工作电压: 3 V和5 V。
12	W1	游标RDAC 1,Addr = $00_2$ 。
13	A1	A端RDAC 1。
14	B1	B端RDAC 1。

<sup>&</sup>lt;sup>1</sup>所有AGND引脚必须连接到DGND。

### 表9. AD8403引脚功能描述

	TI 20 1 (20 1-20) E	
引脚编号	引脚名称	描述
1	AGND2	模拟地2。1
2	B2	B端RDAC 2。
3	A2	A端RDAC 2。
4	W2	游标RDAC 2,Addr = 01 <sub>2</sub> 。
5	AGND4	模拟地4。1
6	B4	B端RDAC 4。
7	A4	A端RDAC 4。
8	W4	游标RDAC 4,Addr = 11 <sub>2</sub> 。
9	DGND	数字地'。
10	SHDN	低电平输入有效。A端开路。关断控制可变电阻1至可变电阻4。
11	CS	   片选输入,低电平有效。当CS回到高电平时,串行输入寄存器中的数据基于地址位进行解码,
		并载入目标DAC寄存器。
12	SDI	串行数据输入。
13	SDO	串行数据输出。开漏晶体管需要上拉电阻。
14	CLK	串行时钟输入,正边沿触发。
15	RS	低电平有效复位至中间电平。RDAC寄存器设置为80 <sub>H</sub> 。
16	$V_{DD}$	正电源。额定工作电压: 3 V和5 V。
17	AGND3	模拟地3。1
18	W3	游标RDAC 3,Addr = 10 <sub>2</sub> 。
19	A3	A端RDAC 3。
20	B3	B端RDAC 3。
21	AGND1	模拟地1。1
22	W1	游标RDAC 1,Addr = 00 <sub>2</sub> 。
23	A1	A端RDAC 1。
24	B1	B端RDAC 1。

<sup>&</sup>lt;sup>1</sup>所有AGND引脚必须连接到DGND。

## 典型性能参数




图9. 游标到端端接电阻与代码的关系




图10. 电阻线性与传导电流的关系




图11.电阻步进位置非线性误差与代码的关系




图12.10 kΩ游标-触点-电阻直方图




图13. 电位计分压器非线性误差与代码的关系




图14.50 kΩ游标-触点-电阻直方图




图15.100 kΩ游标-触点-电阻直方图




图16. 标称电阻与温度的关系




图17.  $\Delta V_{wB}/\Delta T$ 电位计模式温度系数




图 $18. \Delta R_{WB}/\Delta T$ 变阻器模式温度系数




图19. 半量程时的一位步进变化(代码7F, 至80,)




图20.10 kΩ增益、频率与代码的关系(见图43)




图21. 老化加速的长期漂移




图22. 大信号建立时间




图23.50 kΩ增益、频率与代码的关系




图24. 总谐波失真加噪声与频率的关系(见图41和图42)




图25. 数字馈通与时间的关系




图26.100 kΩ增益、频率与代码的关系




图27. 归一化增益平坦度与频率的关系(见图43)




图28. 电源电流与数字输入电压的关系




图29. 电源抑制比与频率的关系(见图40)




图30. -3 dB带宽




图31. 电源电流与时钟频率的关系




图32. AD8403增量游标导通电阻与V<sub>DD</sub>的关系(见图39)




图33.1 kΩ增益和相位与频率的关系




图34. 关断电流与温度的关系




图35. 电源电流与温度的关系




图 $36.I_{WB\_MAX}$ 与代码的关系

## 测试电路




图37. 电位计分压器非线性误差(INL、DNL)




图38. 电阻位置非线性误差 (可变电阻器操作, R-INL, R-DNL)




图39. 游标电阻




图40. 电源灵敏度(PSS、PSRR)




图41. 反相可编程增益




图42. 同相可编程增益




图43. 增益与频率的关系




图44. 增量导通电阻

### 工作原理

AD8400/AD8402/AD8403分别是单通道/双通道/四通道、256位、数字控制可变电阻(VR)器件。更改VR编程设置是通过将10位串行数据字送入SDI(串行数据输入)引脚来实现。此数据字由2个地址位(MSB优先)和8个数据位(也是MSB优先)组成。表6给出了串行寄存器数据字格式。AD8400/AD8402/AD8403具有如下的地址分配,由ADDR解码器解码,确定接收位B7至B0中的串行寄存器数据的VR锁存器的位置。

$$VR\# = A1 \times 2 + A0 + 1 \tag{1}$$

单通道AD8400要求A1=A0=0。双通道AD8402要求A1=0。 VR设置可以随机更改,一次一个。对于AD8403,工作频率为10 MHz的串行时钟使它能在不到4  $\mu$ s ( $10 \times 4 \times 100$  ns) 的时间内加载所有4个VR。确切的时序要求参见图3、图4 和图5。

AD8400/AD8402/AD8403没有上电复位到中间电平的功能,因此上电时游标可以处于任意随机位置。然而,AD8402/AD8403可以通过置位RS引脚复位到中间电平,从而简化上电时的初始条件。这两款器件均具有关断电源SHDN引脚,用于将VR置于零功耗状态,其中Ax端开路,游标Wx连接到Bx端,使得功耗仅为VR中的漏电流。在关断模式下,VR锁存器设置得以保持,当器件回到工作模式时,VR设置恢复以前的电阻值。数字接口在关断模式下仍有效,但SDO停用。关断期间可以更改寄存器中的代码,当器件脱离关断状态时,游标将处于新的位置。




图45. AD8402/AD8403等效VR (RDAC)电路

#### 可变电阻编程

### 变阻器操作

A端和B端间VR (RDAC)的标称电阻可以为1 kΩ、10 kΩ、50 kΩ和100 kΩ。产品型号的最后一位决定标称电阻值:10 kΩ=10,100 kΩ=100。VR的标称电阻( $R_{AB}$ )有256个触点可供游标端访问,由此产生的电阻可以在游标端和B端上测量( $R_{WB}$ ),或者在游标端和A端上测量( $R_{WA}$ )。载入RDAC锁存器的8位数据字经过解码,用于选择256种可能的设置之一。游标的第一个连接开始于B端,对应数据00<sub>H</sub>。此B端连接具有50 Ω的游标触点电阻。第二个连接(对于10 kΩ器件)是第一个抽头点,位于89 Ω= [ $R_{AB}$ (标称电阻)+ $R_{W}$ =39 Ω+50 Ω]处,对应数据01<sub>H</sub>。第三个连接是下一个抽头点,代表78 Ω+50 Ω=128 Ω,对应数据02<sub>H</sub>。随着每个LSB数据值的增加,游标沿电阻梯向上移动,直至最后一个抽头点位置,电阻达10,011Ω。注意,游标并不直接连接到B端,哪怕是数据00<sub>H</sub>。图45给出了RDAC等效电路的简化图。

AD8400内置一个RDAC, AD8402内置两个独立的RDACs, AD8403内置四个独立的RDACs。确定Wx端和Bx端间的数字编程输出电阻的通用传递函数是

$$R_{WB}\left(D\right) = \frac{D}{256} \times R_{AB} + R_{W} \tag{2}$$

其中D为载入8位RDAC#锁存器的数据(十进制), $R_{AB}$ 为标称端到端电阻。

例如,当A端开路或连接到游标W时,如下RDAC锁存器代码将产生如下的 $R_{wr}$ (针对 $10 \text{ k}\Omega$ 版本):

表10.

D(十进制)	R <sub>WB</sub> (Ω)	输出状态
255	10,011	满量程
128	5,050	中间电平(RS = 0条件)
1	89	1 LSB
0	50	零电平(游标触点电阻)

请注意:在零电平条件下,存在50 Ω的有限游标电阻。此 状态下要将W端和B端之间的电流流动限制在5 mA以下,以 免性能下降或内部开关触点损坏。

像机械电位计一样,RDAC也是对称的。游标W和A端间的电阻也产生一个数字可控互补电阻R<sub>WA</sub>。使用这些端子时,可以将B端连接到游标或悬空。R<sub>WA</sub>开始时为最大值,随着载入RDAC锁存器的数据增大而减小。此R<sub>WA</sub>的通用传递函数是

$$R_{WA}(D) = \frac{256 - D}{256} \times R_{AB} + R_{W}$$
 (3)

其中D为载入8位RDAC#锁存器的数据, $R_{AB}$ 为标称端到端电阻。

例如,当B端开路或连接到游标W时,如下RDAC锁存器代码将产生如下的 $R_{wa}$ (针对 $10~k\Omega$ 版本):

表11.

D(十进制)	$R_{WA}(\Omega)$	输出状态
255	89	满量程
128	5,050	中间电平(RS = 0条件)
1	10,011	1 LSB
0	10,050	零电平

通道间RAB典型分布的匹配度在±1%以内。然而,器件间 匹配度依工艺批次而定,变化幅度为±20%。温度系数(即 R<sub>AB</sub>随温度的变化)为500 ppm/°C。

在10%到100%的调整范围内,游标到末端电阻的温度系数具有最佳的性能,内部游标触点开关不会产生显著的温度相关误差。图18显示了R<sub>WB</sub>温度系数的性能与代码的关系。在代码低于32的情况下使用电位计时,温度系数较大。

### 电位计分压器编程

#### 电压输出操作

数字电位计很容易产生与施加于给定端的输入电压成比例 的输出电压。

例如,将A端接至5 V,并将B端接至地后,游标处产生输出电压,从0 V开始至5 V以下1 LSB。每个LSB等于经过256位分辨率的电位分压器分压的A端与B端间的电压。针对A端和B端间施加的任何给定输入电压,确定相对于地的输出电压的通用公式为

$$V_W = \frac{D}{256} \times V_{AB} + V_B \tag{4}$$

在分压器模式下使用数字电位计,可提高整个温度范围内

的操作精度。这种情况下,输出电压取决于内部电阻的比例,而不是绝对值,因此温漂性能改善到15 ppm/°C。

当游标位置设置较低时,电位分压器的温度系数会提高,因为CMOS开关导通电阻此时会成为B端到游标W总电阻的相当可观的一部分。电位器温漂性能与代码设置的关系参见图17。

#### 数字接口

AD8400/AD8402/AD8403内置一个标准SPI兼容型3线式串行输入控制接口。三路输入分别是时钟(CLK)、片选(CS)和串行数据输入(SDI)。正边沿敏感型CLK输入需要干净的转换,以免将错误数据送入串行输入寄存器。为获得最佳效果,应使用快于1 V/μs的逻辑转换。标准逻辑系列非常合适。如果使用机械开关进行产品评估,应通过触发器或其它合适的途径去抖。图46、图47和图48中的框图详细显示了内部数字电路。当CS变为低电平有效时,在每个正时钟沿将数据载入10位串行寄存器(见表12)。




图46. AD8400框图




图47. AD8402框图




表12. 输入逻辑控制真值表1

<b>次 12 ⋅ 棚八</b> 2 科 工									
CLK	CS	RS	SHDN	寄存器活动					
L	L	Н	Н	无SR效应; 使能SDO引脚					
Р	L	Н	Н	从SDI引脚移入一位。					
				先前输入的第10位					
				从SDO引脚移出。					
Χ	Р	Н	Н	基于A1、A0解码结果					
				将SR数据载入RDAC锁存器(表13)					
Χ	Н	Н	Н	无操作					
Χ	Х	L	Н	将所有RDAC锁存器					
				设置到中间电平,					
				游标居中,SDO锁存器清零					
Χ	Н	Р	Н	将所有RDAC锁存器锁存为80H					
Χ	Н	Н	L	所有电阻A端开路,					
				W连接到B,					
				关闭SDO输出晶体管					

<sup>1</sup>P=正边沿,X=无关,SR=移位寄存器

串行数据输出(SDO)引脚(仅AD8403有,AD8400和AD8402 无)内置一个开漏N沟道FET,需要一个上拉电阻将数据传输到下一个包的SDI引脚。该上拉电阻的终端电压可以大于AD8403 SDO输出器件的 $V_{DD}$ 电源(但小于最大8 V的 $V_{DD}$ )。例如,AD8403可以工作在 $V_{DD}$ =3.3 V,与下一器件接口的上拉电阻可以设置为5 V。这样,单条处理器串行数据线就可以通过菊花链连接多个RDAC。使用上拉电阻串联下一器件的SDI引脚时,需要延长时钟周期。为使数据传输成功,必须考虑器件之间菊花链节点SDO至SDI的容性负载。使用菊花链时, $\overline{CS}$ 应保持低电平,直到每个包的所有位都已输入各自的串行寄存器,并且地址和数据位处于正确的解码位置。

如果两个AD8403 RDAC以菊花链连接,则需要20位地址和数据,格式参见表6。关断期间(SHDN = 逻辑低电平),SDO输出引脚进入关断(逻辑高电平)状态,使上拉电阻不产生功耗。SDO等效输出电路见图50。

技术规格表中的数据建立和保持时间决定数据有效时间要求。当CS变为高电平时,输入串行寄存器的数据字的最后10位被保持。在CS变为高电平的同时,地址解码器选通,两个(AD8402)或四个(AD8403)正边沿触发RDAC锁存器中的一个使能。参见图49和表13。

表13. 地址解码表

A1	A0	锁存器解码
0	0	RDAC#1
0	1	RDAC#2
1	0	RDAC#3(仅限AD8403)
1	1	RDAC#4(仅限AD8403)




图 49. 等效输入控制逻辑

目标RDAC锁存器加载串行数据字的最后8位,完成一次RDAC更新。对于AD8403,要更改所有4个VR设置,必须输入4个独立的10位数据字。




图50. AD8403的SDO输出详细原理图

所有数字引脚受串联电阻和并联齐纳ESD结构的保护,如图51所示。此结构适用于数字引脚CS、SDI、SDO、RS、SHDN和CLK。数字输入ESD保护支持混合电源应用,即利用5 V CMOS逻辑驱动采用3 V电源供电的AD8400、AD8402或AD8403。模拟引脚A、引脚B和引脚W受一个20 Ω串联电阻和并联齐纳二极管的保护(见图52)。




图51. 等效ESD保护电路




图52. 等效ESD保护电路(模拟引脚)




图53. RDAC电路仿真模型(RDAC = 10 kΩ)

RDAC的交流特性主要取决于内部寄生电容和外部容性负载。用作电位分压器时,AD8403AN10(10 kΩ电阻)的-3 dB 带宽在半量程下测得为600 kHz。图30给出了10 kΩ、50 kΩ和100 kΩ三种可用电阻版本的大信号波特图。1 kΩ版本的增益平坦度与频率的关系图可用来预测滤波器应用的性能(见图33)。寄生仿真模型已被开发出来,如图53所示。列表I为10 kΩ RDAC的宏模型网络列表。

#### 列表I. RDAC的宏模型网络列表

.PARAM DW=255, RDAC=10E3 \*.SUBCKT DPOT (A,W,)

CA A 0 {DW/256\*90.4E-12+30E-12} RAW A W {(1-DW/256)\*RDAC+50} CW W 0 120E-12 RBW W B {DW/256\*RDAC+50} CB B 0 {(1-DW/256)\*90.4E-12+30E-12}

#### .ENDS DPOT

在使用偏移地和轨到轨放大器OP279的反相运算放大器电路中,总谐波失真加噪声(THD+N)测得为0.003%,如图41 所示。热噪声主要是约翰逊噪声,对于10 kΩ版本和f=1 kHz,典型值为9 nV/ $\sqrt{\text{Hz}}$ 。对于100 kΩ器件,热噪声为29 nV/ $\sqrt{\text{Hz}}$ 。通道间串扰在f=100 kHz时小于-65 dB。为实现此隔离度,封装上提供的用来隔离各RDAC的额外接地引脚必须连接到电路地。AGND和DGND引脚应处于相同电位。封装中未使用的电位计应接地。电源抑制性能典型值为-35 dB(10 kHz时)。在高精度应用中,必须采取措施将电源纹波降至最低。

### 应用

利用数字电位计(RDAC),可以将许多应用中的机械电位计替换为与其一致的解决方案,从而缩小尺寸并且免受恶劣环境中可能遇到的振动、冲击、触点开路等问题的影响。数字电位计的一大优势是可编程功能,可以将任何设置保存在系统存储器中供以后调用。

RDAC的两种主要配置是电位分压器(基本3端应用)和变阻器(2端配置),电路连接如图37和图38所示。

为使AD8400/AD8402/AD8403正常工作,必须满足一些边 界条件。首先,所有模拟信号必须处于用来使单电源 AD8400/AD8402/AD8403工作的GND至Vpp范围内。对于 标准电位分压器应用,可以直接使用游标输出。对于低电 阻负载,应利用合适的轨到轨运算放大器(如OP291或 OP279)缓冲游标输出。其次,针对交流信号和双极性直流 调整应用,一般需要一个虚拟地。无论使用何种方法来创 建虚拟地,结果必须是为所有连接的负载提供必要的吸电 流和源电流,包括足够的旁路电容。图41显示AD8402的一 个通道连接在一个反相可编程增益放大器电路中。虚拟地 设置为2.5 V, 因此电路输出相对于虚拟地的范围为±2.5 V。 为实现最宽的输出摆幅,需要使用轨到轨放大器。将游标 从中间电平复位位置(801)调整到A端(代码FF11)时,电路的 电压增益以连续的较大增量提高。另一方面,将游标调整 到B端(代码00,,)时,信号逐渐衰减。图54显示100:1电压增 益范围(V/V)的游标设置。注意在0dB(1V/V)周围有±10dB 的伪对数增益。此电路主要用于0.14 V/V至4 V/V范围内的 增益调整;超过此范围时,步长变得非常大,驱动电路的 电阻可能会成为增益公式中的一个重要项。




图54. 反相可编程增益图

#### 有源滤波器

状态可变有源滤波器是用于实现低通、高通或带通滤波器的标准电路之一。数字电位计支持对滤波器输出的频率、增益和Q进行全面编程。图55显示一个使用2.5 V虚拟地的滤波器电路,它具有±2.5 VP输入和输出摆幅。RDAC2和RDAC3分别设置LP、HP和BP的截止频率和中心频率。这些可变电阻器应利用相同的数据进行编程(像组合电位计一样),以便保持最佳的电路Q。图56显示在带通输出端测得的滤波器响应,它是RDAC2和RDAC3设置的函数,产生的中心频率范围为2 kHz至20 kHz。带通输出端的滤波器增益响应如图57所示。中心频率为2 kHz时,增益可在RDAC1决定的-20 dB至+20 dB范围内调整。电路Q由RDAC4调整。欲了解有关状态可变有源滤波器的详细信息,请参阅ADI公司的应用笔记AN-318。




图55. 可编程状态可变有源滤波器




图56. 编程中心频率带通响应





图57. 编程幅度带通响应


### 外形尺寸



#### COMPLIANT TO JEDEC STANDARDS MS-012-AA

CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.


图58. 8引脚标准小型封装[SOIC\_N] 窄体(R-8) 图示尺寸单位: mm和(inch)



#### COMPLIANT TO JEDEC STANDARDS MS-001

CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. CORNER LEADS MAY BE CONFIGURED AS WHOLE OR HALF LEADS.


图59.14引脚塑料双列直插式封装[PDIP] 窄体(N-14) 图示尺寸单位: inch和(mm)



#### COMPLIANT TO JEDEC STANDARDS MS-012-AB


CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

图60.14引脚标准小型封装[SOIC\_N] 窄体(R-14) 图示尺寸单位: mm和(inch)



(RU-14) 尺寸单位: mm


Rev. E | Page 27 of 32



#### **COMPLIANT TO JEDEC STANDARDS MS-001**


CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. CORNER LEADS MAY BE CONFIGURED AS WHOLE OR HALF LEADS.

图62. 24引脚塑料双列直插式封装[PDIP] 窄体(N-24-1) 图示尺寸单位: inch和(mm)



COMPLIANT TO JEDEC STANDARDS MS-013-AD CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

图63. 24引脚标准小型封装[SOIC\_W] 宽体(RW-24) 图示尺寸单位:mm和(inch) 07-2006-A



#### COMPLIANT TO JEDEC STANDARDS MO-153-AD

图64. 24引脚超薄紧缩小型封装[TSSOP] (RU-24) 尺寸单位: mm

### 订购指南

7] 次7]日 円		端到端					
<b>型号</b> <sup>1, 2, 3</sup>	通道数	R <sub>AB</sub> (kΩ)	温度范围(°C)	封装描述	封装选项	订购数量	标识信息
AD8400AR10	1	10	-40 至 +125	8引脚 SOIC_N	R-8	98	AD8400A10
AD8400AR10-REEL	1	10	-40 至 +125	8引脚 SOIC_N	R-8	2,500	AD8400A10
AD8400ARZ10	1	10	-40 至 +125	8引脚 SOIC_N	R-8	98	AD8400A10
AD8400ARZ10-REEL	1	10	-40 至 +125	8引脚 SOIC_N	R-8	2,500	AD8400A10
AD8400AR50	1	50	-40 至 +125	8引脚 SOIC_N	R-8	98	AD8400A50
AD8400AR50-REEL	1	50	-40 至 +125	8引脚 SOIC_N	R-8	2,500	AD8400A50
AD8400ARZ50	1	50	-40 至 +125	8引脚 SOIC_N	R-8	98	AD8400A50
AD8400ARZ50-REEL	1	50	-40 至 +125	8引脚 SOIC_N	R-8	2,500	AD8400A50
AD8400AR100	1	100	-40 至 +125	8引脚 SOIC_N	R-8	98	AD8400AC
AD8400AR100-REEL	1	100	-40 至 +125	8引脚 SOIC_N	R-8	2,500	AD8400AC
AD8400ARZ100	1	100	-40 至 +125	8引脚 SOIC_N	R-8	98	AD8400AC
AD8400ARZ100-REEL	1	100	-40 至 +125	8引脚 SOIC_N	R-8	2,500	AD8400AC
AD8400AR1	1	1	-40 至 +125	8引脚 SOIC_N	R-8	98	AD8400A1
AD8400AR1-REEL	1	1	-40 至 +125	8引脚 SOIC_N	R-8	2,500	AD8400A1
AD8400ARZ1	1	1	-40 至 +125	8引脚 SOIC_N	R-8	98	AD8400A1
AD8400ARZ1-REEL	1	1	-40 至 +125	8引脚 SOIC_N	R-8	2,500	AD8400A1
AD8402AN10	2	10	-40 至 +125	14引脚 PDIP	N-14	25	AD8402A10
AD8402ANZ10	2	10	-40 至 +125	14引脚 PDIP	N-14	25	AD8402A10
AD8402AR10	2	10	-40 至 +125	14引脚 SOIC_N	R-14	56	AD8402A10
AD8402AR10-REEL	2	10	-40 至 +125	14引脚 SOIC_N	R-14	2,500	AD8402A10
AD8402ARU10	2	10	-40 至 +125	14引脚 TSSOP	RU-14	96	8402A10
AD8402ARU10-REEL	2	10	-40 至 +125	14引脚 TSSOP	RU-14	2,500	8402A10
AD8402ARUZ10	2	10	-40 至 +125	14引脚 TSSOP	RU-14	96	8402A10
AD8402ARUZ10-REEL	2	10	-40 至 +125	14引脚 TSSOP	RU-14	2,500	8402A10
AD8402ARZ10	2	10	-40 至 +125	14引脚 SOIC_N	R-14	96	AD8402A10
AD8402ARZ10-REEL	2	10	-40 至 +125	14引脚 SOIC_N	R-14	2,500	AD8402A10
AD8402AR50	2	50	-40 至 +125	14引脚 SOIC_N	R-14	56	AD8402A50
AD8402AR50-REEL	2	50	-40 至 +125	14引脚 SOIC_N	R-14	2,500	AD8402A50
AD8402ARU50	2	50	-40 至 +125	14引脚 TSSOP	RU-14	96	8402A50
AD8402ARU50-REEL	2	50	-40 至 +125	14引脚 TSSOP	RU-14	2,500	8402A50
AD8402ARUZ50	2	50	-40 至 +125	14引脚 TSSOP	RU-14	96	8402A50
AD8402ARUZ50-REEL	2	50	-40 至 +125	14引脚 TSSOP	RU-14	2,500	8402A50
AD8402ARZ50	2	50	-40 至 +125	14引脚 SOIC_N	R-14	96	AD8402A50
AD8402ARZ50-REEL	2	50	-40 至 +125	14引脚 SOIC_N	R-14	2,500	AD8402A50
AD8402AR100	2	100	-40 至 +125	14引脚 SOIC_N	R-14	56	AD8402AC
AD8402AR100-REEL	2	100	-40 至 +125	14引脚 SOIC_N	R-14	2,500	AD8402AC
AD8402ARU100	2	100	-40 至 +125	14引脚 TSSOP	RU-14	96	8402A-C
AD8402ARU100-REEL	2	100	-40 至 +125	14引脚 TSSOP	RU-14	2,500	8402A-C
AD8402ARUZ100	2	100	-40 至 +125	14引脚 TSSOP	RU-14	96	8402A-C
AD8402ARUZ100-REEL	2	100	-40 至 +125	14引脚 TSSOP	RU-14	2,500	8402A-C
AD8402ARZ100	2	100	-40 至 +125	14引脚 SOIC_N	R-14	96	AD8402AC
AD8402ARZ100-REEL	2	100	-40 至 +125	14引脚 SOIC_N	R-14	2,500	AD8402AC
AD8402AR1	2	1	-40 至 +125	14引脚 SOIC_N	R-14	56	AD8402A1
AD8402AR1-REEL	2	1	-40 至 +125	14引脚 SOIC_N	R-14	2,500	AD8402A1
AD8402ARU1	2	1	-40 至 +125	14引脚 TSSOP	RU-14	96	8402A1
AD8402ARUZ1	2	1	-40 至 +125	14引脚 TSSOP	RU-14	96	AD8402A1
AD8402ARUZ1-REEL	2	1	-40 至 +125	14引脚 TSSOP	RU-14	2,500	AD8402A1
AD8402ARZ1	2	1	-40 至 +125	14引脚 SOIC_N	R-14	56	AD8402A1
AD8402ARZ1-REEL	2	1	-40 至 +125	14引脚 SOIC_N	R-14	2,500	AD8402A1
ADO4UZANZ I-NEEL		1	-40 主 +123	1421114 201C"IN	N-14	2,300	ADO402AT

<b></b> 코号 <sup>1, 2, 3</sup>	通道数	端到端 R <sub>AB</sub> (kΩ)	温度范围(°C)	封装描述	封装选项	订购数量	标识信息
AD8403AN10	4	10	-40 至 +125	24引脚 PDIP	N-24-1	15	AD8403A10
AD8403AR10	4	10	-40 至 +125	24引脚 SOIC_W	RW-24	31	AD8403A10
AD8403AR10-REEL	4	10	-40 至 +125	24引脚 SOIC_W	RW-24	1,000	AD8403A10
AD8403ARU10	4	10	-40 至 +125	24引脚 TSSOP	RU-24	63	8403A10
AD8403ARU10-REEL	4	10	-40 至 +125	24引脚 TSSOP	RU-24	2,500	8403A10
AD8403ARUZ10	4	10	-40 至 +125	24引脚 TSSOP	RU-24	63	8403A10
AD8403ARUZ10-REEL	4	10	-40 至 +125	24引脚 TSSOP	RU-24	2,500	8403A10
AD8403ARZ10	4	10	-40 至 +125	24引脚 SOIC_W	RW-24	63	AD8403A10
AD8403ARZ10-REEL	4	10	-40 至 +125	24引脚 SOIC_W	RW-24	2,500	AD8403A10
AD8403AN50	4	50	-40 至 +125	24引脚 PDIP	N-24-1	15	AD8403A50
AD8403AR50	4	50	-40 至 +125	24引脚 SOIC_W	RW-24	31	AD8403A50
AD8403AR50-REEL	4	50	-40 至 +125	24引脚 SOIC_W	RW-24	1,000	AD8403A50
AD8403ARU50	4	50	-40 至 +125	24引脚 TSSOP	RU-24	63	8403A50
AD8403ARUZ50	4	50	-40 至 +125	24引脚 TSSOP	RU-24	2,500	8403A50
AD8403ARUZ50-REEL	4	50	-40 至 +125	24引脚 TSSOP	RU-24	2,500	8403A50
AD8403ARZ50	4	50	-40 至 +125	24引脚 SOIC_W	RW-24	63	AD8403A50
AD8403ARZ50-REEL	4	50	-40 至 +125	24引脚 SOIC_W	RW-24	2,500	AD8403A50
AD8403AR100	4	100	-40 至 +125	24引脚 SOIC_W	RW-24	31	AD8403A100
AD8403AR100-REEL	4	100	-40 至 +125	24引脚 SOIC_W	RW-24	1,000	AD8403A100
AD8403ARU100	4	100	-40 至 +125	24引脚 TSSOP	RU-24	63	8403A100
AD8403ARU100-REEL	4	100	-40 至 +125	24引脚 TSSOP	RU-24	2,500	8403A100
AD8403ARUZ100	4	100	-40 至 +125	24引脚 TSSOP	RU-24	63	8403A100
AD8403ARUZ100-REEL	4	100	-40 至 +125	24引脚 TSSOP	RU-24	2,500	8403A100
AD8403ARZ100	4	100	-40 至 +125	24引脚 SOIC_W	RW-24	63	AD8403A100
AD8403ARZ100-REEL	4	100	-40 至 +125	24引脚 SOIC_W	RW-24	2,500	AD8403A100
AD8403AR1	4	1	-40 至 +125	24引脚 SOIC_W	RW-24	31	AD8403A1
AD8403AR1-REEL	4	1	-40 至 +125	24引脚 SOIC_W	RW-24	1,000	AD8403A1
AD8403ARU1	4	1	-40 至 +125	24引脚 TSSOP	RU-24	63	8403A1
AD8403ARU1-REEL	4	1	-40 至 +125	24引脚 TSSOP	RU-24	2,500	8403A1
AD8403ARUZ1	4	1	-40 至 +125	24引脚 TSSOP	RU-24	63	8403A1
AD8403ARUZ1-REEL	4	1	-40 至 +125	24引脚 TSSOP	RU-24	2,500	8403A1
AD8403ARZ1	4	1	-40 至 +125	24引脚 SOIC_W	RW-24	63	AD8403A1
AD8403ARZ1-REEL	4	1	-40 至 +125	24引脚 SOIC_W	RW-24	2,500	AD8403A1
AD8403WARZ50-REEL	4	50	-40 至 +125	24引脚 SOIC_W	RW-24	2,500	
EVAL-AD8403SDZ				评估板			

<sup>&</sup>lt;sup>1</sup> 非无铅器件的日期代码格式为YWW或YYWW,无铅器件的日期代码格式为#YWW,其中Y/YY表示生产年份,WW表示工作周。例如,在2005年第30工作周制造的非无铅器件的日期代码为530或0530,而无铅器件的日期代码则为#530。

### 汽车应用级产品

AD8403W生产工艺受到严格控制,以提供满足汽车应用的质量和可靠性要求。请注意,车用型号的技术规格可能不同于 商用型号,因此,设计人员应仔细阅读本数据手册的技术规格部分。只有显示为汽车应用级的产品才能用于汽车应用。欲 了解特定产品的订购信息并获得这些型号的汽车可靠性报告,请联系当地ADI客户代表。

<sup>&</sup>lt;sup>2</sup> Z=符合RoHS标准的器件。

<sup>3</sup> W = 通过汽车应用认证。

Λ	Π	Q	ΛN	M	/Λ	П	Q	Λſ	12	/Λ	n	QI	<b>.03</b>
м		יטי	ΨU	W	и	NL	U	41		М	V	UH	UJ.

注释

