

# SIMULACIÓN DE UN ALGORITMO DE PLANIFICACIÓN DINÁMICA SIN RENOMBRAMIENTO DINÁMICO DE ETIQUETAS

Autora: Belén López

Salamanca

Dirigida por: Fernando Díaz

del Río

### ÍNDICE

Motivación y Objetivo

Problemática y Estado del arte

Teoría de la Cronoplanificación

Arquitectura propuesta para la Cronoplanificación

Conclusiones y trabajo futuro



### ÍNDICE

#### Motivación y Objetivo

Problemática y Estado del arte

Teoría de la Cronoplanificación

Arquitectura propuesta para la Cronoplanificación


Conclusiones y trabajo futuro



### MOTIVACIÓN

Latencia Renombrado de registros Comprobación de Ventana de emisión Depende de etiquetas Consumo CPU Lógica CAM

### **OBJETIVO**



### ÍNDICE

Motivación y Objetivo

Problemática y Estado del arte

Teoría de la Cronoplanificación

Arquitectura propuesta para la cronoplanificación

Bloqueos comparados con Tomasulo


Conclusiones y trabajo futuro



### PARALELIZACIÓN A NIVEL DE INSTRUCCIÓN

DEFINICIÓN


Habilidad de un procesador ejecutar múltiples instrucciones simultáneamente




IF	ID	EX	MEM	WB				
IF	D	EX	MEM	WB				
$\downarrow i$	IF	ID	EX	MEM	WB			
t	IF	ID	EX	MEM	WB			
		IF	ID	EX	MEM	WB		
		IF	ID	EX	MEM	WB		
			IF	ID	EX	MEM	WB	
			IF	ID	EX	MEM	WB	
			·	IF	ID	EX	MEM	WB
				IF	ID	EX	MEM	WB

### DEPENDENCIAS DE INSTRUCCIONES

#### Dependencias estructurales



#### Dependencias de control



### DEPENDENCIAS DE INSTRUCCIÓN

Dependencias de datos

#### RAW:

lectura después de escritura

$$i2. R4 < - R2 + R8$$

#### WAR:

escritura después de lectura


#### WAW:

escritura después de escritura

### PLANIFICADORES DINÁMICOS


#### Ejecución fuera de orden

Arquitectura Tomasulo



### NUEVO ISA VS PLANIFICADORES DINÁMICOS

#### **STRAIGHT**



#### Cronoplanificación Dinámica

```
MULT R3,R2,R1 IF IS: R2,R1 available. R3 in MAX(+0,+0)+4=+4 (T7)

ADD R4,R3,R1 IF IS: R1 avail.; R3 in +4(-1)=+3. R4 in MAX(+0,+3)+2=+5 (T9)

SUB R5,R4,R3 IF IS: R4 in +5(-1)=+4;R3 in+4(-2)=+2. R5 in MAX(+4,+2)+2=+6(T11)

XOR R4,R6,R1 IF IS: R1,R6 avail.; R4 in MAX(+0,+0)+2=+2 (T8)

SHR R3,R4,R2 IF IS: R2 avail.;R4 in +2(-1)=+1, R3 in MAX(0,+1)+2=+3(T10)
```

### ÍNDICE

Motivación y Objetivo

Problemática y Estado del arte

Teoría de la Cronoplanificación

Arquitectura propuesta para la cronoplanificación

Conclusiones y trabajo futuro



### **DEFINICIONES**

#### Latencia de una Unidad Funcional $L_{UF}$

Número de ciclos para etapas EX y WB

Tiempo relativo: RP (Relative Period)

Número de ciclos para que un registro tenga su valor disponible.

Inst rd, rs1, rs2
$$RP1 = min(rs1, rs2) -> se$$
 almacena
 $RP2 = max(rs1, rs2) -> posición$ 

$$RP = RP_2 + L_{UF}$$

### TEORÍA DE LA CRONOPLANIFICACIÓN

Latencia: Constante y conocida a priori

RP conocido en etapa IS


Nuevas estaciones de reserva

Prioridad a instrucciones a corto plazo (SS)

Estaciones para instrucciones a largo plazo (HS)

### TEORÍA DE LA CRONOPLANIFICACIÓN

	T0	T1	T2	T3	T4	T5	T6	<b>T7</b>	T8	T9
mult R1, R2, R3	IF	IS	EX	EX	WB					
mult R2, R3, R3		IF	IS			EX	EX	WB		
add R3, R2, R1			IF	IS					EX	WB
add R3, R0, R0				IF	IS	EX	WB			




Ciclo T1: mult R1, R2, R3

Ciclo T2: mult R2, R1, R3

RAW


RP = max(2,0) + 3




WAR Colo T2: mult R2, R1, R3

Ciclo T3: add R3, R2, R1









#### Registros

R0	valor
R1	+1 (mult)
R2	+4 (mult)
R3	+6 (add)

## Ciclo T3: add R3, R2, R1 Ciclo T4: add R3, R0, R0







#### Registros

R0	+2 (add)
R1	valor
R2	+3 (mult)
R3	+2 (add)

### ÍNDICE

Motivación y Objetivo


Problemática y Estado del arte

Teoría de la Cronoplanificación

Arquitectura propuesta para la cronoplanificación


Conclusiones y trabajo futuro







- Encargados de almacenar datos temporales
- Bit Ready: si se tiene valor o RP almacenado




#### Hold Stations (HS)

- Común para todas las unidades funcionales
- Manejo de instrucciones a largo plazo
- Hardware más lento


					110	tu Stations			7. T. 170, 7. T. 17.		
occupied	HS	case QSD?	bitMux	RP1	RP2	position	destination	FU1	FU2	value1	value2
1 1 1 1 1 1 1 1	HS0 HS1 HS2 HS3 HS4 HS5 HS6 HS7 HS8	False	6 6 6 6 6 6 6 6	6 14 16 18 8 10	18 10 14 8 16 18 20 10 12	18 10 14 8 16 18 20 10 12	alu_1 alu_0 alu_0 alu_1 alu_1 alu_0 alu_2 alu_2 alu_1 alu_2	inm inm inm alu_1 alu_2 alu_1 alu_2 alu_1 alu_2	alu_1 alu_1 alu_2 alu_2 alu_1 alu_0 alu_1 alu_1 alu_2	1 1 1	

#### Binary Reservation Table (BRT):

- Marca que SS está ocupada
- Solucionar conflictos estructurales
- n: número de desplazamiento



#### Queue of Structural Dependency (QSD)



Dar prioridad a instrucciones a corto plazo a pesar de tener dependencias estructurales

Almacenan RP2 y UF2

#### Program Counter (PC) y ventana de emisión

- Manejo de instrucciones con dos listas
  - Instrucciones a procesar en el ciclo
  - Instrucciones bloqueadas

	F	REGISTERS	5	
Register	RP	FU	value	locked
R0 R1 R2 R3 R4	+0 +0 +0 +2 +0	alu_0	0 2 4 None 8	False False False False False

Instrucciones: [0,1,2,3,4]

Inst. Bloqueadas: [1,3] Siguiente Inst: 5 siguiente


Instrucciones: [1,3,5,6,7]

Inst. Bloqueadas: [1,7]


Siguiente Inst: 8

Bit MUX	Explicación
type_0	RP1 = RP2 = 0, n = 0 La instrucción se ejecutará en el siguiente ciclo
type_1	RP1 = RP2 = 0, n = 0. La instrucción se ejecutará en n ciclos Se necesita QSD
type_2	RP2>0, n=0. La instrucción se ejecutará en RP2 ciclos
type_3	RP2>0, n>0. La instrucción se ejecutará en RP2 + n ciclos Se necesita QSD
type_4	<b>BLOQUEO</b> por agotamiento de BRT. Tanto ventana como RP máximo
type_5	BLOQUEO por agotamiento de HS
type_6	RP2> n° SS y n = 0 Se necesita HS
type_7	RP2+n > n° QSD y n>0 Se necesita HS Se necesita QSD
type_8	BLOQUEO por registros bloqueados

# DIAGRAMA DE CLASES



+value: Integer +typeOperation: String + one\_clock\_cycle(CDB): void



#### Tecnologías usadas

- **Simulador:** Python 3.8.0
- Aplicación: Tkinter, Rich text, Pandas, matplotlib

#### **CHRONOs PLAN**

#### **Load Files**

No Instructions selected Import csv

Selected file: config\_sim.csv Import csv

#### Configuration

no of SS: 8

nº of registers: 5

QSD size: 3

Memory size: 32

Multiplicity: 5

HS?: False True

Nº of HS: 10

Nº of future cycles: 30

FU	n°	lat
ALU	3	2
MULT	3	3
DIV	3	3
TORE	3	2
.OAD	3	2
RANS	3	5

#### **Display Settings**

Display ALU:

**Display MULT:** 

FU BRT

**Display DIV:** 

BRT

**Display TRANS:** 

**Display STORE:** 

**Display LOAD:** 

BRT

**Display JUMP:** 

BRT

Display memory

**Display CDB** 


**Display HS** 


START


FU BRT

BRT

BRT







instIndex

0 1 2 3 4 5 6 7 8 9 8 11 2 13 14 15 18 18 18 18 18

### ÍNDICE

Motivación y Objetivo

Problemática y Estado del arte


Teoría de la Cronoplanificación

Arquitectura propuesta para la Cronoplanificación

Conclusiones y trabajo futuro



### **BLOQUEOS**



### RESULTADOS Y CONCLUSIONES

Estaciones de Reserva (SS) simples No existe necesidad de modificar ISA

Bloqueos similares a Tomasulo


Bloqueo de instrucciones

### TRABAJO FUTURO

Implementación en Hardware

Manejo de ramificaciones en ejecución Mecanismo similar al ROB

Manejo de instrucciones con latencia no constante



# MUCHAS GRACIAS DEMOSTRACIÓN DEL SIMULADOR