

Hochschule
München
University of
Applied Sciences


Prof. Dr. Orehek
Prof. Dr. Wallentowitz
Prof. Dr. Zugenmaier
Prof. Dr. Henrici

Technische Informatik I


Abbildungen aus:

Grundlagen der Technischen Informatik



Dirk W. Hoffmann, Hanser Verlag



Speicherzelle




Speicher



Hauptspeicher

■ Allgemeines Schema



Mikroprozessor: Von-Neumann-Architektur






Abbildung 11.1: Aufbau eines Rechners nach dem Von-Neumann-Prinzip

CPU <-> Speicher



Typischer Aufbau eines prozessorgesteuerten Mikrorechners




- Tri-State $[0, 1, Z]$ mit Z als hochohmiger Zustand




Befehlssatz

Nr	Befehl	Codierung					Beschreibung
0	NOP	0	0	0	0	0	Wartezyklus (<i>No Operation</i>)
Lade- und Speicherbefehle							
1	LDA #n	0	0	0	0	1	Lädt den Akkumulator mit dem Wert n
2	LDA (n)	0	0	0	1	0	Lädt den Akkumulator mit dem Inhalt der Speicherstelle n
3	STA n	0	0	0	1	1	Überträgt den Akkumulatorinhalt in die Speicherstelle n
Arithmetikbefehle							
4	ADD #n	0	1	0	0	0	Erhöht den Akkumulatorinhalt um den Wert n
5	ADD (n)	0	1	0	0	1	Erhöht den Akkumulatorinhalt um den Inhalt der Speicherstelle n
6	SUB #n	0	1	1	0	0	Erniedrigt den Akkumulatorinhalt um den Wert n
7	SUB (n)	0	1	1	0	1	Erniedrigt den Akkumulatorinhalt um den Inhalt der Speicherstelle n
Sprungbefehle							
8	JMP n	1	0	0	0	0	Lädt den Instruktionszähler mit dem Wert n
9	BRZ #n	1	0	0	0	1	Addiert n auf den Instruktionszähler, falls das Zero-Bit gesetzt ist
10	BRC #n	1	0	0	1	0	Addiert n auf den Instruktionszähler, falls das Carry-Bit gesetzt ist
11	BRN #n	1	0	0	1	1	Addiert n auf den Instruktionszähler, falls das Negations-Bit gesetzt ist

Übersicht



Blockschaltbild



Speicherzellenbelegung






Abbildung 11.8: Das Instruktionsformat unseres Modellprozessors. Die oberen 4 Bit codieren den Operanden, die unteren 4 Bit den auszuführenden Befehl.


Blockschaltbild



Instruktionsdecoder



Blockschaltbild



Statusregister





Abbildung 11.15: Das Statusregister unseres Modellrechners

Blockschaltbild



Akkumulatorregister





Abbildung 11.16: Das Akkumulatorregister unseres Modellrechners

Blockschaltbild



Aufgabe des Steuerwerks

Befehl	Statusvariablen				Akkumulator			PC		RAM		Multiplexer	
	<i>z</i>	<i>c</i>	<i>n</i>		<i>e</i>	<i>ld</i>	<i>sub</i>	<i>s1</i>	<i>s0</i>	<i>we</i>		<i>m1</i>	<i>m2</i>
–	–	–	–	–	0	–	–	1	0	0	–	–	1
Fetch: <i>clk</i> = 0													
Decode + Execute + Write: <i>clk</i> = 1													
NOP	–	–	–	–	0	–	–	1	0	0	–	–	–
LDA	–	–	–	–	1	1	–	1	0	0	–ind	–	0
STA	–	–	–	–	0	–	–	1	0	1	–	–	0
ADD	–	–	–	–	1	0	0	1	0	0	–ind	–	0
SUB	–	–	–	–	1	0	1	1	0	0	–ind	–	0
JMP	–	–	–	–	0	–	–	0	1	0	–	–	–
BRZ	0	–	–	–	0	–	–	1	0	0	–	–	–
BRZ	1	–	–	–	0	–	–	0	0	0	–	–	–
BRC	–	0	–	–	0	–	–	1	0	0	–	–	–
BRC	–	1	–	–	0	–	–	0	0	0	–	–	–
BRN	–	–	0	–	0	–	–	1	0	0	–	–	–
BRN	–	–	1	–	0	–	–	0	0	0	–	–	–

Tabelle 11.3: Beschaltung von Akkumulator, Instruktionszähler, RAM und Multiplexer durch das Steuerwerk

Steuerwerk






Abbildung 11.17: Vollständig implementiertes Steuerwerk unserer Modell-CPU


5 Phasen




Fetch-Phase




Fetch-Phase




Fetch-Phase




Fetch-Phase




Fetch-Phase




Fetch-Phase




Fetch-Phase




Fetch-Phase




Fetch-Phase




Fetch-Phase




Fetch-Phase




Decode-Phase




Decode-Phase




Decode-Phase




Decode-Phase



Decode-Phase




Decode-Phase für bedingte Sprünge BRx #n



Execute Phase für Sprünge

BRx #n


JMP #n



Execute Phase für Sprünge

BRx #n


JMP #n



Execute Phase für Sprünge

BRx #n


JMP #n



Execute Phase für Sprünge


BRx #n

JMP #n




Execute Phase für Immediate Adressierung

LDA #n, ADD #n, SUB #n




Execute Phase für Immediate Adressierung

LDA #n, ADD #n, SUB #n




Execute Phase für Immediate Adressierung

LDA #n, ADD #n, SUB #n




Execute Phase für Immediate Adressierung

LDA #n, ADD #n, SUB #n




Execute Phase für Immediate Adressierung

LDA #n, ADD #n, SUB #n




Execute Phase für Immediate Adressierung

LDA #n, ADD #n, SUB #n




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Write Back Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Write Back Phase für Operand aus Speicher

LDA (n) , ADD (n) , SUB (n)




Execute Phase für Store in den Speicher

STA n




Execute Phase für Store in den Speicher

STA n




Execute Phase für Store in den Speicher

STA n




Execute Phase für Store in den Speicher

STA n




Execute Phase für Store in den Speicher

STA n




Execute Phase für Store in den Speicher

STA n




Execute Phase für Store in den Speicher

STA n




Write Back Phase für Store in den Speicher


STAN




Update des Status Registers




Update des Status Registers




Update des Status Registers




Update des Status Registers




Update des Status Registers






Datenfluss innerhalb des Modellrechners

- Immediate Werte, d.h. **#n** im Befehl ist ein Wert enthalten!




Datenfluss innerhalb des Modellrechners

- Adresse ist im Befehl enthalten!




Datenfluss innerhalb des Modellrechners

- Adresse ist im Befehl enthalten + Speichern ins RAM!



Datenfluss innerhalb des Modellrechners

- Sprungbefehle (Sprungziel im Befehl enthalten)!



Datenfluss innerhalb des Modellrechners

