
Test L2-ADO

24-Fevrier-2022

(30 minutes)

Nom:	
Prénom :	/ 10
Groupe:	/ 10
Matricule:	-

Exercice 1: (4 points) (0 point pour chaque réponse fausse ou non justifiée)



Soit le circuit logique ci-dessus avec les caractéristiques temporelles

$$t_{cd}(AND) = t_{cd}(OR) = 8 \text{ ps}$$
, $t_{cd}(NOT) = 4 \text{ ps}$, $t_{setup}(Registre) = 6 \text{ ps}$, $t_{pcq}(registre) = t_{ccq}(Registre) = 3 \text{ ps}$

t_{cd} = temps de délai minimum pour un composant/circuit combinatoire

 t_{setup} = est le temps avant le front montant de CLK auquel l'entrée D doit être stable (c.-à-d. ne change pas).

 t_{cca} = est le temps après le front montant CLK auquel la sortie Q serait instable (min CLK to Q delay)

 t_{oca} = est le temps après le front montant CLK auquel la sortie Q est garantie d'être stable (max CLK to Q delay).

ps = picoseconde = 10^{-12} seconde.

1 pt

0,5 pt

Si tous les fils sont idéaux, c'est-à-dire qu'ils n'induisent aucun délai supplémentaire au circuit,

Quel est le plus grand retard induit par le circuit combinatoire, en picosecondes ?

Le délai maximal de traversé d'un registre à un autre : $t_{pd} = max(t_{cd}) = t_{cd}(AND) + t_{cd}(OR) = 16 ps$.

Quel est le plus petit délai induit par le circuit combinatoire, en picosecondes ?

1 pt Le délai minimal de traversé : $min(t_{cd}) = t_{cd}(NOT) + t_{cd}(OR) = 12 ps$

Quelle est la contrainte de temps de maintien t_{hold} pour que les registres fonctionnent correctement dans ce circuit, en picosecondes ?

1 pt Nous avons : $t_{hold} \le t_{ccq} + \min(t_{cd}) \Rightarrow t_{hold} \le 3 \text{ ps} + 12 \text{ ps} \Rightarrow t_{hold} = 15 \text{ ps}$

Quelle est la période d'horloge minimale autorisée pour que ce circuit fonctionne correctement, en picosecondes ?


Nous avons : La période $T_c \ge t_{pcq} + t_{pd} + t_{setup} \Rightarrow T_c \ge 3 \text{ ps} + 16 \text{ ps} + 6 \text{ ps} \Rightarrow T_c = 25 \text{ ps}$

Quelle est la fréquence d'horloge maximale autorisée pour que ce circuit fonctionne correctement, en gigahertz ?

0,5 pt | Fréquence = 1 / Période \Rightarrow Fréquence = 1 / T_c = 1 / (25 ps) = 40 GHz.

Exercice 1 : (6 points) (-1 point pour chaque réponse fausse)

Soit le chemin de données ci-dessous



Nous voulons ajouter une nouvelle instruction mar (multiplication et addition de registres) à notre CPU:

mar reg1, reg2, reg3
$$\#$$
 reg1 = reg1 + (reg2 \times reg3).

Quelles modifications devrions-nous apporter à notre chemin de données ci-dessus pour que nous puissions implémenter cette instruction (avec le moins de modifications possible) ? Cochez tout ce qui s'applique.

- ☐ Ajouter un nouveau format d'instruction
- ☐ Ajouter une nouvelle entrée au banc de registres
- ☑ Ajouter une nouvelle sortie au banc de registres pour une troisième valeur de registre
- ☐ Ajouter une nouvelle entrée au MuxA et mettre à jour les sélecteurs/logiques de contrôle appropriés
- ☐ Ajouter une nouvelle entrée au MuxD et mettre à jour les sélecteurs/logiques de contrôle appropriés
- ☐ Ajouter une troisième entrée à l'UAL
- ☑ Ajouter une nouvelle opération UAL et mettre à jour les sélecteurs/logiques de contrôle appropriés
- ☐ Ajouter une nouvelle entrée à MuxW et mettez à jour les sélecteurs/logiques de contrôle appropriés
- ☐ Aucune de ces réponses

Justifiez vos réponses

Nous devons lire trois valeurs du banc de registres pour calculer reg1 + (reg2 x reg3), nous avons donc besoin d'une troisième sortie du banc de registres. Cependant, nous pouvons réutiliser le format de type R et utiliser l'entrée rd du banc de registres pour déterminer quelle doit être la troisième sortie ; en tant que tel, nous n'avons pas besoin d'un nouveau format d'instruction ou d'une entrée rs bis. Nous devons également passer trois valeurs à l'UAL pour calculer reg1 + (reg2 x reg3), et nous avons besoin d'une nouvelle opération UAL pour calculer la multiplication et l'addition en un cycle d'horloge. Les composants restants dans le chemin de données n'ont pas besoin d'être modifiés/mis à jour.