时序电路

同步时序电路


- 时序电路：一个电路在任何时刻的稳定输出不仅与该时刻电路的输入信号有关，而且与该电路过去的输入有关，这样的电路称为" 时序电路" 。
- 状态：过去的输入已不存在，但可以通过存储器件把它们记录下来，称之为状态。
- 我们把某一时刻之前的状态称为"现态"，把这一时刻之后的状态称为"次态"，"**现态**" 和"**次态**"是一个相对的概念，分别用y^n（或y）和 y^(n+1)表示。
- X时序电路的输入或外部输入，Z时序电路的输出或外部输出，y时序电路的状态或内部输入，Y时序电路的的激励或内部输入

状态表与状态图

- Mealy型：处在状态y的同步时序电路，当输入为x时，输出为z，且在时钟脉冲作用下，电路进入次态y ^(n+1)
- Moore型：当电路处于状态y时，输出为 z，若输入为x，则在时钟脉冲作用下，电路进入次态y ^(n+1)。

锁存器

RS锁存器（或非门，高电平敏感，大多时候保持低电平



- S送低电平那么这个锁存器将是次态为零这是指零那么S送高电

1. 基本RS锁存器

■ 基本RS锁存器（触发器的鼻祖）

(3) 次态方程

$$Q_{n+1} = S + \bar{R}Q_n$$

$$SR = 0 \quad \text{（约束条件）}$$


RS对同时取1互斥

RQ \ S	0	1
00	0	1
01	1	1
11	0	×
10	0	×


功能表

置0端 R	置1端 S	现态 Q_n	次态 Q_{n+1}
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	—
1	1	1	—


(4) 逻辑符号




- 



- RS锁存器（与非门，低电平敏感
- 应用：开关去颤
- 门控SR锁存器：只有E=1时锁存器有效
- 与非门构建的门控SR锁存器高电平有效


R
E
S
Q
$\overline{Q}$
S
E
R
Q
$\overline{Q}$
S
Q
E
R
$\overline{Q}$
S
R
E
Q

D锁存器



D
E
Q
$\overline{Q}$

(2) 功能表


使能端 G	输入端 D	现态 Q_n	次态 Q_{n+1}
0	X	0	0
0	X	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

- ![[D锁存器次态方程.png]]

(4) 逻辑符号



- (5) 时序分析



- 添加边沿检测

触发器

- 时钟触发器：同一时间动作
- 基本触发器，同步触发器，边沿触发器

同步D触发器


- cp=1时

(3) 次态方程 $Q^{n+1} = D$

RS触发器（基本触发器

- ## ■ RS 触发器

(1) 逻辑符号



(2) 功能表（上升沿）

时钟端 CK	输入端 R	输入端 S	现态 Q_n	次态 Q_{n+1}
↑	0	0	0	0
↑	0	0	1	1
↑	0	1	0	1
↑	0	1	1	1
↑	1	0	0	0
↑	1	0	1	0
↑	1	1	0	—
↑	1	1	1	—

(4) 驱动表

Q_n	→	Q_{n+1}	R	S
0	→	0	X	0
0	→	1	0	1
1	→	0	1	0
1	→	1	0	X

驱动表可以从触发器功能推导出来


(3) 次态方程

$Q_{n+1} = S + R\overline{Q}_n$

$SR = 0$ （约束条件）


输入存在约束

RS触发器：输入存在约束
D触发器：　没有约束，但是只有一个输入端


- 

JK触发器

- jk锁存器




- 门控jk

- 

- 置1，置0，保持，翻转
- ## JK 触发器

  (1) 逻辑符号

  (2) 功能表（下降沿）

  功能最全，输入没有约束

时钟端 CK	输入端 J	输入端 K	现态 Q_n	次态 Q_{n+1}	
↓	0	0	0	0	保持
↓	0	0	1	1	
↓	0	1	0	0	置 0
↓	0	1	1	0	
↓	1	0	0	1	置 1
↓	1	0	1	1	
↓	1	1	0	1	翻转
↓	1	1	1	0	


  (3) 次态方程

  $$Q_{n+1} = J\,\overline{Q}_n + \overline{K}\,Q_n$$

Q_n \ JK	00	01	11	10
0	0	0	1	1
1	1	0	0	1

输入端 J	输入端 K	次态 Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q}_n$

  (4) 驱动表

Q_n	→	Q_{n+1}	J	K
0	→	0	0	X
0	→	1	1	X
1	→	0	X	1
1	→	1	X	0
- T触发器：保持，翻转 $Q(n+1)$ (异或)Q^n
- 

- T'触发器：翻转 Q^(n+1)=~Q^n
  由边沿状态确定转换时刻，由输入信号确定转换状态。

双稳态触发器

- 稳定状态：0态、1态；
- 外界刺激，稳态转变；无外界刺激，状态不变
- 触发器：又时钟输入端，时钟信号到来时状态变；锁存器：无时钟输入端

时序逻辑电路分析

- 函数表达式：时钟方程，输出方程，状态方程
- 计算：状态表，状态图，时序图
-

时序逻辑电路设计

- 写真值表
- 卡诺图写方程（状态方程和输出方程）
- 导出激励方程
- 画出时序电路图

状态机

实现方法一：状态机

1567193256
哈尔滨工业大学 中国大学MOOC
HARBIN INSTITUTE OF TECHNOLOGY

```
module Delay(iCLK,iRST_n,iTRIG,oTRIG);
input iCLK;
input iRST_n;
input iTRIG;
output oTRIG;
reg[1:0] current_state,next_state;
reg[31:0] DY_cnt;
reg DY1,DY2;
parameter DY_time = 32'H9;
parameter  S0 = 2'b00,S1=2'b01,S2=2'b10;
```

模块名和端口列表

端口申明
iCLK ：系统时钟输入
iRST_n ：系统复位输入信号
iTRIG ：触发输入信号
oTRIG：触发输出信号

reg型变量定义状态机状态变量

定义延迟时间计数器和延迟标志

parameter参数型常量定义延迟时间参数

parameter参数型常量定义状态机的状态

