

# LEVANTAMENTO DE PARÂMETROS TÍPICOS DE TRANSISTORES NA TECNOLOGIA DE 180nm E POLARIZAÇÃO DE UM AMPLIFICADOR FONTE COMUM COM CARGA ATIVA

Santa Maria, 05 de abril de 2019

Giuliano Bohn Benedeti Becker<sup>1</sup>

Keli Tauana Prass Ruppenthal<sup>2</sup>

Victor Dallagnol Bento<sup>3</sup>

**Resumo:** Neste relatório será tratado a obtenção de dados pela ferramenta Virtuoso para transistores NMOS e PMOS. Ademais, será implementado também um amplificador Fonte Comum com carga ativa e será feita a extração de dados, com os cálculos necessários, bem como a plotagem de gráficos da simulação.

**Palavras-chave:** Transistor MOS, Fonte Comum com carga ativa, simulação DC,  $I_D$ ,  $V_{DS}$ .

## 1. Introdução

A tecnologia CMOS (Semicondutor Complementar de Óxido Metálico) é uma tecnologia utilizada na construção de circuitos integrados amplamente utilizada (processadores, flip-flops e outras portas lógicas). Baseada em oxidação de metais semicondutores, o mais usado deles é o silício.

Os transistores tipo MOS são uma abreviação para MOSFET. Onde FET significa Transistor de Efeito de Campo. Quando se diz que é sensível ao campo elétrico, significa que a corrente elétrica flui de um ponto ao outro por indução. Uma maneira mais simples de ressignificar essa sigla seria Lógica Complementar de Oxidação em Metais Semicondutores.


A parte da lógica complementar seria pelo fato de ele utilizar dois transistores: um transistor tipo PNP e outro NPN, onde os dois se complementam a fim de efetuar a construção de portas lógicas que vão dar segmento a circuitos digitais integrados. Abaixo um exemplo desta lógica de dois transistores.

---

<sup>1</sup> Acadêmico(a) do curso de Engenharia de Computação da Universidade Federal de Santa Maria - UFSM, matrícula: 201322332, email: giuliano.benedeti@ecomp.ufsm.br


<sup>2</sup> Acadêmico(a) do curso de Engenharia de Computação da Universidade Federal de Santa Maria - UFSM, matrícula: 201520603, email: keli tauana@gmail.com

<sup>3</sup> Acadêmico (a) do curso de Engenharia de Computação da Universidade Federal De Santa Maria- UFSM, matrícula: 201520835, e-mail: victor.bento@ecomp.ufsm.br




**Figura 1:** Lógica complementar CMOS

Neste experimento vamos abordar os amplificadores CMOS em fonte comum com carga ativa, como o mostrado na **Figura 2**:



**Figura 2:** Esquemático do Amplificador de Fonte Comum com carga ativa.

A denominação "carga ativa" refere-se a fonte de corrente que está abaixo do transistor que servirá de espelho para o circuito. Abaixo está representado, na **Figura 3**, o modelo de pequenos sinais do circuito abordado.



**Figura 3:** Modelo de pequenos sinais do Amplificador Fonte Comum.

O ganho pode ser calculado da seguinte maneira:

$$gm_1 = \sqrt{2k_n \left(\frac{W}{L}\right) I_{REF}}$$

Já o ganho de tensão do amplificador é dado pela equação:

$$A_v = \frac{V_o}{V_i} = gm_1(r_{o1} || r_{o2})$$

Onde  $r_{o1}$  e  $r_{o2}$  são definidos por:


$$r_{O1} = \frac{|V_{A1}|}{I_{EF}} \quad r_{O2} = \frac{|V_{A2}|}{I_{EF}}$$

## 2. Procedimento Experimental

Basicamente, o experimento se divide em três etapas: montagem do circuito NMOS, circuito PMOS e Amplificador Fonte Comum com carga ativa. A ideia do procedimento é que sejam extraídos dados para diferentes valores de  $V_{GS}$  e que sejam calculados diferentes parâmetros para o cálculo de corrente de dreno, que na região de saturação pode ser representada pela **Equação I**.


$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS}) \quad (I)$$

Primeiramente, montou-se o esquemático do transistor NMOS com polarização do Gate. A **Figura 4** representa o circuito.




**Figura 4:** Transistor NMOS.

Feito isso, montou-se o circuito do tipo PMOS. A **Figura 5** demonstra a implementação.



**Figura 5:** Transistor PMOS.


E, finalmente, realizou-se a montagem do amplificador de fonte comum, visto na **Figura 6**.



**Figura 6:** Amplificador Fonte comum com carga ativa.

### 3. Resultados e Discussões

Primeiramente, para o circuito NMOS, foi feita a simulação DC e plotada a curva de corrente ( $I_D$  versus  $V_{DS}$ ) para uma polarização de Gate com Overdrive ( $V_{GS} - V_t$ ) = 0,2 V. Nosso grupo trabalhou com um transistor típico, com  $L = 1 \mu m$  e  $W = 10L$ . A simulação paramétrica realizada foi com um conjunto de valores de  $V_{GS}$  de 0,3V; **0,6V**; 0,8V; 1,0V; 1,2V; 1,4V; 1,6V; 1,8V. A imagem abaixo relaciona estas curvas.



**Figura 7:** Transistor NMOS e seu conjunto de valores de  $V_{GS}$ .

Feito isso, obtêm-se os parâmetros típicos do processo por meio da ferramenta. Considerando  $V_{GS} = 0,6 V$  e que  $V_A$  é a tensão de Early, temos que para o transistor NMOS:

$$V_A = 7,263;$$


Logo, como  $\lambda = \frac{1}{V_A}$  temos:

$$\lambda_N = \frac{1}{7,263} = 0,1377$$

A variável  $V_{TH}$  é obtida por meio da curva. Para o transistor NMOS o valor encontrado foi de  $V_{THN} = 404.2 m$ . O valor de  $\mu_N C_{OX}$  é de:

$$\mu_N C_{OX} = \frac{2 \times I_{ds}}{\frac{W}{L} \times (V_{GS} - V_{TH})^2 \times (1 + \lambda V_{DS})} = \frac{2 \times 72,79 \mu}{10 \times (0,6 - 0,416)^2 \times (1 + 0,1377 \times 0,9)} = 382 \mu A/V^2$$

A simulação paramétrica agora será realizada para o transistor PMOS, para o mesmo conjunto de valores de  $V_{GS}$  de 0,3V; **0,6V**; 0,8V; 1,0V; 1,2V; 1,4V; 1,6V; 1,8V. A imagem abaixo relaciona estas curvas.



**Figura 8:** Transistor PMOS e seu conjunto de valores de  $V_{GS}$ .

Agora, repetem-se os mesmos cálculos para o transistor do tipo PMOS:

$$V_A = 25,16;$$

Logo, como  $\lambda = \frac{1}{V_A}$  temos:

$$\lambda_P = \frac{1}{25,16} = 0,03979$$


Para o transistor PMOS o valor encontrado foi de  $V_{THP} = -416 \text{ mV}$ . O valor de  $\mu_P C_{OX}$  é de:

$$\mu_P C_{OX} = \frac{2 \times I_{DS}}{\frac{W}{L} \times (V_{GS} - V_{TH})^2 \times (1 + \lambda V_{DS})} = \frac{2 \times -10,535 \times 10^{-6}}{10 \times (0,6 + 0,416)^2 \times (1 + 0,03979 \times 0,9)} = 60,49 \mu A/V^2$$

Para o amplificador fonte comum com carga ativa, a tecnologia aplicada será de  $180 \text{ nm}$ , a alimentação  $V_{dd} = 1,8 \text{ V}$ , a referência de corrente  $I_{REF} = 1 \mu A$  e a carga  $C_L = 0,1 \text{ pF}$ . Para o cálculo do  $\frac{W}{L}$  do transistor  $M_3$ , utilizou-se a seguinte equação:

$$\frac{W}{L} = \frac{2 \times I_{D3}}{\mu_P C_{ox} \times (V_{GS} - V_{TH})^2 \times (1 + \lambda_P V_{DS})} = \frac{2 \times 1 \times 10^{-6}}{60,48 \mu \times (0,6 - 0,416)^2 \times (1 + 0,03878 \times 0,6)} = 0,955$$


Feito isso, obtém-se  $\frac{W}{L} = u$ . Após definir-se o ponto de operação (OP) para  $V_{GS1} - V_{tN} = 0,2 \text{ V}$  e  $V_{DS1} = 0,9 \text{ V}$ , encontrou-se para a corrente  $I_{D1} = 70,741 \mu A$  na curva, como pode ser visto na **Figura 9**.



**Figura 9:** Curva para ponto de operação OP..





A simulação baseou-se na adequação dos valores de multiplicidade do transistor  $M_2$ , para que a funcionalidade do espelho de corrente fosse vista. O objetivo era que a tensão de  $1,8\text{ V}$  se dividisse de forma igual entre os transistores  $M_1$  e  $M_2$ , ou seja,  $0,9\text{ V}$  para cada lado. A **Figura 10** demonstra os valores obtidos no circuito mediante a simulação.




**Figura 10:** Circuito amplificador fonte comum com os valores trabalhados.

Como pode ser visto nos dados do circuito, a tensão  $V_{DS}$  para os transistores a direita, ficou muito próxima, o que torna verídicas as alterações feitas nos valores de multiplicidade. Ademais, a simulação por ponto de operação DC, de transiente @ 1 kHz e a resposta em frequência AC foram geradas a partir dos dados trabalhados neste circuito e podem ser vistos nas figuras abaixo. A última imagem representa o gráfico de Bode para o ganho do circuito.







#### 4. Conclusão

A montagem de circuitos com transistores tipo N e tipo P e a plotagem dos gráficos para ambos, permitiu que o grupo verificasse quais eram as grandezas em que o circuito opera. Ainda, foi possível, através destas grandezas obtidas, realizar-se o cálculo da corrente de dreno para cada transistor e verificar em que região o transistor se encontra.

Além disso, a polarização do amplificador de fonte comum serviu para definir a corrente de dreno  $I_D$  estável e garantir uma tensão  $V_{DS}$  que mantivesse o transistor em saturação para todos os sinais esperados na entrada. Pode-se verificar nesta etapa, que o circuito não opera totalmente como o esperado, pois o espelhamento de corrente requer alterações nas grandezas dos transistores, que nem sempre são completamente possíveis. Dessa forma, o grupo trabalhou com valores próximos aos esperados, mas que permitiram a obtenção de resultados satisfatórios.

#### Referências

[1] BOYLESTAD, Robert L.; NASHELSKY, Louis. "DISPOSITIVOS ELETRÔNICOS". 11a Ed. Pearson. São Paulo, 2013

[2] PANTUZA, Gustavo. **CMOS - A LÓGICA COMPLEMENTAR DE OXIDAÇÃO EM METAIS SEMICONDUTORES.** Disponível em: <<https://blog.pantuza.com/artigos/cmos-a-logica-complementar-de-oxidacao-em-metais-semicondutores>> Acesso em: 02 de abril de 2019.

[3] FRUETT, Fabiano. **Eletrônica Básica 1: Aula 7A – Amplificadores CMOS.** Disponível em: <<http://www.dsif.fee.unicamp.br/~fabiano/EE530/PDF/Aula%207A%20amplificadores%20CMOS.pdf>>. Acesso em: 04 de abril de 2019

[4] Material disponibilizado pelo professor.