

上海交通大学学位论文

高速 LVDS 收发器的研究与设计

Design of LVDS High Speed Transceiver

硕士姓名：谢詹奇

专 业：微电子学与固体电子学

学 号：1053409029

研究方向：模拟集成电路设计

指导导师：戴庆元 教授

上海交通大学微纳科学技术研究院

2008 年 1 月

上海交通大学

学位论文原创性声明

本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。

学位论文作者签名：

日期： 年 月 日

上海交通大学

学位论文版权使用授权书

本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

保密☐，在____年解密后适用本授权书。

本学位论文属于

不保密☐。

（请在以上方框内打“√”）

学位论文作者签名：

指导教师签名：

日期： 年 月 日

日期： 年 月 日

高速 LVDS 收发器的研究与设计

摘 要

低压差分信号 LVDS (Low Voltage Differential Signal) 是一种用于高速信号传输的国际通用接口标准。LVDS 因具有高速度、低功耗、低噪声、低成本等优点, 在解决高速数据传输这个瓶颈问题上得到了广泛的应用。而随着信息技术的飞速发展, 对更高数据率和长距离传输的要求也越来越明显。因此如何实现 Gbps 的数据率和几十米的传输距离成了 LVDS 传输的一个新的技术难点和研究热点。

在这样的背景下, 本项目对数据率 2Gbps、传输距离达 10m 的 LVDS 收发器进行了研究设计。项目的目的是设计一个内置 PLL 和带隙的符合以上要求的 LVDS 收发器芯片。

本文对其驱动器和接收器进行了深入的研究。在驱动器电路设计中使用共模反馈保证其差模输出电平符合 LVDS 标准; 在偏置电路部分采用一种高稳定性 CMOS 工艺的带隙基准电压源电路, 并引入 CMOS 工艺的低压降线性稳压器给芯片提供稳定标准电源; 接收器部分的前端电路设计中, 本文在分析信号的传输特性基础上深入地研究了均衡器技术, 并设计用于接收器的模拟自适应均衡电路; 最后本文对高速芯片中不容忽视的 ESD 保护设计做了研究, 并分析了 LVDS

中的失效保护问题。对于项目中包括的数据恢复电路（CDR）、PLL、DLL 等电路，因为有项目组另外同学专门研究并撰写论文，所以没有加以介绍。

芯片采用 TSMC 0.25 μ m、3.3V、1P5M 工艺。按照计划，整个项目还需要一年可以全部完成。

关键字：低压差分信号，发送器，接收器，线性稳压器，带隙基准，
模拟自适应均衡器

DESIGN OF HIGH SPEED LVDS TRANSCEIVER

ABSTRACT

LVDS (Low Voltage Differential Signaling) is an international universal interface standard that applied to high speed signal transmission. It is helpful to solve the bottleneck in the extensive application fields because of its advantages such as high speed, low power dissipation, low noise and cost saving. With the rapid development of communication technology, the need for higher bit rate and longer distance transmission on cable becomes more and more urgent. Thus the realization of a Gbps and tens of meters transmission on cable becomes not only a technology barrier but also a research hotspot. Many companies such as NS and TI have done a lot of research in the field.

Under such background, this project designs a LVDS transceiver with a 2 Gbps data rate and transmission distance of 10m. The objective is to realize a LVDS transceiver chip that integrates PLL and bandgap.

On the base of theoretical analysis, the LVDS driver and receiver are deeply studied. In the LVDS driver circuit design, a novel common mode feedback circuits is proposed to meet the differential mode output voltage

compatible with LVDS standards. The bias circuit with bandgap voltage source structure has a high stability. A Low Dropout Regulator is designed to apply a pure and stable standard power supply. After a exploration of the principle and design method of equalizer, an analog adaptive equalizer circuit is introduced into the receiver to meliorate the capability of long-distance transmission. Then ESD protection design is studied, as it must be considered in high speed chip design. And at last the fail-safe issue, an important issue of LVDS, is analyzed.

The CDR, PLL, DLL designs have been discussed by other members of this group and not been presented in this paper.

The LVDS transceiver chip is designed in TSMC 0.25um, 3.3v, 1P5M process. The project is expected to be completed in one year.

KEYWORDS: LVDS, transmitter, receiver, LDO, bandgap reference,
analog adaptive equalizer

目 录

第一章 绪 论	1
1.1 LVDS 的概念	1
1.2 研究背景	3
1.3 主要工作内容	4
参考文献	5
第二章 LVDS 系统设计分析	6
2.1 收发器系统设计概述	6
2.1.1 信号传输模式	7
2.1.2 接收端信号检测	8
2.1.3 信号编码	9
2.2 信号传输特性分析	11
2.2.1 传输线	12
2.2.2 封装寄生效应	16
2.2.3 PADs	17
2.3 系统噪声分析	18
2.3.1 码间干扰	19
2.3.2 串扰	21
2.3.3 电源噪声	22
参考文献	23
第三章 LVDS 发送器电路	24
3.1 LVDS 收发器系统介绍	24
3.2 驱动器设计	25
3.2.1 驱动主电路设计	27
3.2.2 反馈回路的设计	29
3.2.3 共模反馈的稳定性分析	30

3.3 前级缓冲与串行化器设计	31
3.3.1 前级缓冲电路	31
3.3.2 串行化器	37
3.4 发送器系统仿真	38
参考文献	39
第四章 偏置电路和电源转换	41
4.1 带隙基准电压源	41
4.1.1 负温度系数电压	41
4.1.2 正温度系数电压	43
4.1.3 带隙基准	43
4.1.4 基准电流的产生	45
4.2 LDO 线性稳压器	47
4.2.1 线性稳压电源的工作原理	47
4.2.2 LDO 性能参数分析	50
4.3 系统电路实现	54
4.3.1 1.2V bandgap	54
4.3.2 OPA 结构	55
4.4 系统仿真结果	56
4.4.1 bandgap 仿真结果	56
4.4.2 OPA 仿真结果	58
4.4.3 LDO 整体仿真结果	60
参考文献	61
第五章 LVDS 接收器前端电路	62
5.1 均衡器技术的概念	62
5.2 项目中均衡系统的设计	68
5.2.1 均衡电路分析	69
5.2.2 可变电容和电阻	72

5.2.3 自适应控制原理	74
5.2.4 截割电路 (Slicer)	76
5.2.5 高通滤波器	79
5.2.6 整形电路	80
5.2.7 误差比较器	82
5.3 其它电路设计	83
5.3.1 接收器匹配电阻	84
5.3.2 预放大器	85
5.3.3 失效分析与保护	87
5.4 接收器系统仿真	92
参考文献	93
第六章 版图设计	96
6.1 ESD 保护设计	96
6.1.1 ESD 的产生与测试	96
6.1.2 ESD 保护设计考虑	97
6.2 版图设计的原则	99
6.3 系统布局规划	101
参考文献	103
第七章 工作总结	105

第一章 绪 论

人类社会正在步入一个崭新的信息化时代，而现代通信系统是信息时代的生命线。随着计算机性能的提高和大规模集成电路产业的发展，人们对计算机网络和通信网络的要求越来越高。低成本，低误码率和高速通信，是当前数据传输系统的基本要求。然而从技术角度出发，高性能的数据传输仍然存在着一些亟待解决的瓶颈问题。LVDS 为解决这一瓶颈问题提供了一种选择。

1.1 LVDS 的概念

为了进行高速数字信号的传输，国际上研究了采用低电压低摆幅信号的 I/O 接口缓冲电路，提出 CTL、CML、PECL、LVTTTL、LVDS 等多种电平形式，用来代替传统的 TTL 和 CMOS 接口电平。

其中，低电压摆幅差分信号接口(LVDS, 即 Low Voltage Differential Signaling), 是 20 世纪 90 年代出现的一种数据传输和接口技术。由美国的国家半导体公司率先提出，并于 1996 年通过为 IEEE 标准。它的核心是采用低电压摆幅高速差分地传输数据，LVDS 技术可以实现点对点或者一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点。

LVDS 物理接口使用 1.2V 偏置提供 350mV 摆幅的信号。LVDS 驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去而性能不变。作为比较，ECL 和 PECL 技术依赖于供电电压，ECL 要求负的供电电压，PECL 要求参考来自正的供电电压总线上电压值 (V_{cc})而定。而 GLVDS 还是一种发展中的标准尚未确定的新技术，使用 500mV 的供电电压可提供 250mV 的信号摆幅^[1]。

关于 LVDS 技术规范的标准有两个：由美国国家半导体公司主导推出的 TIA/EIA (电讯工业联盟/电子工业联盟) 的 ANSI/TIA/EIA-644 标准和 IEEE1596.3 标准。其中 ANSI/TIA/EIA-644 标准主要定义了 LVDS 驱动器和接收器的电气特性，IEEE 的标准则主要面向 SCI (scalable Coherent Interface)。它不仅定义 LVDS

的电特性，还定义了 SCI 协议中包交换时的编码。这两个标准均未指定制造工艺、传输介质以及供电电压，这就意味着 LVDS 可以用 CMOS、GaAs 或其它工艺技术实现，可从 5V 移植到 3.3V 或低于 3V 系统，可在 PCB 或普通电缆线上传输，因而有极广的应用范围。

LVDS 是电流环信号传输技术。电流环的方向决定了逻辑电平。它的工作原理如图 1.1 所示^[2, 3, 4]，线对的一条线驱动大约 3.5mA 电流，然后电流通过线对的另外一条线返回。LVDS 接收器匹配阻抗约为 $100\ \Omega$ ，因此产生 $\pm 350\text{mV}$ 的电压。接收器测量此电压降的极性，正电压对应于与逻辑高电平“1”，负电压对应于逻辑低电平“0”。




图 1.1 LVDS 工作原理图

Fig1.1 LVDS block diagram

由于 LVDS 信号线对中的电流是紧密耦合的电流环，边缘电场几乎可以忽略，也就降低了 EMI，而且与 TTL、RS-422、PECL、GTL 和 CMOS 等接口信号相比，LVDS 信号还具有如下优点^[5, 6, 7]：

1、高速度

LVDS 信号逻辑摆幅很小，一般只有 $350\text{mV} \sim 400\text{mV}$ ，能非常快地改变状态，所以传输速度可以很快。LVDS 驱动器能以超过 155.5Mbps 的速度驱动双绞线对，距离超过 10m 。

2、低噪声

LVDS 具有恒定电流、低电压摆幅、低边沿速率、奇模式差分信号等电气特性，因而在传输过程中只产生很低的电磁干扰。而且，差分数据传输方式比单端

数据传输方式对共模输入噪声信号有更强的抵抗能力。另外，由于两条信号线周围的电磁场也是相互抵消的，故而差分信号传输比单线信号传输电磁辐射小得多。

3、低功耗

LVDS 使用恒定电流源驱动器，随着工作频率的增加，其电源电流仍保持平坦，而 CMOS 和 GTL 技术的电源电流则随频率增加而呈指数上升。因此，恒定电流驱动模式大大减少了 LVDS 的功耗。

4、低成本

LVDS 器件可采用经济的 CMOS 工艺制造；采用低成本的 CAT3 电缆线和连接器件即可达到很高的速率；由于功耗较低，电源、风扇以及其它散热开销大大降低；LVDS 产生极低的噪声，噪声控制及 EMI 等问题减小；LVDS 可集成于 ASIC 内，只需要简单的终端电阻，并且这些电阻也可以集成到芯片之中，相对于为每条传输线配备多个电阻和电容元件，这些将大大降低所需的费用。另外 LVDS 芯片往往把串行化器和解串行化器集成在一起，来实现多个 CMOS 信道和一个 LVDS 信道的复用转换，以提高信号速率，降低功耗，减少系统开销。与并行互连相比，大约能减少 50% 的电缆、连接器和面积费用。

5、集成能力强

由于可在标准 CMOS 工艺中实现高速 LVDS，因此用 LVDS 模拟电路集成复杂的数字功能是非常有利的。LVDS 内集成的串行化器和解串行化器使它能在一个芯片上集成许多通道。同时差分信号能容忍高电平的切换噪声，因此能用于大规模数字电路进行可靠的集成。恒定电流的输出模式使 LVDS 只产生很低的噪声，因此能实现完整的芯片接口系统。

1.2 研究背景

近几年来，随着技术的发展，片上速度向 Gbps 迈进，对接口电路的发展提出了新的要求。而 LVDS 能够实现高速度、低功耗、低噪声以及低成本的结合而无需折衷。因此，国际上对 LVDS 及其相关产品的研究开发十分活跃，包括 NS，

TI 等 LVDS 产品公司相继推出单通道数据率达 Gbps 的 LVDS 芯片。

另外，现在很多系统中要求加强长距离数据传输能力，以确保数十米的电缆数据传输。电缆加长以后会产生很多如码间干扰，衰减等一系列的问题。如何正确检测并消除码间干扰成了设计的关键。在这种情况下，均衡器成为了 LVDS 研究的新热点。例如 NS 的 CLC001 和 CLC012 便采用了这种技术，起到了良好的效果。

正是在这样一个背景下，本课题力图在深入研究信道特性和 LVDS 系统的基础上，通过引入均衡器技术，设计一个高速（2Gbps）长距离（10m）的 LVDS 收发器。通过整个项目，不仅可以对 LVDS 收发器的设计有深入的认识，而且在研究的过程中，对高速长距离传输系统中必备的均衡器技术有个深刻的认识。为将来学习和研究其它收发器系统的设计打下基础。

1.3 主要工作内容

课题的目标是设计一个 LVDS 高速 I/O 接口芯片。芯片内置 PLL 和 LDO，设计采用 TSMC 0.25um、3.3V 工艺。本论文的主要工作和内容如下：

一、在研究系统设计理论的基础上深入分析信号的传输特性，包括传输线的性质及整个信道的建模。同时还分析了传输系统中的非理想效应，为完善电路性能提供指导。

二、设计 LVDS 发送器电路，包括串行化器、前级缓冲电路、驱动器。并对终端阻抗匹配这个驱动器的设计重点作了详细的研究。

三、研究带隙基准及 LDO 线性稳压器的原理和设计方法。设计适用于 LVDS 驱动器的偏置电路和为系统提供稳定工作电压的 LDO。

四、研究均衡器的原理和设计方法。设计用于接收器的模拟自适应均衡器电路以及 LVDS 接收器前端电路。

五、对高速芯片中必须认真考虑的 ESD 保护设计做了研究。并分析了 LVDS 中必须考虑的失效保护问题。

对于项目中包括的数据恢复电路（CDR）、PLL、DLL 等电路，因为另外有同学专门研究并撰写论文，所以没有加以介绍。

参考文献

- [1] 张健, LVDS 技术原理和设计简介, 电子技术应用, 2000, 12(5): 69~71
- [2] National Semiconductor, LVDS Owner's Manual: A General Design Guide for National's Low Voltage Differential Signaling (LVDS) and Bus LVDS Products.
www.national.com/appinfo/lvds/
- [3] IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI), IEEE std, 1996
- [4] 彭勇, 黄秋元. LVDS 接口电路设计, 武汉理工大学学报, 2005, 27(5): 189~192.
- [5] 王胜, 王新宇, LVDS 技术及其在高速系统中的应用, 遥感测控, 2005, 26(4): 41~46
- [6] 刘祥远, LVDS 高速 I/O 接口芯片 FTLVDS 的设计与实现 [学位论文], 长沙: 国防科学技术大学, 2002 年
- [7] 黄晓敏, LVDS 驱动器电路设计及硬件实现 [学位论文], 武汉: 华中科技大学, 2004

第二章 LVDS 系统设计分析

LVDS 接口由于其突出的性能和独特的机理得到广泛的应用。同时研究接口电路设计必然涉及到系统的要求, 方案实现的约束及成本。本章将对信号收发系统的设计进行系统级别的分析, 包括传输用的信号通道及系统噪声, 为系统的设计和完善提供理论基础。

2.1 收发器系统设计概述

一个完整的收发器系统的设计主要涉及以下几个方面^[1]: 带宽 (b/s)、位错率 (1/s)、信号传输的物理距离、应用场合的噪声特性、收发器关键参数可达到的极限以及整个系统的功耗要求和大小、重量等因素的影响, 还有成本上的封装类型、管脚数及所用电缆的质量。

从系统电路设计考虑, 为了达到设计要求, 可能用到的设计技术或设计思想总结如下:

一、功耗和信号能量

信号能量的选择要考虑在一定噪声能量出现的应用场合下, 达到设计指标所要求的功耗要求。如果噪声源与信号隔离的越好, 传输每位所消耗的能量就可能越低。

二、电压模和电流模

传输线上码元的表示, 既可以用电压, 也可以用电流。信号电流传输模式较电压传输最大的优势是其对电源噪声的抗干扰性好。

三、参考源

噪声源的隔离是获得稳定参考的关键。信号以差分形式发送是现在流行的方法, 其优点是码元是靠差分信号的差值来区分, 信号噪声容限大, 且差分接收器对共模噪声不敏感。

四、数据切换的时间控制

数据切换沿的时间需要折中。切换沿要有效控制，以减少信号间的电磁干扰、数据的不稳定和对噪声的敏感度。

五、输入输出阻抗控制和传输线阻抗匹配

传输线的特征、端阻抗及封装参数决定着被传输信号的衰减、反射及振荡特征，驱动器接收器输入输出阻抗控制是信号传输方式设计中的一个重要方面。

六、数据的编码及表示

根据传输的介质，接收方式及数据传输效率及可靠性，数据可以有多种编码方式。而在 LVDS 中，一般采用 8B/10B 的直流平衡码。

2.1.1 信号传输模式

发送器信号传输模式主要考虑以下几个方面：线驱动器的输出阻抗；信号的摆幅；信号极性（双极）；信号电平受本地电源的影响。

线驱动器输出阻抗的选择与信号电源噪声影响程度是密切相关的。如果信号采用电流模的形式发送，则驱动器的输出节点对电源（地）的阻抗非常大，输出信号受电源变化及电源失配的影响很小。而对于信号的电压模传输形式，驱动器通过输出不同电平的电压来表示不同的码元，其输出节点对交流地（电源和地）的阻抗很小，因此易受电源线的噪声影响。

在 LVDS 系统中，信号差分驱动输出，在接收端连接一个 $100\ \Omega$ 的电阻以匹配线上单端阻抗 $50\ \Omega$ 。在输入端，如果没有端接电阻，由于电流模传输模式下输出阻抗非常大，理论上不利于线上阻抗的匹配和消除反射。为此，需在驱动器的输出端也端接一个 $100\ \Omega$ 的电阻，从而既在接收端也在驱动端达到电阻的匹配，更大程度上地消除了不匹配导致的反射。

在信号的摆幅方面，由于能量和信号摆幅是成正比的，对于一个系统来说，信号能量在达到设计指标要求的位错率条件下，每位信号所消耗的能量在噪声能量允许的情况下应该最小。LVDS 系统因为采用差分结构，有良好的噪声抑制性，

因此可以采用低摆幅的信号输出。按照 LVDS 协议，驱动输出的电流 3.5mA，端接 100 Ω 电阻，则信号电压摆幅只有 350mV，有效减小了信号传输的功耗。

2.1.2 接收端信号检测

信号接收器设计的主要考虑是检测阈值的产生。接收器端的电源噪声对信号的耦合也是一个重要的问题。

检测阈值的产生通常有三种方法^[2]。一、检测阈值相对于发送器的电源电压产生，如图 2.1(a)所示；二、发送器端产生参考，并随信号一起发送给接收器，如图 2.1(b)和(c)；三、传输线的返回通道和端电阻构成信号的返回回路，信号由端电阻的一端产生，检测阈值由端电阻的另一端产生，如图 2.1(d)和(e)。




图 2.1 接收器检测阈值产生的方法

Fig2.1 Methods of creating threshold for receiver

其中图 2.1 (e) 是最简单也是最可靠的方法，该方法由接收放大器直接检测入射信号的极性。接收端无须产生参考电压或电流。接收放大器的输入失调电压是唯一的检测阈值误差源。这种方法也是 LVDS 所采用的阈值检测方法。在 LVDS 系统中，图示中的 $R_t=100 \Omega$ 。

2.1.3 信号编码

信号编码有很多方式，编码方式的不同导致信号利用信道效率、传输功耗及误码率的不同。通常的编码有多电平发送与二进制电平发送。对于短距离，高带宽数据传输采用多电平发送具有比较高的效率，例如四电平脉幅调制^[3]。但是随着传输距离的增加多电平发送的信噪比下降明显高于二进制结构，在中长距离数据发送器以及如光纤通信中都采用了二进制数据编码策略^[4、5、6]。

信号的二进制编码由高低两种电平表示不同的码元： $V_0=V_H$ ， $V_1=V_L$ 。高低电平的差值表示信号摆幅， $\Delta V=V_H-V_L$ 。接收器的检测阈值通常定为 $V_T=(V_H+V_L)/2$ ，这样信号的噪声容限为 $V_M=\Delta V/2$ 。信号传输系统对噪声的抑制取决于噪声容限与噪声的比 K_{MN} 。而与噪声容限的绝对值无关。若将系统噪声分为与信号摆幅相关和不相关两种，则系统噪声可以表示为^[2]：

$$V_N = V_{N_i} + K_N \Delta V \quad (2-1)$$

而噪声容限应不小于 K_{MN} 与系统噪声的乘积：

$$K_M \geq K_{MN} V_N \quad (2-2)$$

将噪声容限的表达式及 (2.2) 式代入 (2.1)，得：

$$\Delta V \geq \frac{K_{MN} V_N}{1 - 2K_N K_{MN}} \quad (2-3)$$

图 2.2 给出了三种常用的基带数据传输二进制码^[2, 7]：非归零码 (NRZ)，归零码 (RZ) 和曼切斯特码。非归零码和归零码是基于电平来表示数据的，而曼切斯特码是基于码元切换来表示数据的。这三种码看上去类似，但有着不同的频率特性。




图 2.2 三种常用的二进制码

Fig2.2 Binary code common used

高速收发系统中，当出现连零或连一发送时，信号电平衰减会使信号超过接收器的检测阈值，导致错误的检测。为了避免出现信号的基线漂移，被传输的信号通常都要进行编码，消除信号频谱的直流成分。也就是说，编码后的信号必须是带限的。信号频谱的直流分量为零或很小。通常我们通过直流平衡的方法来达到这一要求。从信号的电平来说。直流平衡信号的高低电平数目动态相等。

目前，8B/10B 码是得到广泛应用的一种直流平衡码，这种码是将 8 位数据分为一组，然后编码为一个 10 位码字。8B/10B 编码的主要特点是：

一、每一个 10 位码字中有 3 到 8 个电平变化，高密度的信号变化有利于信号的交流耦合传输。

二、直流平衡，最长的连零或连一数为 5，一个码字中高低电平数最大差异为 3。

三、编码序列中留有特殊码字，用于数据的同步。

四、优秀的数据纠错能力。

2.2 信号传输特性分析

芯片间信号传输的载体——电缆的性质对信号发送、接收质量的好坏有直接的影响。根据电缆的长短、用途以及所载信号的性质，电缆有不同的行为特性。大多数的片外线是 LC 传输线，当这类信号线端阻抗匹配时，可看成理想的信号传输介质：发送器将信号传输到线上，信号以近似光速传播到接收器端。端接示意图如图 2.3，图中 R_{term} 便是用来实现一个端接阻抗的匹配。对于端接阻抗没有匹配的线，端接处产生反射，引起干扰。通常来说，电缆还要包括传输线的阻性分量，这样电缆可看成有损 RC 传输线。趋肤、衰减、和延迟效应是这类线的共同特性。在高速情况下，这种非理想效应的影响变得愈发的严重，这时候，包括封装，PAD 等一系列的效应都应该考虑到传输线的线模型里面去。




图 2.3 传输系统模块图

Fig2.3 Block diagram of transceiver system

信号传输过程中，信号经发送器驱动输出后，经过 PAD，bonding 线，封装管脚，出芯片到传输线，再到接收器封装。如果线上阻抗是持续常数，那信号可以沿传输线一直传输，比如理论上的无限均匀传输线。但是，事实上，如果线上阻抗发生变化，部分信号能量便会被反射，向相反方向传播。这样便会造成对信号的干扰。

阻抗不匹配或者说不均匀的一个常见来源是芯片封装与电缆之间的不连续。因此，封装的寄生效应在高速接口电路设计开始时就必须予以严肃地考虑。在仿真中包含一个良好的封装和传输线模型是非常重要的。图 2.4 所示是一个包含终

端电阻和封装寄生效应的传输线模型。接下来将分别对传输线、封装寄生和 PAD 进行介绍和研究。




图 2.4 包含封装寄生的信道模型

Fig2.4 Channel model including packages parasitics

2.2.1 传输线

通常的传输线类型包括：同轴电缆、双绞线、微带线和带状线四种结构，另外根据要求还有一些专用的高速传输线，不过这种线一般都是相当的贵的。本节将从理想传输线开始分析，再到有限长传输线，然后介绍各种传输线的非理想效应^[7, 8, 9]。

一、理想传输线

所谓理想传输线，即其具有无限长度，而且信号电压加在一端，以恒定的速度持续地传播，没有畸变或衰减。这样线上任何一点的电压都是输入波形的理想复制，只是沿着传输方向有一定的延迟。这个延迟称为传播延迟（propagation delay），单位用 ps/in（皮秒/英寸）表示，任何传输线的传播延迟都与其单位长度的串联电感有关。电磁波理论认为传播延迟应该等于^[10]：

$$\text{延迟 (ps/in)} = 10^{+12} [(L/\text{in}) \times (C/\text{in})]^{1/2} \quad (2-4)$$

如果已知单位长度的电容和传播延迟，就能确定该传输线的输入阻抗。通过在传输线的一端施加一个阶跃电压，而后确定必须要有多大的电流流入传输线之

内，才能维持产生的波形均匀一致地传播，即可得到该传输线的输入阻抗。根据[12]中第四章的推导，这个输入阻抗也称特性阻抗（characteristic impedance）。理想传输线特性阻抗表达式为：

$$Z_0 = \left[\frac{j\omega L}{j\omega C} \right]^{1/2} \quad (2-5)$$

二、有损耗的传输线

在上面的分析中，我们设定了传输线的电阻为零。而实际传输线总是有一些小的串联电阻。这个电阻会引起传播信号的衰减（损耗）和畸变。

对于长的电缆，串联电阻以欧姆/千英尺（ $\Omega/1000\text{ft}$ ）为单位计量。对于双绞线电缆的情况，这个电阻包括输出线和返回线两者的串联电阻。对于同轴电缆，电阻应该包含中心导线和外部屏蔽层的电阻。为了正确计算衰减，内部导线电阻和同轴屏蔽电阻必须要相加，因为两者有同等的电流流过。

电缆的串联电阻把衰减（损耗）和畸变加入了理想传输线模型。信号衰减意味着当信号沿着电缆前进时会越来越小。信号畸变意味着当不同频率的信号传播时，其衰减（和相移）的程度不同。

传输线的串联电阻扰乱了特性阻抗。将传输线的特性阻抗描述为频率的函数：

$$Z_0 = \left[\frac{R + j\omega L}{j\omega C} \right]^{1/2} \quad (2-6)$$

低频时， R 超过 ωL 的时候下，由式（2-6）得到的特性阻抗与频率的平方根成反比。 ωL 超过 R 的情况下，特性阻抗变得平坦而趋近一个常数。这两种工作状态在实际的传输线中通常都会有。依据所选传输线工作频率的不同，其特性也不同。具体情况可由下列中的感性量和阻性项量值的相对大小来分辨：

RC 传输线情况

$$\omega \ll R/L \text{ (同时 } R \gg \omega L)$$

低损耗传输线情况

$$\omega \gg R/L \text{ (同时 } R \ll \omega L)$$

在本项目的设计中，因为数字信号的上升时间很短，导致数字转折频率位于

R/L 界限以上，因此，不必过多地研究 RC 传输线。

对于在 R/L 以上的频率，传输线可以看成仅仅是一个简单的时间延时元件。延时与距离成正比。双倍距离产生双倍的延时。该延时元件的增益总是小于 1。以 dB 为单位，损耗与距离成正比。双倍的距离产生双倍的 dB 损耗。1 neper（奈培，衰减单位）等于 8.69dB 的衰减。

频率在 R/L 以上，特性阻抗保持为常数 $(L/C)^{1/2}$ 。在高频条件下，特性阻抗是个常数，如同一个普通的电阻。

对于工作在低损耗范围的传输线，一个比较好的模型如下：

特性阻抗： $Z_0 = (L/C)^{1/2}$

X英寸的衰减 = $e^{\frac{Rx}{2[L/C]^{1/2}}}$

每英寸的衰减 = $4.34 \left[\frac{R}{(L/C)^{1/2}} \right] \text{dB}$

每英寸的延迟， $T_p = (L/C)^{1/2} (\text{s/in})$

不过，这些方程式只适用于无限长、无端接的传输线。同样要注意，在这些公式中，电阻 R，即线路的 DC 电阻是以常数出现。而事实上，与之相关的趋肤效应，它会导致高频时电阻 R 增加的很多，以及其它的一些非理想效应，也会使得以上的模型准确性需要重新估计。各种非理想的效应在下面介绍。

三、趋肤效应（skin effect）

对于每个电器参数，必须考虑其数值有效时的频率范围。传输线的串联电阻也不例外。与其它参数一样，它也是频率的函数。

当频率低于 $\omega = R/L$ 时，电阻超过感抗，电缆表现为一个 RC 传输线，其特性阻抗随频率变化，非线性的相位延时。当频率高于 $\omega = R/L$ 时，电缆是一个低损耗传输线，其特性阻抗为常数，线性的相位延时。

当频率高于 1GHz 时，串联电阻开始增加。这导致更多的衰减，但相位保持线性。这种电阻的增加称为趋肤效应（skin effect）。

趋肤效应产生的机理：在低频时，电流在导体内部的分布密度是均匀的。在

高频时，导线表面的电流密度变大，而中心区域几乎没有电流流过。乃至电流只从接近导线表面的地方流过。产生这种效应的一个基本原因是电流运动的导线中中心环比外环有着更高的电感，而高频条件下电流要从电感更低的电路流过。因此绝大部分的电流在高频时聚集在靠近导体的外表面。

由于大部分电流在导体表面附近的一个薄的管道中流动，导致导体的视在电阻（**apparent resistance**）大大增加。增加的大小是趋肤深度（**skin depth**, 电流渗透的平均深度）的函数。导体的视在电阻和电流流经的趋肤深度成反比。而趋肤深度与频率的平方根成反比。因此导体的视在电阻与频率的平方根成正比增长。

在趋肤效应区，因为衰减与电阻和长度的平方根成正比。因此，电缆长度增大一倍，衰减增大一倍；但频率增大 4 倍时，衰减则增大两倍。这也是为什么在高频长距离传输下不得不使用均衡器的原因。在 **RG-58** 电缆里面，10m 传输线的 -3dB 衰减频率才 365MHz。

四、邻近效应(**proximity effect**)

邻近效应是由磁场的变化引起的。它会使相邻导线中的反方向电流产生相互吸引。不过它仅干扰高频电流的流动，静态磁场的恒定电流不会对邻近效应做出响应。不同于安培发现的电流方向相反的相邻导线之间相互排斥的现象，邻近效应仅仅使两导线内侧的电流密度增大。邻近效应对导线施加的不是纯粹的机械力。

如同趋肤效应一样，邻近效应重新分配了电流的密度，在高频条件下产生了很大的有效电阻。不过邻近效应不会随频率增加而继续增加，它在相当低的频率就达到了平衡。

五、介电损耗

当绝缘材料作为传输线的绝缘介质时，介电损耗会转化为信号衰耗。介电损耗越高，导致的损耗越大。

介电损耗是频率的函数。对于低于 1GHz 的数字电路板应用，可以忽略介电损耗。

在长电缆中，介电损耗变得更加有意义。介电损耗随频率的增大而增大，通常与趋肤效应损耗一起处理，成为一个总的 **dB** 损耗模型。

六、源端与负载电阻的影响

实际中的传输线都存在源端和负载阻抗。这些源端和负载阻抗都会降低它的性能，如导致反射等一系列问题。

在信号传输问题中，必须首先确定传输电缆传送信号的能力。对于数字信号，要通过检测在转折频率上的信号传输损耗来认定电缆有充分的传送能力，然后再考虑源端与负载阻抗的影响。转折频率由式(2-7)给出

$$F_{\text{knee}} = \frac{0.5}{T_r} \quad (2-7)$$

式中 F_{knee} 为转折频率，它与时钟频率无关，而与数字边沿的上升下降时间 T_r 有关系。数字脉冲的大部分能量集中在该频率以下。任何在该频率以内的具有平坦频率响应的电路，都可以允许数字信号几乎无失真地通过。

2.2.2 封装寄生效应

对高速接口电路设计，封装寄生效应不仅可以对信号的完整性和时钟预算造成巨大的破坏，且可以使得电缆端接阻抗更加难以匹配。封装中的 bonding 线与导线之间的串扰产生互感，会导致与封装相关的电感(pattern-dependent inductance values)，这个电感使得时钟边沿变差。

现代高速 IC 设计有两种典型封装模式：PGA(pin-grid arrays)和 BGA(ball-grid arrays)，这两种封装比常见的 DIPs(dual-in line packages)有着更好的高速特性。而将一个片子(die)连接到封装则有两种典型方法：骨线(wire bonds)和抛片(flip-chip)抛片技术相对骨线技术有着许多优点，比如电感效应和面积效率。但是，骨线技术在价格上有着很大的优势，所以在本设计中，考虑使用的便是骨线技术以节约成本预算。现代 IC 设计中已经趋向于使用表面贴片式封装。所以我们采用 BGA 来架构封装模型。

BGA 封装是个比较复杂的机构。它的连接线可以分成几个部分：连接片子(die)与封装的骨线，芯片区(land)与通孔(vias)、通孔与焊接球之间连接

用的信号线。对于骨线，我们可以假设其为一个浮于地平面的圆形导线，导线距地（ground plane）高度为 h ，导线半径为 r ，则骨线的电容和电感为^[11, 12]：

$$L = \frac{\mu_0 \left(\frac{2h}{r} \right)}{2\pi} \quad (2-8)$$

$$C = \frac{2\pi\epsilon_0}{\ln\left(\frac{2h}{r}\right)} \quad (2-9)$$

实际应用中，骨线电容相对于终端的其它电容来说是可以忽略不计的。电感的一个简单规则是可以估计其为 1nH/mm ，例如，对于一个 $50\mu\text{m}$ 直径，距地 0.5mm 的线 $L=0.75\text{nH/mm}$ 。

此外，每根骨线与相应的封装线（trace）可以结合在一起形成有限的自感，它的值估计为 2nH 到 20nH 之间，具体由线的长度和封装的类型决定^[16]。在设计中，我们可以保守估计骨线电感 $L_{\text{bond}} = 2\text{nH} \sim 5\text{nH}$ 。为了估算管脚电容，必须考虑测试设备的影响，通常对于差分 LVDS 信号，可以采用高阻抗差分探针来测量。这些探针的阻抗达到数十万欧姆、电容小于 1pF 、带宽超过 1GHz 。这样，管脚和探针电容可以估计为约 $2\text{pF} \sim 3\text{pF}$ 。

2.2.3 PADs

为了实现骨线和片子（die）的连接，大的 PADs 放在了芯片（chip die）的周围，通过 PADs 连接到电路中的相应节点。骨线的直径通常为 25微米 到 50微米 。最小的 PAD 尺寸大约 $70\mu\text{m} \times 70\mu\text{m}$ 到 $100\mu\text{m} \times 100\mu\text{m}$ 。相邻 PAD 通常相隔 $25\mu\text{m}$ 。本设计中使用 TSMC 的 $0.25\mu\text{m}1\text{P5M}$ 工艺，计算的 PAD 为 $100\mu\text{m} \times 100\mu\text{m}$ 。其电容数据见表 2.1，据此可以算出总的电容

$$\begin{aligned} C_{\text{total}} &= 100^2 \times 87.5 + 100 \times 4 \times (12.04 + 14.1 + 18.28 + 24.67 + 39.63 + 54.03) \\ &= 940.1\text{fF} = 0.94\text{pF} \approx 1\text{pF} \end{aligned} \quad (2-10)$$

表 2.1 TSMC0.25um 1P5M 工艺的电容参数

Table 2.1 Capacitance data of TSMC0.25um 1P5M process

	0.25um 1P5M process	
	Area aF/um2	Area aF/um2
Poly-Substrate	87.5	54.03
Metal1-Substrate	30.2	39.03
Metal2-Substrate	13.3	24.67
Metal3-Substrate	8.87	18.28
Metal4-Substrate	6.48	14.10
Metal5-Substrate	6.16	12.04

注意，这里金属的边缘电容是直接相加，这是个估算。在我们的信道模型中，PAD 电容采用 1pF 的典型值。如果改用不同的工艺，PAD 电容会有不同。对于高速接口电路设计，PAD 尺寸必须尽可能的小以减小 PAD 到衬底（substrate）的电容和片子（die）的面积。并且，片上电容（the capacitance of the on-die bond pads）大约是输出驱动的函数。因而也必须要考虑 ESD 电容的影响

2.3 系统噪声分析

在高速数据收发系统中，绝大部分的噪声由系统本身产生。这些噪声通常可以分为两类^[11]，一类是与信号幅度成正比的噪声，如信号线之间的串扰、码间干扰、以及由信号引入的电源噪声。另外一类是由芯片的加工工艺、工作温度及电源电压变化引起的噪声。

概括来说数据传输系统中的噪声源主要有：码间干扰（intersymbol interface, ISI）、串扰（cross talk）、电源噪声、时序噪声、失调等。

2.3.1 码间干扰

对于有限带宽的信道，信道上传输的码元会对随后传输的码元产生影响，这就是所谓的码间干扰。从能量的角度而言，码间干扰可看成是由于信道的带宽有限，码元存储于信道上的能量变化滞后于被发送信号的变化，残存的能量会与随后的码元能量叠加，破坏了码元的形状。除了信道带宽有限的因素外，传输线的不连续和端阻抗与传输线特征阻抗失配，也是码间干扰的重要原因，像本项目这样的要求高速长距离传输的系统更是如此。这里着重分析端阻抗及传输线不连续引起的码间干扰的情况。




图 2.5 传输线端阻抗失配引起的码间干扰

Fig 2.5 ISI because of transmission line impedance mismatch

如图 2.5 所示^[11]，设电流源在 $t=0$ 时输出一个幅度为 1，脉冲宽度为 T_w 的脉冲，传输线的特征阻抗为 Z_0 ，传输延迟为 t_d 。在 $t=t_d$ 时，电流脉冲到达传输线的端阻抗 R_T 。从端反射回来的信号与反射信号之间满足电报方程^[12]：

$$K_r = \frac{I_r}{I_i} = \frac{V_r}{V_i} = \frac{R_T - Z_0}{R_T + Z_0} \quad (2-11)$$

K_r 为反射因子，当 $t=t_d$ 时幅度为 K_r 的反射波到达电流源端，由于电流源的输出阻抗为无穷大，因此反射回来的信号又一次被完全反射，在 $t=3t_d$ 时到达传输线的另外一端，该信号又被反射回来，这是反射信号的幅度为 K_r^2 。信号被循环往复地反射传播，由上面的分析，不难看出，当 $t=2nt_d$ 时时，反射的信号幅度为 K_r^n 。如果传输线的端阻抗与特征阻抗有失配，设 $R_T = (1 + \varepsilon) Z_0$ 。这里 ε 远小于 1，则反射因子可以写为：

$$K_r = \frac{Z_0(1+\varepsilon) - Z_0}{Z_0(1+\varepsilon) + Z_0} = \frac{2}{1+\varepsilon} \approx \frac{\varepsilon}{2} \quad (2-12)$$

由式(2-12)知,对于小的阻抗失配,反射因子约等于失配的一半。例如,用一个 $40\ \Omega$ 的电阻作为特征阻抗为 $50\ \Omega$ 的传输线的端阻抗,则两者电阻存在 20% 的失配,由式(2-12)可知,约有 10% 的信号被端阻抗反射回传输线。因为端阻抗失配引起的电流脉冲的反射,作为噪声,对后续信号产生干扰。在高速系统中,端阻抗与传输线的特征阻抗失配一般要控制在 5% 以内。




图 2.6 有损传输线引起的码间干扰

Fig2.6 ISI because of losed transmission line

在实际的传输系统中,电缆上传输的信号往往会出现波纹,这种现象主要是由于电缆存在的寄生储能元件 L 、 C 所致,图 2.6 是发送器驱动有损 LC 传输线的简图,线驱动器为电压模驱动器。设信号切换时,有一个单位阶跃脉冲传输到传输线上,这个阶跃电压给传输线的电感 L 和电容 C 注入能量,引起了信号随时间逐渐衰减的振荡,振荡幅度的衰减速度取决于振荡电路的品质因子 Q , Q 值得表达式为:

$$Q = \frac{1}{\pi R} \sqrt{\frac{L}{C}} \quad (2-13)$$

R_0 越大,振荡衰减得越快,信号切换引起的纹波会对随后的码元产生干扰。当码元的位宽为 T_B 时,该码元产生的振荡在下一位码元开始处的包络为:

$$K_{env} = \exp\left(-\frac{T_B R_0}{2L}\right) \quad (2-14)$$

可以看出,数据传输的速度越快,码元振荡纹波对后续码元的影响越强。为了减小传输线寄生储能元件引起的信号振荡,可采取如下一些措施:

- 1、采用电流模驱动器来传输信号。
- 2、控制信号的切换时间。
- 3、加入与传输线并行的端阻抗减小信号摆幅，提高寄生振荡电路的衰减因子。
- 4、在接收器前端加入均衡滤波器。

正是基于以上的这些分析，在我们的项目中，不仅在传输端引入了匹配阻抗 R_{T-T} ，并对均衡器进行了详细的研究和分析。并最后选用了自适应的模拟均衡器以减小因为高速长距离传输导致的码间干扰。

2.3.2 串扰

串扰一般是指不同信号间的相互干扰、影响。它可由多种途径产生。如信号线间的寄生电容及电感，直接将一条信号线中的部分信号耦合入另一条信号线；共享返回通道信号线之间的能量耦合等。由串扰的定义可知，串扰是一种与信号幅度成正比的噪声。因此，就串扰而言，对于 LVDS 这样一种低摆幅信号传输系统来说，并不会因为信号减小而提高信噪比。

根据串扰产生的方式可以将串扰分为三种情况加以讨论。一种是容性线间的串扰，芯片上的线间串扰绝大多数属于此类；另外一种是在芯片间的互连串扰，如 LVDS 系统中传输线间的串扰；第三种是信号线共享返回通道时产生的串扰。

芯片上线间的串扰，对于不同摆幅的信号线是一种重要的噪声源，在 LVDS 系统中，线驱动器的差分输出信号幅值只有约 350mV，而驱动器的输入信号却是满摆幅的 3.3V 信号。这时，输入信号对输出信号的串扰必须严格控制，否则会给出信号引入振颤。对信号的性能造成明显影响。因此在版图中应该小心加以设计和消除。

传输线都是有寄生电容和电感的，这些电容和电感耦合会在信号发生变化的对应点间引起串扰。同时因为传输线对应点的变化，会向传输线的两边传播，而且传输线的端阻抗与特征阻抗不可能完全匹配，传输到传输线两端的串扰会发生

发射、叠加，在传输线的两端也引入串扰。

信号返回通道引起的串扰与信号的传输方式有关，而在 LVDS 系统中采用信号电流模式接收，其返回通道对信号引起的串扰要小于电压模式。因此只需考虑电源网络做为信号返回通道的情况。在 LVDS 系统中，信号以差分电流模式传输，信号电流从电源流出，经过平衡电缆、端电阻后，流入地，寄生的地线电感会使地电压产生一个突跳，这种现象就是通常说的地反弹 (ground bounce)，或切换噪声。

2.3.3 电源噪声

在高速混合电路中，电源噪声是一个非常大的噪声源。在实际的电路和系统实现中，电源网络的寄生元件会引起许多非理想效应。如电源网络的寄生电阻可引起电源电压的电势降落。电源线和地线之间不平衡的信号电流，以及电源网络的寄生 LC 振荡环路，会引起系统不同点的地线电压随时间有显著地变化。

电源噪声可通过许多不同的方式影响信号。如对于收发器系统，不同收发器间的共模漂移，可能会使被接收的信号超出信号的工作电压范围。电压漂移、电源线上的电势降 (IR 压降) 和寄生环路引起的电源振荡都会影响到信号的波形。对于时序电路，电源噪声会影响信号间的相位关系。

对于电源噪声，主要的抑制方法有

- 1、使用后金属层来分布电源网络，减小电阻。
- 2、使用旁路电容来滤出电源线上的高频电流变化，这样电源网络布线宽度就可以根据消耗的平均电流而不是峰值电流来分布。
- 3、高摆幅、高频信号处理电路得电源线与小摆幅、低频电源线分开。版图布局时，也应离得尽量远。
- 4、采用整形电路 (regulator) 或低通滤波器净化电源，滤出噪声。

参考文献

- [1] 喻柏莘, 适用于晶片间通讯之高速传输介面 [学位论文], 台湾: 国立中央大学, 2002
- [2] 朱江, 高速数据收发器的研究与实现 [学位论文], 上海: 复旦大学, 2001
- [3] 张开伟, LVDS 高速数据收发器的研究与设计 [学位论文], 上海: 上海交通大学, 2007
- [4] Howard Johnson, High speed Digital Design --A Handbook of Black Magic, 北京: 电子工业出版社, 2005: 106~151
- [5] 叶菁华, 陈一辉, 郭淦, 一种适用于高速数据通信的发送器, 半导体学报, 2003, 24(7): 763~768
- [6] 朱江, 陈钰, 洪志良, 0.18um CMOS 工艺 784Mb/s 的数据发送器的设计, 系统工程与电子技术, 2001, 23(2): 102~106
- [7] 倪春波, 应健华, 刘三清, 邹雪城, LVDS 高速 I/O 接口电路设计, 华中科技大学学报, 2003, 31(10): 16~18
- [8] K. Joardar, A simple approach to Modeling Cross-talk in integrated circuits, IEEE J. Solid State Circuits, 1994, 29(10): 1212~1219
- [9] S. R. Seshadri, Fundamentals of Transmission Line and Electromagnetic Fields, Addison-Wesley, Reading, Mass, 1971
- [10] S. H. Hall, G.W. Hall, et al, High-Speed Digital System Design- A handbook of interconnect theory and design practices, Wiley-Interscience Publication, 2000: 200~250
- [11] B. Razavi, Design of Analog CMOS Integrated Circuit, 西安: 西安交通大学出版社, 2001: 165~197
- [12] 叶菁华, 高速串行数据发送器的研究 [学位论文], 上海: 复旦大学, 2005

第三章 LVDS 发送器电路

本章先介绍收发器系统电路的完整结构，然后详细解释 LVDS 发送器中驱动电路的设计，包括高速条件下的驱动能力和阻抗匹配等问题。最后对高速收发器中串行化器和单端转双端电路的设计要求进行分析。

3.1 LVDS 收发器系统介绍

一个完整的收发器系统结构可以如图 3.1 所示^[1]，该收发器中发送器和接收器采用点对点连接。

系统中，发送器将并行数据转串行后变成差分信号驱动输出，接收器则检测串行信号后恢复数据为数字并行数据。时钟产生器的抖动（jitter）会直接转移到发送器的输出信号。CDR 电路用来调整时钟信号的相位，以便可以在最优化的采样点对传输信号采样。

在发送端，片上多相位 PLL 产生 7 个相同占空比（占空比为非 50%）250MHz 时钟相位，用来将的 7-bit 并行数据转化为串行数据。在数据流通路上，首先用再同步电路（re-synchronizing）提高串行化器的时钟边沿，然后由 7 个不同相位时钟驱动一个快速串行化器。最后单端转双端电路和驱动电路将信号转为 LVDS 信号。这个 LVDS 信号将通过电缆传到接收器。

信号经过长电缆以后，由于电缆的衰减，会出现信号幅度的衰减和码间干扰。所以接收器前端必须对信号进行预放大。然后再使用均衡技术来消除码间串扰。此后，接收器的时钟数据恢复电路便可以用来恢复数字信号。




图 3.1 LVDS 收发器结构示意图

Fig3.1 System Architecture of the LVDS transceiver

3.2 驱动器设计

驱动器的基本结构如图 3.2 所示^[2]，主要由驱动电路和反馈回路组成。图中的 R_{t-r} 是位于接收器端的终端阻抗，电阻值为 $100\ \Omega$ ，用来实现电流转电压的转换和终端阻抗的匹配，详细的相关内容会在下一章的接收器部分作进一步的解释。

驱动电路的工作原理就像一个带开关的电流产生器。正向导通时， M_1 、 M_3 打开， M_2 、 M_4 关闭；反向导通， M_2 、 M_4 打开， M_1 、 M_3 关闭。无论正反向，电流都是 M_U 上的电流 I_{OUT} ，只是电流方向相反，接收端电压也相反。 I_{OUT} 的值设定使得从驱动器的回路电流为协议要求之 3.5mA ，这样在理论上不考虑线上衰减时，接收端电阻 R_{t-r} 上电压摆幅为 $3.5\text{mA} \times 100\ \Omega = 350\text{mV}$ 。从而将 CMOS 信号转

换为 LVDS 信号。




图 3.2 驱动器电路图

Fig: Schematic of LVDS driver

在速度达到 Gbps 的情况下，由于串扰导致的反射对信号和接收端由于封装或器件公差导致的终端阻抗不良匹配对信号影响明显，必须对驱动端进行阻抗匹配^[3]。通常是在驱动端再接一个终端电阻 R_{t-t} ，阻值同样为 $100\ \Omega$ 。原理在下面驱动主电路一节作详细分析。

由于电路是输出差分信号，共模电平需要良好的确定，同时也为了降低产生电流的复杂性，结构中采用了反馈回路 ($M_5 \sim M_8$)，反馈信号 V_n 、 V_p 控制 M_U 、 M_L 帮助调节信号的电流和共模电平为 $1.25V$ 。

下面各小节我们对整个驱动电路各个模块进行一个更加详细的分析和设计解释。

3.2.1 驱动主电路设计

LVDS 的驱动电路主要有电流模和电压模两种模式。其中电流模模式又分单电流模和双电流模两种^[4, 5, 6]。相比单电流模模式，双电流模模式可提供更加稳定的恒定电流，同时可以对共模偏移提供补偿。所以本项目采用双电流模模式。

IEEE 标准对 LVDS 发送器输出的参数规定如下^[7]：

差分输出信号电压摆幅： $250\text{mV} < V_{\text{OD}} < 450\text{mV}$

输出共模电平： $1.125\text{V} < V_{\text{OM}} < 1.375\text{V}$

在图 3.2 中， M_U 、 M_7 和 M_L 、 M_9 分别组成电流镜。他们共同为输出提供恒定电流。按照以上参数，设定 $I_{\text{OUT}} = 7\text{mA}$ ，由于 R_{T-T} 的分流。可预计输出电流为 3.5mA ，摆幅 350mV 。

然后考虑终端阻抗的匹配。正如第二章的分析，在低速传输条件下，接收端阻抗不完全匹配导致的反射非常有限，不考虑发送端的阻抗匹配。但是对于高速芯片设计，由于接收端不可能完全匹配产生的反射影响非常明显，导致的码间干扰对 Gbps 的数据率来说是不能接受的，因此必须在发送端同样作终端阻抗的匹配设计。

发送端的阻抗匹配采用端接电阻的方法来实现。图 3.2 电路中增加了一个匹配电阻 $R_{T-T} = 100\Omega$ ，考虑到封装和 PAD 等导致的寄生对线上阻抗一致性的破坏，此电阻采用可调电阻，其阻值可由式（3-1）表示：

$$R_{T-T} = \frac{1}{K[V_{\text{GS}} - V_{\text{TH}}]} \quad (3-1)$$

栅极电压作为控制端，可以通过外部调节。由于输入管子 $M_1 \sim M_4$ 工作在线性区，阻抗很低，这个管子的导通阻抗与上面的 R_{T-T} 并联是怎么匹配的呢？这里做出解释：

回到图 3.2 中，工作时， M_1 、 M_3 和 M_2 、 M_4 总是只有一对导通，现假设 M_2 、 M_4 导通。 M_4 、 M_U 和 M_2 、 M_L 分别组成级联结构。其中 M_2 、 M_4 工作在线性区， M_U 、 M_L 则工作在饱和区。

M_2 、 M_4 的端输出阻抗求解如下，输入电平为 CMOS 电平，所以当导通时， $V_{in}=V_{DD}=3.3V$ ，可以认为两个管子都工作在深线形区，电流为：

$$I = \mu C_{ox} \frac{W}{L} (V_{GS} - V_{TH}) V_{DS} \quad (3-2)$$

通过电流对源端电压求导得到导通电阻：

$$R_{on} = \frac{\partial V_s}{\partial I} = \frac{1}{\mu C_{ox} \frac{W}{L} \cdot (V_{GS} - V_{TH})} \quad (3-3)$$

为了分析简单，我们可以不严谨地将 M_2 、 M_4 等效为一个电阻来看，这个等效电阻 R_{on-M2} 、 R_{on-M4} 分别与 M_U 和 M_L 串联。这样一来，我们可以近似得到他们的输出阻抗：

$$R_U = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS-M4} - V_{TH})} + r_{0-Mu} \quad (3-4)$$

$$R_D = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS-M2} - V_{TH})} + r_{0-ML} \quad (3-5)$$

式中 r_o 值非常大，因此 R_U 和 R_D 都非常的大，当它与 100Ω 电阻相并联时，其影响变得可以忽略。由此可认为，驱动器的输出端端接阻抗大约为 100Ω ，对半分到单端为 50Ω ，就可以认为与线端阻抗有良好的匹配。

驱动电路的仿真结果如图 3.3 所示。

图中第一栏是输入，第二栏是不考虑传输线影响时的输出。第三栏是带了传输线时驱动的输出。第四栏是带传输线时接收器端的输入波形。可以看出，虽然接收器端阻抗没有良好匹配，导致反射，但因为发送端的阻抗匹配，使得信号在接收器端并没有出现过冲等现象。




图 3.3 驱动器输出

Fig3.3 Output of Driver

3.2.2 反馈回路的设计

在 LVDS 的协议中，对输出的共模电平有着明确的要求。同时为了保证接收信号共模电平不偏离可识别范围，必须用一个共模反馈电路来稳定这个共模电平。为此，图 3.2 电路中对电流源采用一个负反馈。反馈系统主要由 $M_{5\sim10}$ 和 R_a 、 R_b 组成。

因为 R_a 和 R_b 是和 R_{T-T} 并联端接于差分输出，为了减小其对输出阻抗的影响， R_a 和 R_b 必须远大于 $100\ \Omega$ 。否则，输出波形的共模电平会存在一个明显的波动，严重影响了正常的工作。本项目中 R_a 和 R_b 采用 $10K\ \Omega$ 。工作中两个电阻跨接于差分输出，理论上 V_{CM} 的值便是输出的共模电平。由于共模负反馈使得系统组成一个回路，我们在 V_{CM} 处连接了一个 RC 网络。以保证稳定性，具体的设计考虑会在下面进一步分析。

$M_{5\sim8}$ 构成一个差分放大器，输入 V_{CM} 在与 $1.25V$ 相等时，两端的电流刚好为

7mA, $I_t=14\text{mA}$, 这两个 7mA 的电流通过电流镜进入驱动主电路, 保证电路正常工作。

3.2.3 共模反馈的稳定性分析

由于共模反馈是个负反馈系统, 稳定同样是个非常关键的难题。常见的共模反馈环路模块图如图 3.4。共模反馈环路增益 $(-a_{\text{cmc}}) a_{\text{cms}}$ 。环路中主极点在反馈通路的输出端。

再来分析图 3.2 项目用的驱动电路。 a_{cmc} 便是从 M_L 作共模输入时到输出的增益。其主极点产生于负载电容端。忽略前馈通路中的非主极点。则表达式如式(3-6)所示:




图 3.4 共模反馈模块图

Fig3.4 Block diagram of the CMFB loop

$$a_{\text{cms}}(s) = \frac{g_{\text{ML}} R_0}{1 + s R_0 C_{\text{LC}}} \quad (3-6)$$

式中 R_0 为在 M_L 栅端看到的电阻, C_{LC} 是负载电容。

整个 CMFB（共模反馈）环路中，在 M_L 的栅端，在反馈电路中，都会造成非主极点。这样一来，如果环路增益在频域上没有足够的相位裕度，就会导致不稳定。这时，增加 C_{Lc} 固然可以通过减小单位增益带宽来增大相位裕度。但也同样减小了系统差模工作的带宽，而这是我们所不愿意看到的。通常来说，因为共模条件下有更多的低频非主极点。从而共模反馈环路里会有个相对较小的单位增益带宽。导致对速度的限制。

为此，一种更好的方法是在共模通路里引入补偿，如图中 R_c ， C_c 。这个 RC 补偿网络，而通过引入 R_c 可以将原来的非主极点消除。具体的原理推导比较复杂，可以参见[12]。同时为了提高速度，应将反馈回路中的器件设计得比较小，以尽量减小寄生电容，提高反馈通路中的极点值。

3.3 前级缓冲与串行化器设计

3.3.1 前级缓冲电路

为了保证驱动能力，使信号能够在有限的脉宽内可以通过，LVDS 驱动器的开关管的宽长都比较大，从串行化器出来的差分串行信号的驱动能力通常是不够，因为为了减小功耗并提高速度，串行化器本身的电流和器件尺寸都会比较小。另外从驱动电路的输入可知，需要的输入驱动信号必须是个差分信号，而串行化器的输出还是个单端信号。故在串行化器和 LVDS 驱动器电路中加上了缓冲电路。缓冲电路主要实现两个功能^[9, 10, 11]：

- 1、将单路信号变成差分信号
- 2、增强驱动能力

前级缓冲的结构示意图如图 3.5^[9]：

V_{in} 是 CMOS 单端输入信号，分成两路，一路经过一个反向器：一路经过两级反向器。这样就把一个 CMOS 单端信号转化成一对 CMOS 差分信号，同时通过设置反向器的参数，来增加信号的驱动能力。这种输入转化电路比较常用，实

现起来简单。






图 3.5 缓冲结构示意图

Fig3.5 Buffer circuit Sketch

但经过两级反向器与经过一级反向器的延时会略有不同。这在高速系统如本项目中的 2Gbps 数据率下是不容忽视的。下面我们对一个简单的反相器对整个缓冲电路的影响进行分析。



（a）反相器链



（b）等效 RC 链

图 3.6 缓冲结构示意图

Fig3.6 Buffer configuration (a) Inverter link, (b) Equivalent RC link

假设反相器链如图 3.6 (a)。这里我们为了简单起见，设定每个反相器的负载

电容和输出阻抗分别为 R_i , C_i 。为了增大驱动能力, 必须逐步增大器件尺寸, 如此一来, 越往后面, 反相器的负载电容越大; 对于电阻, 假设方块电阻不变, 数字电路中, 可认为导通电阻等于方块电阻与 L/W (即方块数) 的乘积, 因此, 电阻越来越小。则将其等效为 RC 网络, 如图 3.6 (b) 所示。

根据埃尔莫延迟 (Elmore delay) 计算公式^[12]。

$$D_i = \sum_k (C_k \times R_{ik}) \quad (3-7)$$

这里, D_i 代表从输入到 i 节点的延迟, C_k 代表 k 点的电容, R_{ik} 代表从源端到 k 点和到 i 节点之间公共的电阻。

可算出图 3.5 中从输入到输出的延迟为:

$$D = R_1 \cdot C_1 + (R_1 + R_2) \cdot C_2 \dots + (R_1 + \dots R_{n-1}) \cdot C_{n-1} + (R_1 + \dots R_{n-1} + R_{load}) \cdot C_{n-1} \quad (3-8)$$

整理后得到

$$D = R_1 \cdot (C_1 + \dots C_{load}) + R_2 \cdot (C_2 + \dots C_{load}) \dots \dots + R_{n-1} \cdot C_{load} \quad (3-9)$$

从延迟表达式得到, 就算是少用一个前面的最小的电阻, 其延迟的差别就为表达式第一项: $R_1 (C_1 + \dots C_{load})$, 这都会是个相当大的值。因此, 在整个反相器链中, 无论少用哪一个反相器, 对延迟将会是影响明显的, 特别是在强驱动能力和高速应用中, 这个差别更是会造成很大的码间干扰。

为此本项目选择了一种新的设计^[13], 这种结构通过引入推挽结构平衡反相器的延迟。通过细致的设计, 可以较好地消除了延迟的误差, 理论上, 如果可以设计使得推挽级与对应反相器的延迟系数一致, 延迟上的误差就不会出现。当然这只是理想, 设计只能是保证误差在一个可容忍的范围。电路如图 3.7 所示。




图 3.7 前级缓冲电路

Fig3.7 Buffer circuit

对于缓冲级中电路尺寸的设计本文以图 3.6 所示的反相器链为基础进行简单分析，更详细的针对图 3.7 所示电路可以参见[12]中高速 CMOS 逻辑设计一章。

在前面图 3.6 中，设前一级反相器是后一级的 f 倍，即反相器中的 NMOS 和 PMOS 的 W/L 都是前一级的 f 倍，这里按照通常的最优化选择设定 $W_p=2W_n$ 。

先考虑一个反相器。如图 3.6 所示，其每一级的输入电容为：

$$C_{in} = C_g (W_n + W_p) = C_g (W_n + 2W_n) = 3C_g W_n \quad (3-10)$$

其中 C_g 为单位栅极电容。

NMOS 的有效输出阻抗表达式为下面的表达式。其中， R_{eqn} 为 NMOS 的方块电阻。

$$R_{eff} = R_{eqn} \left(\frac{L_n}{W_n} \right) \quad (3-11)$$

将式 (3-10)，(3-11) 相乘，即产生一个时间常数，可以体现反相器的一个固有特性。

$$T_{inv} = R_{eff} C_{in} = C_g (2W_n) R_{eqn} \left(\frac{L_n}{W_n} \right) = 3R_{eqn} C_g L_n \quad (3-12)$$

在图 3.9 中，可以知道一个反相器延迟为：

$$t_{\text{delay}} = R_{\text{eff}}[C_{\text{out}} + C_{\text{self}}] \quad (3-13)$$

将式 (3-12) 引入，可以重新得到一个表达式：

$$t_{\text{delay}} = R_{\text{eff}} C_{\text{in}} \left[\frac{C_{\text{out}} + C_{\text{self}}}{C_{\text{in}}} \right] = T_{\text{inv}} \left[\frac{C_{\text{out}}}{C_{\text{in}}} + \gamma_{\text{inv}} \right] \quad (3.14)$$




图 3.8 反相器驱动负载时的延迟

Fig3.8 Delay for inverter driving a load

回到图 3.6，带入以上表达式可以得到整个反相器链的延迟，并将延迟与管子尺寸建立直观的关系：

$$\text{total_delay} = \sum_{j=1}^N T_{\text{inv}} \left[\frac{C_{j+1}}{C_j} + \gamma_{\text{inv}} \right] = \sum_{j=1}^N T_{\text{inv}} \left[\frac{W_{j+1}}{W_j} + \gamma_{\text{inv}} \right] \quad (3-15)$$

取与第 j 级相关的表达式来推导：

$$D_j = T_{\text{inv}} \left(\frac{W_j}{W_{j+1}} + \gamma_{\text{inv}} \right) + T_{\text{inv}} \left(\frac{W_{j+1}}{W_j} + \gamma_{\text{inv}} \right) \quad (3-16)$$

将 D_j 对 W_j 求导，就可以得到路径优化的表达式 (3-17)。从这个表达式我们便可以得到一个很重要的结论：要取得最小延迟，中间反相器必须是前后两级反相器尺寸的几何平均数。这里便是乘积的平方根。通常来说，对于一个 N 级反相器链的优化则是 N 次方根。

$$\begin{aligned}
\frac{\partial D_j}{\partial W_j} &= T_{\text{inv}} \frac{1}{W_{j-1}} - T_{\text{inv}} \frac{W_{j+1}}{W_j^2} = 0 \\
\therefore \frac{W_j}{W_{j-1}} &= \frac{W_{j+1}}{W_j} \\
\therefore W_j &= \sqrt{W_{j+1} W_{j-1}}
\end{aligned} \tag{3-17}$$

再看图 3.6，现定义一个系数 f ， f 的值由输入电容 C_{in} 、 C_{load} 和级联的级数决定。每一级驱动一个 W 为自身 f 倍的反相器。这样一来，每一级都符合式 (3-17) 中的要求，由式 (3-14) 可得到，总的延迟便成了每一级延迟的 N 倍。

由于 f 和级数 N 都是未知数。根据图 3.6 可以进一步推导他们之间的关系。由式 3-17 得：

$$\begin{aligned}
f^N C_{\text{in}} &= C_{\text{load}} \\
\therefore N &= \frac{\ln(C_{\text{load}} / C_{\text{in}})}{\ln f}
\end{aligned} \tag{3-18}$$

通过[12]中的分析可知， f 取 2.5 到 4 之间是最好的。在本文中， $f=3$ 。



图 3.9 验证缓冲电路的驱动器输出

Fig3.9 Driver output for validating buffer circuit

仿真结果如图 3.9。图中，上一栏是没有带缓冲电路时的驱动器输出，可以

到看输出摆幅非常的小，事实上就是因为前级驱动能力不足，使得驱动器的开关管根本就没有完全打开。作为对比，第二栏的带了缓冲电路的输出波形就很好地达到了要求。注：这里都是没有带线模型的驱动器输出。

3.3.2 串行化器

串行化器的基本功能是将 7 位并行数据转换成一串串行数据。并以指定的频率发送出去。一般并串转换电路是纯数字电路，通过代码编写、综合、自动生成网表等步骤就能比较快的得到所需要的电路及版图。但是在频率较高的情况下，如本项目要求串行数据位 2Gbps，为了有较好的性能，通常会采用全定制的设计方式^[7, 13, 14]。

图 3.10 是串行化器的结构示意图。D₀~D₆是输入的 CMOS 总线信号，CLK 是时钟信号，CLK₀~CLK₆ 是七位频率与 CLK 相同、但占空比为非 50%的时钟控制信号，这些控制时钟信号通过一个 DLL 产生。Dout 是输出的串行信号。




图 3.10 串行化器示意图

Fig3.10 Serializer sketch map

本项目采用的串行化器核心结构如图 3.11 所示，数据经控制信号控制轮流进入这个核心电路。在一个信号进入的时候，其它各个管子都处于关闭状态，即当一个控制有信号进来，例如 Q₀ 和 Q₀，则它们的值相等，构成反相器，而其它各个控制输入 Q₁~Q₆ 和 Q₁~Q₆ 没有信号，则要求上管为高电平，下管为低电平。处于关闭状态。控制信号的这些高低电平设置通过常见的时序逻辑电路便可以完成。

在整个工作过程中，核心电路始终相当于一个简单的反相器。不过为了保证速度，器件尺寸会设计的比较大，以增加电流。




图 3.11 串行化器核心电路

Fig 3.11 Core circuit of serializer

3.4 发送器系统仿真

整个发送器的输出结果如图 3.12 所示。输入信号通过伪随机信号发生电路提供，经过串行化器后的输出结果见图中第一栏所示，这个时候信号还是单端信号。再经过前级缓冲电路，信号单端转差分，并增大了驱动能力，为驱动驱动器做准备。前级缓冲电路的输出如第二栏所示。信号最后被驱动器驱动输出，输出波形见第三栏所示，由于接收器终端阻抗的匹配不可能非常准确，输出信号明显有反射导致的过冲和颤动。但是驱动器端也做了阻抗匹配设计，因此这个反射并没有过分影响到接收器的输入波形。这一点可以见第四栏，接收器的输入波形。




图 3.12 发送器系统仿真结果

Fig3.12 Transmitter system simulation result

参考文献

- [1] 俞柏莘, 适用于晶片间通讯之高速传输介面 [学位论文], 台湾: 国立中央大学, 2002
- [2] Andrea. Boni, Andre. Pierazzi, Davide. Vecchi, LVDS I/O Interface for Gb/s-per-Pin Operation in 0.35-um CMOS, IEEE J. Solid-State Circuit, 2001, 36(4): 706~711
- [3] Howard Johnson, High speed Digital Design --A Handbook of Black Magic, 北京: 电子工业出版社, 2005: 106~151
- [4] IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent

Interface (SCI), IEEE std, 1996

- [5] Cole, C. B, High speed digital transceivers: A challenge for manufacturing, Test Conference 1999 Proceedings International, 1999: 211~215.
- [6] Jun Cao, OC-192 receiver in standard 0.18um CMOS, Digest of Technical Papers, ISSCC. 2002 IEEE international, 2002: 250~264
- [7] 倪春波, LVDS 高速接口电路的设计研究 [学位论文], 武汉: 华中科技大学, 2003
- [8] Paul, R. Gray, Analysis and Design of Analog Integrated Circuits, 北京: 高等教育出版社, 2003
- [9] 黄晓敏, LVDS 驱动器电路设计及硬件实现 [学位论文], 武汉: 华中科技大学, 2004
- [10] Ishibe. M., Otaka. S, Takeda, High Speed CMOS I/O Buffer Circuits, IEEE J. Solid-State Circuits, 1992, 27(4): 671~674
- [11] T. Gabara, LVDS I/O Buffers with a controlled reference circuit, Proc. ASIC Conf., 1997: 311~315
- [12] Daivd A. Hodges, Analysis and Design of Digital Integrated Circuits (Third Edition), 北京: 清华大学出版社, 2004: 249~301
- [13] Eckersand. M, Franzon. F, Filliter. K, Using at-speed BIST to test LVDS Serializer/deserializer Function, IEEE J. Solid-State Circuits, 2001, 32(7): 140~145
- [14] Hamilton B. J., Turflinger T. L, Total dose testing of 10bit low voltage differential signal (LVDS) serializer and deserializer, IEEE Radiation Effects Data Workshop, 2001: 177~181

第四章 偏置电路和电源转换

对一个系统而言，通常需要一个干净稳定的电源为整个系统供电。出于简单和片内设计需求，LDO 是一个常见的选择。在本项目中，电源采用锂电池供电，正常供电电压是 2.7~5.5V，而 LVDS 工作电压和 IO 接口电压为 3.3V。因此，本章要完成一个工作电压范围为 2.7V~5.5V，输出 3.3V，最大可供电电流 200mA 的 LDO 的设计。

4.1 带隙基准电压源

在半导体工艺的各种不同的器件参数中，双极型晶体管的特性参数被证实具有最好的重复性，并且具有能提供正温度系数和负温度系数的、严格定义的量。尽管 MOS 器件的许多参数已被考虑用于基准产生，但是双极电路还是形成这类电路的核心。

带隙基准电压源的基本原理是利用双极型晶体管基区—发射区电压 V_{BE} 具有负温度系数，而不同电流密度偏置下的两个基区—发射区的电压差 ΔV_{BE} 具有正温度系数的特性^[1]。将这两个电压线性叠加从而获得低温度系数的基准电压源。

4.1.1 负温度系数电压

双极晶体管的基极—发射极电压，或者更一般地说，pn 结二极管的正向电压，具有负温度系数。双极型晶体管集电极的电流可以表示为：

$$I_C = I_S \exp\left(\frac{V_{BE}}{V_T}\right) \quad (4-1)$$

其中 $V_T = kT/q$ ，饱和电流 I_S 正比于 $\mu k T n_i^2$ ，其中 μ 为少数载流子的迁移率， n_i 为硅的本征载流子浓度。这些参数与温度的关系可以表示为 $\mu \propto \mu_0 T^m$ ，其中

$m \approx -3/2$ ，并且 $n_i^2 \propto T^3 \exp[-E_g/(kT)]$ ，其中 $E_g \approx 1.12eV$ 为硅的带隙能量。所以

$$I_S = bT^{4+m} \exp\left(\frac{-E_g}{kT}\right) \quad (4-2)$$

其中 b 是一个比例系数。又

$$V_{BE} = V_T \ln\left(\frac{I_C}{I_S}\right) \quad (4-3)$$

然后将 V_{BE} 对 T 求导。当然 I_C 也是温度的函数，为了简化分析，暂时保持 I_C 不变。可得：

$$\frac{\partial V_{BE}}{\partial T} = \frac{\partial V_T}{\partial T} \ln \frac{I_C}{I_S} - \frac{V_T}{I_S} \frac{\partial I_S}{\partial T} \quad (4-4)$$

由式（4-2）可以得到：

$$\frac{\partial I_S}{\partial T} = b(4+m)T^{3+m} \exp\left(\frac{-E_g}{kT}\right) + bT^{4+m} \left(\exp\left(\frac{-E_g}{kT}\right) \left(\frac{E_g}{kT^2} \right) \right) \quad (4-5)$$

所以：

$$\frac{V_T}{I_S} \frac{\partial I_S}{\partial T} = (4+m) \frac{V_T}{T} + \frac{E_g}{kT^2} V_T \quad (4-6)$$

由式（4.4）和（4.6）可以得到：

$$\frac{\partial V_{BE}}{\partial T} = \frac{V_T}{T} \ln \frac{I_C}{I_S} - (4+m) \frac{V_T}{T} - \frac{E_g}{kT^2} V_T \quad (4-7)$$

$$= \frac{V_{BE} - (4+m)V_T - E_g/q}{T} \quad (4-8)$$

式（4-8）给出了在给定温度 T 下基极-发射极电压的温度系数，从中可以看出，它与 V_{BE} 本身的大小有关。当 $V_{BE} \approx 750mV$ ， $T = 300^\circ K$ 时， $\partial V_{BE}/\partial T \approx -1.5mV/^\circ K$ 。

从式（4-8），我们注意到 V_{BE} 的温度系数本身与温度有关，如果正温度系数

的量表现出一个固定的温度系数，那么在恒定基准的产生电路中就会产生误差。

4.1.2 正温度系数电压

在 1964 年人们认识到^[2]，如果两个双极晶体管工作在不相等的电流密度下，那么它们的基极—发射极电压之差就与绝对温度成正比。如图 4.1 所示，如果两个相同的晶体管偏置的集电极电流分别为并忽略它们的基极电流，那么可得它们的基极—发射极电压的差值 ΔV_{BE} 的表达式为：

$$\Delta V_{BE} = V_{BE1} - V_{BE2} = V_T \ln \frac{nI_0}{I_S} - V_T \ln \frac{I_0}{I_S} = V_T \ln n \quad (4-9)$$

这样， V_{BE} 的差值就表现出正温度系数：

$$\frac{\partial \Delta V_{BE}}{\partial T} = \frac{k}{q} \ln n \quad (4-10)$$

这个温度系数与温度或集电极电流的特性无关。




图 4.1 PTAT 电压产生电路

Fig 4.1 Generation of PTAT voltage

4.1.3 带隙基准

根据上面得到的正、负温度系数，我们就可以产生一个与温度无关的基准电

压^[2]。令 $V_{REF} = a_1 V_{BE} + a_2 (V_T \ln n)$ ，这里 $V_T \ln n$ 是两个工作在不同电流密度下的双极晶体管的基极—发射极电压的差值。又由前文推导可知在室温下 $\partial V_{BE} / \partial T \approx -1.5 \text{ mV} / ^\circ \text{K}$ ，而 $\partial V_T / \partial T \approx +0.087 \text{ mV} / ^\circ \text{K}$ ，所以可以令 $a_1 = 1$ ，选择 $a_2 \ln n$ 使得：

$$(a_2 \ln n)(0.087 \text{ mV} / ^\circ \text{K}) = 1.5 \text{ mV} / ^\circ \text{K} \quad (4-11)$$

即 $a_2 \ln n \approx 17.2$ ，这样，得到零温度系数的基准为：

$$V_{REF} \approx V_{BE} + 17.2 V_T \approx 1.25 \text{ V} \quad (4-12)$$

实现电路结构如下图 4.2^[3]：




图 4.2 实现带隙基准原理的电路图

Fig 4.2 Actual implementation of the concept of bandgap reference

放大器 A1 以 V_X 和 V_Y 为输入，驱动 R_1 和 R_2 ($R_1 = R_2$) 的上端，使得 X 点和 Y 点稳定在近似相等的电压，基准电压可以在放大器的输出端得到。根据前面的分析可知图中流过右边支路的电流为 $V_T \ln(n) / R_3$ ，因此输出基准电压为：

$$\begin{aligned} V_{out} &= V_{BE2} + \frac{V_T \ln n}{R_3} (R_3 + R_2) \\ &= V_{BE2} + (V_T \ln n) \left(1 + \frac{R_2}{R_3} \right) \end{aligned} \quad (4-13)$$

为了得到零温度系数，必须使 $(1 + R_2/R_3)\ln n \approx 17.2$ 。

4.1.4 基准电流的产生

基准电流的产生通常是通过基准电压转换得到。其结构如图 4.3 所示^[4]。




图 4.3 电阻形式的基准电流源

Fig 4.3 current source reference using resistor

带隙基准电压源产生的基准电压通过运放，晶体管和电阻构成的负反馈电路转换成电流并通过电流镜镜像输出，由图可知：

$$I_{ref} = \frac{V_{ref}}{R} \quad (4-14)$$

V_{ref} 为带隙基准电压源的输出电压，若电阻为理想电阻则得到的基准电流 I_{ref} 将与电源电压无关，温度系数与 V_{ref} 相同。这种结构的输出电流特性与电阻的关系很大，实际上不可能有理想的电阻存在，在实际的工艺中电阻的绝对值偏差较大且具有一定的温度系数，因此需在电路中可以加入 trimming 结构。相同的工艺下，电容的精度和温度系数比电阻要好得多，可以用开关电容电路来代替电阻，得到电流为：

$$I_{ref} = 2 \cdot V_{ref} \cdot C \cdot f_{ref} \quad (4-15)$$

其中 C 为 C_1, C_2 的电容值，为时钟频率。由于两相时钟信号的实现比较复杂，有些系统不支持，因此也可以采用如下图 4.4 的结构。




图 4.4 电阻比例形式的基准电流源

Fig 4.4 current source reference in form of resistance ratio

由图可知：

$$V_{GS1} = I_{R2} \cdot R_2 = R_2 \cdot \frac{V_{ref}}{R_1} = R_2 \cdot \frac{V_{ref}}{R_1} = \frac{R_2}{R_1} \cdot V_{ref} \quad (4-16)$$

将上式对温度求导可得：

$$\frac{dV_{GS1}}{dT} = \frac{R_2}{R_1} \left(\frac{dV_{ref}}{dT} + \frac{dR_2}{dT} - \frac{dR_1}{dT} \right) \quad (4-17)$$

如果 R_1 和 R_2 具有相同的温度系数且 $R_1=R_2$ ，则 V_{GS1} 的温度系数与 V_{REF} 的温度系数相同，这样就可以得到同样温度系数的电流。

4.2 LDO 线性稳压器

4.2.1 线性稳压电源的工作原理

低压差 (Low Drop Out, LDO) 线性稳压器具有结构简单、低噪声、低功耗以及小封装和较少的外围应用器件等突出优点, 在便携式电子产品中得到广泛的应用。LDO 属于DC/DC 变换器中的降压变压器, 在负载一定的情况下, 输入电压在一定范围内, LDO电路系统能够保证输出电压稳定。

电压变换器是一个恒压源^[5], 它能够随着负载电阻 R_{load} 的改变而改变自身内阻 R_{in} , 从而输出一个恒定的电压值。恒压源 (如图4.5所示) 的内阻必须远小于外电路负载, 这样才能保证负载电阻在一定范围内变化时, 输出电压是一个恒定的值。电压源的输出电压如下:

$$V_{out} = V_{in} \times \frac{1}{1 + R_{in}/R_{load}} \quad (4-18)$$

当电压源空载 ($R_L = \infty$) 时, 最大输出电压 $V_{out-max}$ 等于输入电压 V_{in} 。




图 4.5 恒压源原理结构图

Fig 4.5 the principle of voltage source

随着负载由无穷大开始降低, 输出电压也随之降低。为方便描述, 此处引入一个参数: 输出电压误差率 E_{V0} 。 E_{V0} 被定义为: 电压源空载时的输出电压 $V_{out-max}$ 与其有负载时的输出电压 $V_{out-load}$ 的差值的百分率:

$$E_{VO} = \frac{V_{out-max} - V_{out-lord}}{V_{out-max}} \times 100\% \quad (4-19)$$

用 V_{in} 代替 $V_{out-max}$ ，用式（4-18）替换 $V_{out-lord}$ ，则电压误差率可以用电阻的比值来表示：

$$E_{VO} = \frac{R_{in}}{R_{in} + R_{lord}} \times 100\% \quad (4-20)$$

可见输出电压误差率随着负载的降低而升高。为使电压误差率最小化，需要一个能够感应负载变化的电路，并通过反馈调整可变内阻，使其与负载的比值为一个常量，则 R_{in} 与 R_{lord} 成线性关系： $R_{in}=kR_{lord}$ 。电路图如图4.6：




图4.6 R_{in} 与 R_{lord} 呈线性关系的恒压源

Fig 4.6 voltage source with a linear self-resistor

能够完成这样一个功能的电路基本上是一个线性电压变换器。

典型的串联式线性稳压电源的功能框图如图 4.7 所示^[4,7]。它主要由误差放大器(Error Amplifier)、基准电压源(Voltage Reference)、调整管(Sense Pass Transistor)和反馈网络(Feedback Network)四大部分组成：

1、基准电压，是 LDO 工作的比较点。它与反馈信号形成电压误差，输送给放大器。为适应低压低功耗的要求，通常采用带隙基准电压源，具有良好的精度和热稳定性。带隙基准电压的原理已如前文所叙。

2、反馈网路，完成对 V_{out} 的比例缩小，并将结果于基准电压进行比较，产生误差。通常，反馈网络采用电阻分压的方式实现。稳定的时候，电压 V_F 等于基

准电压值，因此，在空载的情况下，调整管的输出电流取决于基准电压和电阻 R_2 的比值。

3、误差放大器，将基准源和反馈网络产生的电压误差信号放大，控制调整管的栅极，进而调整 LDO 的输出电压。在稳定的情况下，满足下式：

$$V_{out} = (1 + \frac{R_1}{R_2})V_{REF} \quad (4-21)$$

式(4-21)仅在 V_{in} 远大于 V_{out} 的情况下成立，即要求功率调整管处于饱和区。电路的设计通常取决于调整管。一般地，误差放大器对调整管的驱动问题被转化为其驱动容性负载的能力。

4、功率调整管，被误差放大器驱动，为输出负载提供相应的大电流。从提高效率的角度来看，设计总是希望功率调整管的导通电阻很小，同时又具有一耐压能力。通常，功率调整管的导通电阻阻值决定了 LDO 的最小压降电压。由于其容抗很大，所以要求误差放大器要有很强的驱动能力。比较理想的功率调整管是增强型 PMOSFET。PMOSFET 衬底和源端接高电位，漏端接低电位。只有栅压足够低时 PMOS 管导通。




图 4.7 典型的串联式线性稳压电源功能框图

Fig 4.7 the principle of typical LDO

整个系统工作过程为：当系统上电后，电路开始启动，基准电压源电压快速

建立，为系统内部提供一个具有高精度度和良好热稳定性的基准电压。当负载 R_L 或输出电流 I_O 变化时，通过采样电阻 R_1 、 R_2 得到一个输出反馈电压 V_F ， V_F 连接到误差放大器 EA 的同相输入端，与连接在误差放大器 EA 反相输入端的基准电压 V_{REF} 进行比较，通过比较放大器将误差信号放大后控制调整管的工作点作一定的变化，从而形成负反馈，保证了输出电压 V_O 稳定在规定的电压值上。

由此可见，串联式线性稳压器可以看成是一个电压负反馈放大器，由误差放大器和调整管组成基本放大单元，输入电压作为电源电压，基准电压作为误差放大器的输入信号，采样电阻 R_1 、 R_2 构成反馈网络。

4.2.2 LDO 性能参数分析

在了解了LDO的工作原理之后，我们来分析一下影响电路参数的各种因素。对于LDO，主要考虑的因素有：压降、静态电流、效率、负载调整能力、线性调整能力、负载瞬态响应、频率响应、精度等。下面对各因素进行说明^[6]：

一、压降 (Dropout Voltage) $V_{Dropout}$

LDO输入电压大于输出电压一定数值时，系统具有保证输出电压稳定的能力，当输入电压减小到某一临界值时，系统失去对输出电压的调整能力， $V_{Dropout}$ 定义为临界点处输入电压和输出电压之间的差值。在实际设计中，应使压降区 (Dropout Region) 越窄越好。

设PMOS调整管在临界点处的线性电阻为 R_{on} ，负载电流为 I_o ，则有：

$$V_{Dropout} = V_{in} - V_{out} = I_o R_{on} \quad (4-22)$$

设计中应尽可能地降低PMOS调整管临界工作点时的导通电阻。

二、静态电流 I_q

静态电流定义为输入输出电流之差，它反映了LDO内部电路消耗的功率。静态电流由偏置电流（提供给基准源、采样电阻和误差放大器）与调整管的驱动电流组成。

为了得到最大的电流效率，减小内部电路的功耗，设计的静态电流值越小越好。

三、效率 η

LDO效率与输入电压有关，定义为：

$$\eta = \frac{I_o V_o}{(I_o + I_q) V_I} \times 100\% \quad (4-23)$$

其中 I_o 是输出电流； V_o 输出电压； I_q 为静态电流； V_I 为输入电压。在设计中应降低 I_q 和 $V_{Dropout}$ ，在应用中应减小输入和输出电压之间的差值。

四、负载调整能力 $\Delta V_o / \Delta I_o$

负载调整能力是指当负载发生变化时，输出电压保持恒定的能力，定义为：

$$\frac{\Delta V_o}{\Delta I_o} = \frac{1}{\beta g_a} \left(\frac{R_1 + R_2}{R_2} \right) \quad (4-24)$$

其中 β 为功率管的电流增益； g_a 为误差放大器在工作点时的跨导。显然提高负载调整能力的关键是增大 β 和 g_a ，同时这也可以提高输入电压发生变化时系统保持输出电压稳定的能力，即线性调整能力。

五、线性调整能力 $\Delta V_o / \Delta V_I$

线性调整能力是指当输入电压变化时，输出电压保持恒定的能力，定义为

$$\frac{\Delta V_o}{\Delta V_I} = \left[\frac{1}{(R_{ds} + R_L) \beta g_a} \right] \left(\frac{R_1 + R_2}{R_2} \right) \quad (4-25)$$

其中 β 为功率管的电流增益； g_a 为误差放大器在工作点时的跨导； R_L 为负载电阻； R_{ds} 为调整管源漏间的等效电阻。显然增大 β 和 g_a 可提高线性调整能力。

六、负载瞬态响应

负载瞬态响应为负载电流突变时引起输出电压的最大变化，它是输出电容 C_o 及其寄生电阻ESR和旁路电容 C_b 的函数，其中 C_b 的作用是提高负载的瞬态响应。最大瞬态电压变化 $\Delta V_{tr, \max}$ 定义为：

$$\Delta V_{tr, \max} = \frac{I_{o, \max}}{C_o + C_b} \Delta t_1 + \Delta V_{ESR} \quad (4-26)$$

$$Z_o \approx \frac{R_{ds}(1 + sR_{ESR}C_o)}{[1 + s(R_{ESR} + R_{ds})C_o] \times [1 + s(R_{ESR} // R_{ds})C_b]} \quad (4-28)$$

式(4-25)为LD0转换器开环传输函数的一部分。因为 $V_o/V_i = A_v = g_b * Z_o$ ，再加上运放的输出极点，由此可得到系统的极点(Pole)和零点(Zero)。由于采用折叠式共栅共源运算放大器，运放的输出点阻抗是 $g_m r_o^2$ 量级，因此运放的输出极点是主极点。

因此，系统中存在的零、极点总结如下：

主极点：

$$P_1 \approx \frac{1}{2\pi R_{out} C_{par}} \quad (4-29)$$

次极点：

$$P_2 = \frac{1}{2\pi(R_{ds} + R_{ESR})C_o} \approx \frac{1}{2\pi R_{ds} C_o} \quad (4-30)$$

第三极点：

$$P_3 = \frac{1}{2\pi(R_{ds} // R_{ESR})C_b} \approx \frac{1}{2\pi R_{ESR} C_b} \quad (4-31)$$

零点：

$$Z_1 = \frac{1}{2\pi R_{ESR} C_o} \quad (4-32)$$

由于 R_{ESR} （在 $10 \text{ m}\Omega \sim 500 \text{ m}\Omega$ 之间，一般不超过 $2 \text{ }\Omega$ ）和 C_b （几个pF）都很小，第三极点和零点和另外两个主要的极点距离很远，对系统的影响很小，因此只要在剩下且相互远离的两个极点中，将单位增益带宽（GBW）控制在两极点之间，即可得到满意的相位裕度，确保系统的稳定。

八、精度 Accuracy

系统的精度主要是由以下因素在输出端引起的误差电压产生：线性调整率、负载调整率、基准电压的漂移、误差放大器输出电压的漂移、采样电阻误差、温度因子等。其中对精度影响最大的是基准电压的漂移、误差放大器输出电压的漂移和采样电阻的误差。

综合以上因素，LDO 设计的关键是小的 V_{Dropout} 、稳定的基准源、高增益和高带宽误差放大器以及小的静态电流等。

4.3 系统电路实现

对本项目来说，LDO 的设计主要有如下两个技术难点：一，电源电压要求最高达到 5.5V，而系统采用得是 TSMC 0.25um, 3.3V 的器件，其 MOS 管通常耐压只能是 3.6V，因此，在整个的电路设计中，保证管子的耐压非常重要；二，系统采用的是电池供电，因此，其电源电压必须能够满足 2.7V 到 5.5V 的供电范围。因此，采用的 bandgap 必须具有这么高的一个工作电压范围；三，大的输出电流，为了给整个系统提供电流，考虑到整个 LVDS 系统的功耗，设计要求 LDO 最大能够提供 200mA 的电流，如何保证系统环路稳定性是本系统的一个大难点。

4.3.1 1.2V bandgap

基于上面的分析，本系统采用如下图 4.9 所示结构。由于本文所述的带隙基准电路用于输入电压范围为 2.7V~5.5V 的 LDO 转换器中。因此要求 bandgap 具有大的电源工作范围。PMOS 电流镜保证了 $Q_1 \sim Q_4$ 的集电极电流相等。电路采用 NMOS 和 PMOS 共源共栅结构以抑制 MOS 器件的沟长调制效应，减小对电源的依赖，提高电源抑制比。为了保证管子的耐压，MP11~MP15 和 MN21~MN22 管采用 2.5V 的器件。其它的采用 3.3V 器件。另外给 P3 额外做了偏置电路，以扩大结构的工作电压范围。 $Q_1 \sim Q_4$ 采用 1: 8: 1: 1 的比例，从 layout 考虑，做了两个 dummy 管。MN3 管引入启动电路。





图 4.9 基准电压源整体电路


Fig 4.9 bandgap reference with start-up circuit

4.3.2 OPA 结构


系统采用三级（含驱动输出）运放结构。第一级提供放大，第二级将电压转换成电流，第三级驱动输出。电路如下图 4.10 所示。系统主极点设于输出端，增益在第一次主极点之前降到 0db，这样就可以降低对串联等效电阻的依赖，从而在没有串联等效电阻情况下就达到稳定，提供系统性能，降低应用的成本和复杂性。Ra、Rb 组成分压器给误差放大器提供反馈电压。工作原理如前文分析，这里不再叙述。



(a)



(b)




(c)

图4.11 (a) 启动能力 (b) 温度特性 (c) 瞬态响应


Fig 4.11 (a) start-up response (b) temperature characteristic
(c) transient state response

4.4.2 OPA 仿真结果

主要考查其增益和相位。结果如下图 4.12 所示。(a) 图仿真的是不同 corner 和温度时, 负载 200mA 电流时候的增益曲线, 直流增益在 60dB 左右。(b) 图是不同负载电流时候的相位曲线, 电流从 200mA 变化到 0.1mA。结果显示此运放有良好的增益和相位裕度, 可以稳定工作。



(a)



(b)

图4.12 (a) 增益曲线 (b) 相位曲线

Fig 4.12 (a) Gain plot (b) Phase plot

4.4.3 LDO 整体仿真结果




图4.13 (a) 瞬态响应 (b) 电源调节 (c) 负载调节

Fig 4.13 (a) transient state response (b) power regulation (c) load regulation

根据前面所示系统电路图，我们对整体电路进行仿真。取负载电容为 $4.7\mu\text{F}$ ，ESR电阻 0.1Ω ，输入电源电压为 $2.7\text{V}\sim 5\text{V}$ ，要求输出电压 3.3V 。所有的仿真都是在TT，SS，FF 和 -40 到 125 度范围内进行。整体仿真结果如图4.13所示：(a)是瞬态响应曲线。(b)是电源调节。(c)是负载调节。结果显示，本LDO工作良好。达到预定目标。

参考文献

- [1] 张波, LDO 线性降压变换器的研究(学位论文), 成都: 电子科技大学, 2004
- [2] B. Razavi, Design of Analog CMOS Integrated Circuit, 西安: 西安交通大学出版社, 2001: 312~317
- [3] D. Hilbiber, A New Semiconductor Voltage Standard. ISSCC Dig. Of Tech. Papers, pp.32-33, Feb, 1964
- [4] Y P Tsividis, Accurate analysis of temperature effects in IC-VBE characteristics with application to bandgap reference sources[J].IEEE J. Solid-State Circuits, 1980, vol.SC-15: 1076-1084
- [5] Bang S. Lee. Understanding the Terms and Definitions of LDO Voltage Regulators, TI Company, Inc. 1999
- [6] Tom Kugelstadt. Fundamental Theory of PMOS Low-Dropout Voltage Regulators, TI Company, Inc., 1999
- [7] Leung K. N., Mok P.K.T. Three-stage large capacitive load amplifier with damping-factor-control frequency compensation. IEEE Journal of Solid-State Circuit, 2000 35(2):221-230

第五章 LVDS 接收器前端电路

随着数据率和传输距离的提高，接收器的性能要求不断提升。由于高速长距离下码间干扰已经到了很严重的地步，不得不使用均衡技术；长传输线上的线上衰减，要求必须使用具有大输入摆幅的预接收放大器。本章先介绍均衡技术，然后分析本项目所采用的均衡器的原理和性能。最后分析和设计预放大器以及其它电路的结构。

5.1 均衡器技术的概念

对于信号的高速长距离传输，电缆可以看成有损的传输线。它具有高通滤波器的特性，从频域的角度来看，电缆是一个带限网络，当发送器的信号经电缆传输时，信号的高频分量被衰减，电缆的趋肤效应使高频分量的传输速度慢于信号的低频分量，信号出现频散。从时域来看，信号的频散使得接收到的信号幅度降低，脉宽变大，当前码元收到以前码元能量的干扰。尤其是在一串连续不变的信号后出现一个脉冲切换，该脉冲就会因电缆的带限效应出现严重的失真。如果脉冲幅度达不到接收器的检测阈值，则该信号不被正确检测。因此，为了减小传输数据的误码率，在接收器的前端，通常要加入均衡器，以补偿电缆对信号的衰减。这一点可以从下表 5.1 得到印证。表中数据表明，在不到 400MHz（365MHz）时，数据衰减就已经达到-3dB。均衡器的原理可以用图 5.1 来说明^[1]。




图 5.1 均衡器的工作原理

Fig5.1 Concept of equalizer

发送信号经过具有低通特性的电缆后被衰减，为了补偿被衰减的信号，均衡器应具有高通特性以增强接收信号的高频成分。理想情况下，经均衡器补偿后的信号频响应为全通特性，被电缆衰减的频率成分被全部补偿。但考虑到均衡器本身也是带限系统，在高频时，均衡器的频响也呈现低通衰减趋势，因此，在均衡器的设计中只要补偿信号频率及其低次谐波（二阶、三阶分量）就可以。考虑到实际电路实现时，电路及外部噪声是不可避免的，因此也希望均衡器在高频时呈现低通的特征。

表 5.1 线上衰减

Table5.1 Loss on cable

Cable: RG-58, l=10m, Data Source: Cable Manufacturer			
Frequency(Hz)	Loss(dB)	Frequency (Hz)	Loss(dB)
100M	-1.464	600M	-4.004
200M	-2.139	700M	-4.386
300M	-2.685	800M	-4.75
400M	-3.163	900M	-5.099
500M	-3.599	1G	5.436

实际中，均衡器既可以设计在发送器端，比如预加重技术；也可以放在接收器端，但本质都是一样的，两种技术要么是寻求加强高频分量，要么就是压低低频分量，以实现信号高低频分量的一致。

下面简单介绍几种均衡技术^[1, 2, 3, 4, 5]：

一、发送预加重

所谓预加重，就是在发送器端预先增加信号高频分量的能量。通过设计，使预加重的信号分量和线上衰减叠加后刚好抵消，从而在接收端产生一个平坦的频率响应特性。因其设计直观简单，是最早应用于 LVDS 收发器的一种均衡技术。

因为并行数据总线通常可以用来给 FIR（有限脉宽响应）滤波器作数据输入，预加重也可以采用 FIR 滤波器实现。其是可以做到更加精确，缺点是结构太过复杂。相对来说采用模拟方法结构就相对比较简单。模拟方法的预均衡器方法原理是采用一个占空比不是 50% 的信号控制，使得高频部分增加一个驱动，这个结构与原先的结构叠加，从而实现与均衡功能，其均衡的量则由这个非 50% 占空比的控制信号决定。控制信号的产生可以依靠一个常见的 DLL 来实现。其常见的一个结构见图 5.2 所示^[6]，




图 5.2 模拟预加重均衡器的实现

Fig5.2 Driver with analog pre-emphasis equalizer

其工作原理是，P1、P2、N1、N2 直接由信号控制，而 P1B、P2B、N1B、N2B 则由经过调制的占空比非 50% 的信号控制。P1、N2 打开所驱动的管子时，P1b、N2b 也同时打开所驱动的管子，只是时间较短。这样，在这段较短的时间内，流过电阻 $R=100\ \Omega$ 的电流会超过 3.5mA，LVDS 信号 OUT1 和 OUT2 的摆幅会超出 350mV 一定的幅度，实现了预均衡功能，从而使信号更加稳定和可靠。

二、发送预减重

在发送端添加预减重滤波器以提前减少低频信号组份的功耗是另外一种发送

端均衡技术。它最简单的实现原理就是在信号的转换边沿增加信号的幅值，而当没有转换的时候便减小信号幅值。在[10]中采用的预均衡技术，前位信号的“反”被用作减重均衡器的加重信号。因此，如果“0”到“1”转换时，信号幅度增加，而在“1”到“0”转换时，信号幅度减小或者反方向增加。当信号没有发生转换时，加重信号与当前信号相反，信号摆幅减小。为了更好地控制脉冲强度。辅助 3 位 DAC 被用来设置加强等级。

三、无源均衡

所谓无源均衡器就是整个均衡器完全采用无源器件包括电阻、电容、电感等器件设计而成的均衡器。无源均衡器可以用于一个很宽的比特率范围并且功耗相当低。缺点是要采用电容乃至电感。通常来说，无源均衡器更多的是应用在接收信号摆幅比较大、接收器敏感度较高的场合。

四、有源离散时间均衡

离散 FIR 滤波器作为一种成熟的数字均衡方法，已经广泛地应用于硬盘读通道均衡器^[11]和宽带调制均衡器之中^[12]。根据电路实现时采用的延迟线（tap delay line）和乘法器的阶数，离散 FIR 滤波器可分为四类：

- 1、全数字实现
- 2、数字延迟线 + 倍数数模转换器（MADC）
- 3、串行采样延迟线 + 模拟乘法器
- 4、并行采样延迟线 + 模拟乘法器

其中，前两种结构要求采用高速 ADC 来将接收到的模拟信号转换数字信号，这在 CMOS 技术条件时难以满足高频要求。第三种延迟线是用单位增益采样保持电路来实现，模拟信号不需要高速 ADC 直接通过延迟线，这种结构的缺点是每一级采样保持电路的非线性、时钟馈通和有限带宽都会给信号引入歪斜（distortion）和衰减。这些歪斜和衰减在信号线上会不断积累。它的另外一个问题就是结构要求高频时钟和宽带采样保持电路。

五、有源连续时间均衡

有源连续时间均衡器，就是常说的模拟均衡器。

为了实现均衡，均衡器可以利用多路径放大器将信号分成两路。一条路径包括一个高通滤波器或峰值响应滤波器以放大信号高频分量。另外一路则是个全通滤波器和低通滤波器，它的作用主要是与第一条路径匹配时间延迟。将这两路信号进行权重相加，就可以等效为一个可变增益的高通滤波器，其增益因子可以通过控制两个路径的权重来改变。这个特性为均衡器的自适应能力提供了可能。

图 5.3 所示是一个常见的 CMOS 连续时间自适应均衡器示意图^[13]。如上所分析的，接收器输入信号首先经过一个均衡滤波器。该均衡器包括两条路径。一条单位增益路径，相当于缓冲器，作用是实现延迟匹配；一条高频增强路径，该路径补偿传输线上的高频损耗。被均衡的信号然后作为一个比较器的输入。这个比较器具有固定的输出摆幅，这样，信号从该比较器的输出就可以有规定要求的边沿时间和幅值。




图 5.3 连续时间自适应均衡器结构图

Fig5.3 Block diagram of continuous-time adaptive cable equalizer

图中的高通滤波器、整形电路和错误比较器组成了一个自适应环路。在该结构中，这个自适应环路的输出用来控制均衡滤波器中高频通路的增益。这个控制信号是通过比较器的输入和输出信号中高频分量比较来决定的。两对高通滤波器和整形电路用来获得信号中的高频分量，而误差比较器则用来比较两者之间的差值。比较后产生的输出因为含有高频噪声，用一个电容 C 滤波。然后信号就成

了控制信号。

这个结构有三个主要的缺点限制了它的性能。一个是低频滤波器的极点不能控制，均衡器的控制范围和均衡精度受到了限制。为此，在论文[14, 15]中都分别提出了不同的方法，如使用双通道中综合控制极点来调节增益等等。第二个问题是两个通路中延迟的匹配问题。设计中为了更好的匹配两条路径中的延迟，两通路中必须采用完全一样的放大器。但是哪怕是这样，由于两边负载和路径的不一致，延迟上的差别还是难免。在高频应用中，这个差别变得不可接受。第三个问题是，传统的运算放大器都是采用反馈电阻来提供准确的增益和低线形度，这种负反馈结构同样极大限制了均衡器高频时候的应用。

对于第二、三个问题，在[15]中，作者提出了一种不用反馈结构的多路径宽带均衡器，这是一种非常有创意的设计。均衡器结构见下图 5.4 所示。在这个结构中，放大器增益控制是通过负载电阻来实现的，这样就消除了反馈阻抗的问题。这个均衡器包含一对 RC 高通滤波器和放大器。滤波器电阻一端连接到 V_{tt} ，它的值是信号的共模电平。对于不需要端接共模电平的系统，这个 V_{tt} 是不需要的。




图 5.4 无反馈路径的宽带多路径放大器

Fig5.4 Wideband split path amplifier without feedback loop

5.2 项目中均衡系统的设计

本项目设计的收发器,要求均衡器具有自适应均衡功能以应用于不同传输线,发送器预均衡技术不能满足要求;并要求传输距离最多可以 10m 正确接收。传输线的线上衰减比较大,信号摆幅在接收端已经相当的小,对增大信号摆幅有着强烈的要求,无源均衡技术不能满足要求;又因为信号速度最高达 2Gbps,相对来说比较高,数字滤波器的诸多限制使得它不能成为首选。综合考虑,本项目选择了模拟自适应均衡技术。在模拟均衡里面,因为速度并没有高到一个不得不区分高频和低频分开均衡以提高均衡精度的地步,比如 10Gbps。为了提高系统的反应速度和降低复杂度。只使用了单通道反馈均衡。因为本论文中,均衡器使用了一种新的结构,不必再使用多路径放大器,所以均衡器还是使用了反馈。

本项目采用的包括预放大器和均衡系统的 LVDS 接收器前端电路结构图如图 5.5 所示。




图 5.5 LVDS 接收器前端电路

Fig5.5 Front-end Circuit of LVDS receiver

电路主要包含有:预放大器、均衡器、截割电路(Slicer)、高通滤波器、整形电路、误差比较器等部分。除了预放大器在下一节介绍外,其他部分的设计都

会在本节后面各部分进行详细的解释和设计分析。同时为了清晰，还有一部分专门分析这个均衡反馈的控制原理。

5.2.1 均衡电路分析

均衡电路的模块图和单元电路如图 5.6 所示^[13]。




图 5.6 项目采用的均衡器

Fig5.6 Equalizer used in our project (a) Block diagram of equalizer system
(b) Circuitry of unit filter cell (C) Equivalent circuit

为了达到足够的高频增幅和带宽，整个均衡器由三个均衡滤波单元级联而成，每一级都被两个控制信号调整，一个是低频增益控制信号、一个是高频增益控制信号端。在项目设计中，其中高频增益控制端由反馈自动控制，低频增益控制端


则由外面手动控制。通过手动自动控制并举的方法，达到更好的均衡效果。在均衡单元的后面，级联了两个源跟随电路，这是为了消除后面负载的大电容对均衡单位的影响。同时保证输出的共模电平满足后级电路的要求。

单元均衡滤波器电路见图 5.6 (b) 所示，该电路结构具有一个将高低通信号合并在一起的统一路径。这种结构相对上面介绍的多路径实现的均衡器由几个好处。首先，多路径结构要求信号的叠加，这会在输出节点增加寄生电容；而图 5.6 (b) 中结构的合并路径便没有这个问题。另外，由于这种结构采用的是源极退化电容 (C_{d1} , C_{d2}) 来调节，这样，A、B 点各个管子的寄生电容便也成了调节电容的一部分，这样破坏高频特性的寄生效应就减小了许多；第二，合并路径后，高低频路径之间的延迟匹配便得到了保证。


其它部分。M1 控制低频增益，控制 M1 的 g_{ctrl} 端连接到作为一个 PIN 脚连接到外围，它的值可以进行人工调节，实现人工控制。如果不需要调节，则将其连接到电源电位就可以，M1 工作在深线形区，构成一个由 g_{ctrl} 控制的可调电阻。控制端 Z_{ctrl} 接到误差比较器的输出，通过反馈系统实现自适应控制。

C_{d1} 和 C_{d2} 是两个用 MOS 工艺做成的可变电容。可变电容和电阻的原理下一节详细分析。改变它们的电容值便可以改变高频增益。另外一个无源电阻 R_D 用来提供一个合适的最小低频增益，以防环路进入过低的增益状态。为了减小输出节点的电容，达到大带宽，负载电阻我们采用多晶电阻做成。

均衡滤波器单元和整个均衡电路仿真结果分别如图 5.7(a)和(b)所示。



(a) 单元响应



(b) 系统响应

图 5.7 均衡器频率响应

Fig5.7 Equalizer 's AC Response (a) Cell response (b) Equalizer response

电路作为高通滤波器的工作原理分析如下：

因为电路是对称的，所以我们采用半边等效电路来分析，可变电容和寄生电容合并在一起共称一个电阻，电阻值为 R_1 ，可变电容也一样，值为 C_1 。等效电路如图 5.6(c)所示。

对电路进行小信号分析，给出完整的小信号表达式，这里，因为表达式过于

繁重，在计算中，没有考虑输入管衬底接地导致的体效应。

小信号分析结果如下：

$$\frac{V_{out}}{V_{in}} = \frac{1 + R_1 C_1 S}{1 + R_L C_L S} \times \frac{-g_m R_L r_0}{r_0 R_L C_L R_1 C_1 S^2 + [R_L R_1 C_1 + R_L C_L R_1 + g_m r_0 R_1 R_L C_L + r_0 (R_1 C_1 + R_L C_L)] S + [R_L + R_1 + g_m r_0 R_1 + r_0]} \quad (5-1)$$

从表达式可知，均衡器单元共有三个极点。一个零点，外加一个在这个表达式中没有写出的前馈零点。因为这里太过复杂了，而且通常来说， r_0 相对很大，可以忽略。不考虑沟道调制效应和衬偏效应后简化的表达式如下所示。

$$\frac{V_{out}}{V_{in}} = \frac{1 + R_1 C_1 S}{1 + R_L C_L S} \cdot \frac{-g_m R_L}{(1 + g_m R_1) + R_1 C_1 S} \quad (5-2)$$

式中，两个极点： $W_{p1}=1/R_L C_L$ ， $W_{p2}=(1+g_m R_1)/R_1 C_1$ ，和一个零点 $W_Z=1/R_1 C_1$ 。由于 W_{p2} 肯定是在零点后面的，所以设计中，只要保证 W_{p1} 在零点的后面，即：

$$R_1 C_1 > R_L C_L \quad (5-3)$$

均衡滤波单元便表现出高通特性。而且因为 R_1 和 C_1 是受控的（因为 $Cd1$ 、 $Cd2$ 和 $M1$ 分别是可变电容和电阻），所以通过改变它们的值，就可以达到控制高通、改变均衡强度的要求。

5.2.2 可变电容和电阻

在 MOS 工艺中，如果 MOSFET 的源、漏和衬底接地，而栅电压升高，那么 $V_{GS} \approx V_{TH}$ 时反型层实现，当 $0 < V_{GS} < V_{TH}$ 时，器件工作在线形区。

考虑图 5.8 (a) 所示的结构。从一个很负的栅电压开始，当栅源电压 V_{GS} 从 V_{DD} 开始，栅上的电势将 N-阱中的电子吸引到氧化层界面。此时，MOSFET 工作在“积累区”，由于电容器的“两极板”被 t_{ox} 分隔，这个两端器件可以认为是单位面积电容为 C_{ox} 的电容器。该电容主要是栅氧化层平板电容。

随着 V_{GS} 下降，界面电子密度下降，在氧化层下开始形成耗尽层，器件进入弱反型，在这个模型中，电容为 C_{ox} 和 C_{dep} 的串联。当 V_{GS} 小于 V_{TH} 时，氧化硅-硅界面形成沟道，单位面积电容仍然为 C_{ox} ，图 5.8 (b) 画出了这个特性曲线^[16, 17]。

从特性曲线图可以看出，当电容电压表现为减函数时，电容对电压的变化表现得太过敏感了，这会损坏系统的稳定。为此应用中需取弱反型到积累区之间的那一段。测量得在 TSMC0.25um 工艺中， V_{GS} 在 $[-0.3, 0.6]$ 之间时是线形度最好的，这也是我们所要选取的控制范围。




图 5.8 MOS 可变电容

Fig5.8 MOS Varactor (a) Varactor structure (b) C- V_{gs} characteristic

可变电阻的工作原理利用的是工作于深线性区的 MOS 管。观察图 5.6 (a)，M1 的 V_{DS} (V_{AB}) $\ll V_{GS}$ ($V_{gctrl} - V_A$)，满足深线性区条件。此时，

$$R_{on} = \frac{1}{\mu_n C_{ox} (V_{GS} - V_{TH})} = \frac{1}{\mu_n C_{ox} (V_{gctrl} - V_A - V_{TH})} \quad (5-4)$$

可知导通阻抗是过驱动电压的函数。表 5.2 是测试的一个结果。可见 g_{ds} 在 $0.7 \sim 1.1$ 间与 V_{gs} 有良好的线性。

表 5.2 导通阻抗与 V_{GS} 的关系测试表

Table5.2 The relation between R_{on} and V_{GS}

Test condition: $W/L=5\mu m/0.35\mu m$ $V_D=V_S=400mV$								
$V_{GS}(V)$	0.6	0.7	0.8	0.9	1.0	1.1	1.2	1.4
$g_{ds}(u)$	34.4	138.5	298.8	464.4	620	765.5	901.9	1140
$R_{on}(K \Omega)$	29	7.2	3.35	2.15	1.61	1.3	1.109	0.88

5.2.3 自适应控制原理

为了理解自适应均衡的工作原理,分析一个简单线性电路的工作。如图 5.9。




图 5.9 均衡器工作模型

Fig5.9 Work model of equalizer (a) Simplified cable model (b) Equalizer model

设定数据比特率为 1b/s。(a) 图为由 4 组 RC 网络组成的基本电缆模型, 传输函数为一个单调递减函数。在传输中, 码间干扰 (ISI) 总是由短脉冲的衰

减决定。换句话说，当在一长串“0”后突然出现一个“1”，这时候的码间干扰最大。这一点可以通过表 5.3 的测试结果得到体现。从表中可以看到，当给出不同的输入数据脉宽：1s、2s、3s。通过（a）中电缆后，明显最大的 ISI 产生于最短脉宽的时候。因此，可以说设计均衡器和自适应环路的要求就是减小单个脉冲的码间干扰。

图 5.9（b）是简单的均衡电路模型。（a）中信号输出作为其 LC 带通滤波器的输入，均衡器输出 V_{out} 由来自传输线的输出 V_1 和带通滤波器的输出 V_2 权重相加而成。权重系数 α （ $0 < \alpha < 1$ ）决定了两个信号的相加比例。线型均衡器的传输函数为：

$$\frac{V_{out}}{V_1} = H(j\omega) = \alpha \cdot \frac{[1 - (\frac{\omega}{\pi})^2] + j\frac{\omega}{2\pi\alpha}}{[1 - (\frac{\omega}{\pi})^2] + j\frac{\omega}{2\pi}} \quad (5-5)$$

直流工作时，传输函数为：

$$H(0) = \alpha \quad (5-6)$$

在谐振频率 $\omega_r = \pi$ 时，传输函数为：

$$H(j\pi) = 1 \quad (5-7)$$

表 5.3 传输线脉冲响应

Table5.3 Pulse responses of cable

测试条件： C1=0.188		
Input Pulse width	Output pulse width	ISI
3s	2.91s	0.09
2s	1.77s	0.23
1s	0.29s	0.71

均衡器的工作原理也同样用分析传输线的方法在时域进行分析，表 5.3 示的 1s 脉宽信号的输入经传输线后进入均衡器后，当（b）中 $\alpha = 0.5$ 时输出信号

V_{out} 正好恢复为 1s, 当 $\alpha > 0.5$ 时脉宽小于 1s, 系统欠均衡; $\alpha < 0.5$ 时则大于 1s 系统过均衡。

现在来观察对于不同的的传输线特性(在这里通过改变图 5.9 中的 C1 参数来实现), 使均衡信号保持码间干扰为 0 时 α 的值。表 5.4 列出了各种情况下的特性参数值, 从表中可以看出, 电压摆幅和转换率都变化的非常的快, 而翻转时间则相对没有这么敏感。因此, 在自适应环路中, 用均衡器输出的转换时间作为信号的码间干扰大小的判断是相对合理的一个选择。

基于以上的分析, 在自适应环路中首先需要有一个可以产生标准转换时间的电路, 依靠这个电路对均衡器的输出进行比较。然后判断均衡器是过均衡还是欠均衡。然后产生一个负反馈。控制均衡器进行调整。所有的自适应系统中的模块, 下面将一一介绍它们的设计。

表 5.4 不同传输线条件下的最优化特性

Table5.4 Optimum transient characteristics of equalizer for different cable models

C1	α opt	Vswing(mV)	Slew rate at zero crossing(mV/s)	20%~80% transition time(ms)
0.125	0.30	148	465	567
0.188	0.19	94	286	595
0.250	0.14	68	198	632

5.2.4 截割电路 (Slicer)

截割电路在系统中的作用是产生一个与输入信号具有相同的数据位, 但具有固定转换时间和幅度的输出, 也就是说它的上升下降沿时间必须与输入无关。这个输出信号被用来与均衡器的输出进行比较。然后通过后续电路产生反馈信号。


根据前面的分析，需先测试本项目中正好均衡时，均衡器输出信号的转换时间。然后再进行电路的设计。

测试条件：输入脉宽：0.5ns 的方波；也就是我们的最高数据率。


测试系统：图 5.2 所示传输系统。

测试结果：下降沿时间：0.285ns；上升沿时间：0.475ns；差分信号摆幅：2.07V。

这个测试结果便是截割电路的输出要求，项目设计的系统结构图见图 5.10 (a) 所示。结构采用四级比较器级联以获得足够的增益和带宽。为了消除因为负载导致的带宽降级，后继的信号路径用一个预驱动电路与反馈路径上的高低通滤波器隔离。考虑到带宽的高要求（3dB 带宽高达 2GHz），比较器单元全部采用无源多晶硅电阻做负载。电路图见 5.10 (b) 所示。



(a) 结构图



(b) 比较器单元电路

图 5.10 截割电路

Fig 5.10 Slicer (a) Block diagram (b) Circuitry of unit comparator

图 5.11 是各级的输出波形。为了明了起见，提供的测试的是一个脉冲。

在具体的设计中，前两级电路的作用主要是实现将输入整形成一个与与输入转换时间完全无关的方波（完全无关自然不可能，近似为方波，使得其相关性可以忽略）。它的原理相当于一个高分辨率的比较器，将输入的信号边沿整形，上升沿和下降沿时间都非常的短，以至于前面信号的变化对放大器输出的边沿时间影响可以忽略。由于信号的摆幅与充电时间成正比，为了更好地实现要求，减小转换时间。前面两级的输出摆幅会比较低，特别是第一级。第三级的作用主要是缓冲滤波器负载对电路的带宽影响，因为截割电路后面带有无源的高通滤波器，负载电容比较大，如果没有一级作为缓冲，它将直接影响前面两级的性能。当然，多了一级以后功耗会有所上升，这是难免的。这一级还有一个作用就是弥补前面的问题，因为这一级没有减小边沿时间的压力，即放大倍数考虑不是很高，可以用来同时增大整形方波的摆幅，为最后一级的摆幅要求作准备。最后一级的作用便是产生要求的转换时间和信号摆幅。这四级为了达到高的转换速率，电流和功耗都是一个牺牲。




图 5.11 截割电路 (slicer) 的各级波形

Fig5.11 Output wave of slicer

5.2.5 高通滤波器

高通滤波器的结构很简单，就是普通的 RC 网络，如图 5.12 所示设计。由表 5.1 所得的传输线衰减可知高通滤波器的零点位置应为 365MHz。同时结合工艺，为了减小寄生电容导致的带宽变化，选择了 400fF 的电容，采用叉指金属电容结构。




图 5.12 高通滤波器电路 (a) 电路图 (b) 频率响应

Fig5.12 High-pass filter (a) schematic (b) Ac response

高通滤波器还有一个重要的作用。因为截割电路和均衡器的共模电平并不能保证一致，而在后续的整形电路中不同的共模电平会使得均衡出现错误。而高通滤波器的存在隔离了这个共模电平的影响，消除了这个问题。因为工艺电压 3.3V，考虑到阈值电压问题，我们选择共模电平为 $V_{DD}/2=1.65V$ 。这个电压由偏置电路给出。

5.2.6 整形电路

在反馈系统中，我们比较的是均衡器和截割电路（Slicer）输出信号转换时间，但这个差别体现在上半周和下半周时在符号上却是相反的，为了能够正确地给后面的误差比较器产生输入。必须使用整形电路（Rectifier），将差分信号的负半周“对折”上来，相当于将信号绝对化处理，同时达到双端转单端的目的。两个整形电路正好产生误差比较器输入。

图 5.13 的便是实际的整形电路，利用了差分电路中输入管共模点电平跟随于高电平输入的特性原理。




图 5.13 整形电路

Fig5.13 Rectifier

其传输函数的推导如下：

设计中 M1 和 M2 为对称结构。所以两个管子的尺寸是相等的，设为 W/L 。简单起见，分析中不考虑沟道调制效应和体效应等其它效应。可以写出流过 M1 和 M2 的电流为：

$$I_p = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{inp} - V_{out} - V_{TH})^2 \quad (5-8)$$

$$I_n = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{inn} - V_{out} - V_{TH})^2 \quad (5-9)$$

又流过 M1 和 M2 的电流之和等于 M3 的电流 (I_b)


$$I_p + I_n = I_b \quad (5-10)$$

联立 (8)、(9)、(10)，并求解。得到 5-11：


$$V_{out} = 2 + 2 \sqrt{1 - \frac{(V_{inn} - V_{TH})^2 + (V_{inp} - V_{TH})^2 - \frac{2I_b}{\mu_n C_{ox} \frac{W}{L}}}{2}} \quad (5-11)$$

从输出表达式可以看出，输出可以将 V_{inn} 和 V_{inp} 进行绝对值处理。因为无论 V_{inn} ， V_{inp} 哪个为正，哪个为负，对 V_{out} 而言，都是一样的。

验证原理的仿真波形见图 5.14 所示，在输入端给两个差分输入的波形，信号频率一致，但摆幅不一样，见 5.14 (a) 所示，从图上可以看出，在共模电平以上，大摆幅波形的值大于小摆幅，共模电平以下则相反。但是经过整形电路后，如图 5.14 (b) 所示，经过整形电路取“绝对值”以后，大摆幅输入的输出始终是大于小摆幅输入。这便是整形电路在整个系统中的主要功能。



(a) 整形电路输入



(b) 整形电路输出

图 5.14 整形电路输入输出波形

Fig5.14 Rectifier input output (a) Rectifier input (b) Rectifier output

5.2.7 误差比较器

误差比较器作为反馈通路上最后一个单元，它的作用是根据经过高通滤波器和整形电路处理的均衡器和 Slicer 电路输出进行比较，来判断均衡器是否适当均衡，还是欠均衡，抑或是过均衡。然后产生反馈信号，对均衡器的均衡强度重新进行调整。实现自适应要求。

电路图见图 5.15 所示，下面介绍一下本项目比较器的要求，至于比较器的设计方法和原理在[18]一书中有很详细的介绍。

设计的误差比较器采用两级拓扑结构以获得足够的增益和近乎轨对轨的输出电压范围。这么宽的电压范围可以保证能给均衡器足够的均衡控制信号。在设计中，反馈信号是给可变电容，根据前面的分析，电容的 V_{gs} 在 $[-0.3, 0.6]$ 范围内保持良好的线型，而与此同时，均衡器输入管的源端共模电平为 $0.4V$ 左右。因此，要求误差比较器的这个输出范围应该控制在 $0.1V < V_{out} < 1V$ ，同时需要一个限幅电路，使得当输出电平大于 $1V$ 时候，输出直接降到 $1V$ ，以防止可变电

容进入错误的区域。




图 5.15 误差比较器

Fig5.15 Error amplifier

5.3 其它电路设计

IEEE 对接收器的定义要求如下表 5.5^[19]，这一节后面主要对前端电路其它部分的电路设计进行说明和分析。

表 5.5 接收器要求说明

Table5.5 Receiver DC specifications

Symbol	Parameter	Conditions	Min	Max	Units
V_i	Input voltage range	$ V_{gpd} < 925\text{mV}$	0	2400	mV
V_{idth}	Input differential threshold	$ V_{gpd} < 925\text{mV}$	-100	100	mV
V_{hyst}	Input differential hysteresis		25		mV
R_{in}	Receiver differential input impedance		90	110	Ω

需要对表中数据进行说明的是,表中所有的电压都是相对于接收器地电位给出的。做出这个说明是因为在应用中,发送器和接收器之间的地电位通常来说会出现漂移。现阶段收发器采用差分信号驱动输出的一个主要重要原因,就是差分输出在接收端对地电位漂移不敏感,也就省却了设计准确的参考比较电压的麻烦。

另外一点需要说明,表中规定的接收差分阈值相对本项目的应用是偏大的,因为我们现在采用的数据率和传输线长度使得接收到的差分信号只有几十毫伏,这样一来对我们的预放大器的设计变得更加的苛刻,不仅要求大的输入摆幅和高带宽,还要求相应的增益,因为信号的转换时间越短,受到干扰的几率就越小。码间干扰和对均衡器的要求也会降低。

5.3.1 接收器匹配电阻

由上一章的分析可知,驱动器输出的是一个 3.5mA 的电流,为了实现电流向电压的转换,必须在接收器的差分输入端接一个差分终端电阻。出于对匹配线上阻抗的要求,接受器的输入阻抗应该为 90~110 Ω 。

通过计算可知,终端电阻消耗的功耗最多不到 $P=I^2R=(3.5\text{mA})^2100\ \Omega < 2\text{mW}$ 。将这个电阻集成在片内是比较合适的,这样可以减小片外设计的难度,而且可以提高匹配精度。不过问题在于,在实际的设计中,封装等其它工序和应用中的一些工作都会对实际的接收器输入阻抗造成影响。如果采用非可调电阻便会在某些情况下不能满足系统的要求。综合考虑,我们选用了可调的片上集成电阻。

在设计中还要考虑的一个重点是,接收器输入电容应该被设计得尽量低。因为这个电容会造成不良影响。如限制带宽。更严重的是,在高频下,接受器的输入电容会对地形成旁路,出现电流泄露进一步减小信号幅值,以及改变终端阻抗特性。因此需要在电容和阻抗实现上折中考虑。

项目设计中匹配电阻还是使用前面所分析的可变电阻方法来实现。所以设计的原理就不再重复。

5.3.2 预放大器

预放大器的作用主要有两个

1、信号经过传输线以后，信号共模电平会有大约正负 1V 的变化，在表 5.5 中已经写出。预放大器的输入范围必须在 0~2.4V。因此放大器的第一个功能就是抑制共模电平的变化。

2、放大信号，LVDS 输出的信号本来就比较小（3.5mA），经过长距离的传输线后，接收端检测到的信号会只有几十毫伏。为了将信号放大以达到逻辑电平值。在预放大器部分必须具有相当的增益。

项目采用的预放大器电路如图 5.16 所示^[2]，放大器分三级，第一级提供高的共模输入范围，后面两级则提高增益。




图 5.16 预放大器

Fig 5.16 Pre-amplifier


为了不给后面的均衡带来更大压力，预放大器必须保证在信号频率及其低次谐波如二阶分量可以比较平坦地通过。根据我们的设计要求，这里的-3dB 带宽为 2GHz 左右。

共模电平的大变化范围和后面电路特别是反馈通路对共模电平的敏感，让电路中对共模电平抑制必须认真设计。在版图设计中应该尽量保证电路的对称


性。在电路设计中，这里对第二级差动对分析可得，其共模电压增益为：

$$A_{v,CM} = -\frac{\Delta g_m [R_{L2} \parallel (\frac{1}{C_{LS}})]}{(g_{m21} + g_{m22})[r_{0Mb2} \parallel (\frac{1}{C_{pS}})] + 1} \quad (5-12)$$

式中， C_p 是输入共源端（即 M_{b2} 的漏端）看到地的电容。 $\Delta g_m = g_{m1} - g_{m2}$ 是输入管的跨导失配。



(a) 瞬态响应



(b) AC 响应

图 5.17 预放大器的瞬态和频率响应

Fig 5.17 pre-amp's transient and AC response (a) transient response (b) AC response

预放大器的仿真波形如图 5.17 所示。从 (a) 中可以看出，在输入给了 2.2V 和 0.2V 两个不同的输入共模电平的情况下，输出始终保持在了大约 1.7V 的共模电平范围。实现了良好的共模抑制性能。(b) 是一个频率响应图。可见其-3dB 带宽达到了 1.5GHz。满足我们的要求。

5.3.3 失效分析与保护

重画第一章中的 LVDS 原理图于图 5.18。




图 5.18 LVDS 工作原理图

Fig5.18 LVDS block diagram

这个点对点结构。驱动器由一个恒流源驱动一对差分信号线。在接收端有一个高的直流输入阻抗（几乎不会消耗电流），接收器将这个电压转换成逻辑高或者逻辑低电平，即接收器的输出端产生一个有效的“0”或“1”逻辑状态。

如果没有接收器号，如驱动关闭、传送电缆损坏或没有连接等，LVDS 接收器就会受输入噪声干扰而错误工作。通常来说我们希望在没有输入信号的情况下 LVDS 接收器能输出一个恒定的逻辑高电平，这就需要在接收器端用到失效保护电路。下面列出需要用到失效保护电路的几种情况^[21, 22, 23, 24]：

1、输入开路：如果LVDS芯片是多通道接收器，即芯片中含有多个独立的接收单元阵列。如果使用的时候只需要其中的一部分，那没有用到的接收器输入就应该保持开路，而对应的输出应该处于稳定的逻辑高电平。

2、悬浮输入：当驱动器处于下列情况时，接收器相当于输入端接有一个100

Ω 的电阻：（1）LVDS驱动器处于不确定态（tri-state）；（2）LVDS驱动器电源被关闭（ $V_{cc}=0$ ，或电源端开路）；（3）LVDS驱动器没连接到线上（un-plugged）。

3、接收器输入短路：在一些错误连接的情况下，有可能将接收器的输入端短接。

常见的失效保护结构有三种设计方法：外部偏置失效保护、信号路径失效保护和并行路径失效保护。下面分别作介绍，并在最后重点介绍并行电路提供保护这种目前最常使用的方法^[25, 26]。

一、外部偏置失效保护

这种方法的失效保护功能由三个电阻连接组成，电路设计在芯片外面，结构如下图 5.19 所示。




图 5.19 外部失效保护电路

Fig5.19 External fail-safe circuit

在这个结构里，当输入没有驱动时，偏置电路在两个输入脚间提供一个正的失调电压，这样，接收器可以放大这个失调使得接收器的输入为逻辑高电平。这个失调电压值为：

$$V_{ID(offset)} = \frac{100 \times V_{CC}}{R1 + R2 + 100} \quad (5-13)$$

电路的共模电平为：

$$V_{CM} = \frac{R2 + 50}{R1 + R2 + 100} \cdot V_{CC} \quad (5-14)$$

举例说明：在输入处于悬浮时，我们要获得 50mV 的失调偏置，可以设定 $R1=4100\ \Omega$ 、 $R2=2400\ \Omega$ ，这样假设噪声幅度小于这个失调电平。接收器就可以放大这个偏置，在输出端产生一个高电平。

在早期的 LVDS 产品里，外部偏置失效保护被广泛地应用，这主要是因为外部偏置可以根据外围噪声的等级来调节偏置电压，而且同时提供一个共模返回以及 ESD 放电路径。但其缺点也是非常的明显的：

- 1、结构要求两个外部电阻，这对一单通道的 LVDS 来说可能还不是问题，但是如果是多通道的话，就必须认真考虑了。
- 2、如今，LVDS 的数据率都已经有很多产品达到 Gbps，比如在电脑的外设和网络连接里。对于这么高速的一个数据传送，这个失调偏置会导致的接收器阈值不平衡或造成严重的信号占空比上的扭曲和增加很大的抖动。
- 3、结构的系统差分噪声边缘很低。因为 V_{ID} 失调偏置不可能设置得很高，
- 4、电路不能用于输入短路这种情况，




图 5.20 另外一种外部失效保护电路

Fig5.20 Another external failsafe circuit.

除了这种简单的结构，[21]中提出了一种新的外部偏置失效保护电路思路，这种结构的电路其实是实现在芯片上的，但原理和上面的失效保护电路一样。其电路结构如图 5.20 所示，由一个偏置分压电路和两个电流镜组成。输入端分别与接收器的输入端并联连接。这个结构可以在三种情况下都具有保护功能，具体原理在[21]中有详细介绍。

二、信号路径上失效保护

在信号路径上设计电路提供失效保护的方法与外部偏置失效保护相似，不同的是这里 $R1$ 和 $R2$ 被集成在接收器里面，因此， V_{ID} 失调变成了一个内建电压源。这种方法已经广泛应用于一些 LVDS 接收器产品。如 DC36C200、DS90C032 等。电路等效图见图 5.21。

在这个电路里， $R1$ 和 $R2$ 用来确保内部失调电平 V_{ID} 为 $30\text{mV}\sim 50\text{mV}$ 。这个正向失调电平即使在输入短路条件下也可以存在，这就消除了外部偏置存在的短路不能有效保护的缺点。这样一来，在上面分析的三种失效的，芯片都可以输出高电平。




图 5.21 路径上失效保护电路结构图

Fig5.21 Block diagram for an in-path fail-safe circuit

路径上失效保护相对外部偏置保护主要有两个优点，一个是不再需要外部电阻，简化了片外设计；另外一个就是在短路情况下也可以提供保护。

但是，它还是没有能够改善外部偏置保护的其它缺点，如失调电压设计的

不可调、输入阈值的不平衡以及路径上的低噪声边缘，等等。

三、并行路径失效保护^[25, 26]

并行路径失效保护又称为有源失效保护。这是应用得最广泛的一种保护方法，像德州仪器（TI）公司的 LVDS 产品 SN65LVDS32B、SN65LVDT32B 等一些产品都是采用这种保护方法。并行路径失效保护电路如下图 5.22 示。

图中，比较器检测轨电压即正输入端与负端参考电平 $V_{cc}-0.3V$ 的差值，如果轨端电压高于参考电压，通过比较器和或非门后，接收器输出逻辑高电平。失效保护功能就实现了。这个失效保护电路在前面提的三种情况中都可以实现：开路、悬浮、短路。只要输入信号的共模电平不低于 $V_{cc}-0.3V$ ，这个电路就可以正常工作并提供失效保护。

相对前两种保护方法，并行路径失效保护具有很多优点：

- 1、无论是差模还是共模模式，都具有更高的噪声边缘。
- 2、它是对称结构，对输入差分信号的占空比和抖动没有严重影响。

尽管如此，并行方法还是有它的问题。在多点或长距离点对点应用中，共模负载电容会相对比较大。当错误出现时，电路为了充电到 $V_{cc}-0.3V$ 需要相当的时间，实现保护会有一个动态的延迟，这个延迟在高速应用下会出现后续的错误。




图 5.22 并行路径失效保护电路

Fig5.22 Schematic of a Parallel fail-safe circuit

5.4 接收器系统仿真

自适应均衡器的反馈输出如图 5.23 所示。数据率为 2Gbps 时候，稳定状态下反馈输出为 1V。当脉宽不是 2Gbps，即出现连“0”或连“1”的时候，反馈输出便在 1V 左右波动，从而实现良好的反馈。




图 5.23 反馈系统输出

Fig5.23 Feedback system output

整个系统的仿真波形输出见图 5.24。第一栏是接收器的输入信号，这里的输入共模电平在模型里考虑得比较理想，为 1.2V，输入共模电平范围的验证结果仿真在预放大器中有给出；第二栏是预放大器的输出。可以看出预放大器对信号边沿的转换时出现的波形振荡有良好的抑制，并良好地放大了信号幅度；第三栏是均衡器输出。信号经过均衡器后，脉宽得到调整；第四栏是通过被均衡后的信号通过比较器放大后的输出。输出信号波形良好，信号脉宽和幅度符合要求。




图 5.24 接收器系统仿真结果

Fig5.24 Receiver system simulation

参考文献

- [1] 朱江, 高速数据收发器的研究与实现 [学位论文], 上海: 复旦大学, 2001
- [2] Dally, W., and Poulton, J., Transmitter Equalization for 4Gb/s Signaling, Proceedings of Hot Interconnects IV [dissertation], Stanford, California: Stanford University, 1996
- [3] R. Mittal, K. C. Bracken, L. R. Carley, D. J. Allstot, A Low-Power Backward Equalizer for DFE Read-Channel Applications, IEEE J. Solid-State Circuits, 1997, 32(2): 270~274
- [4] Christian Lutkemeyer and Tobias G. Noll, A Transversal Equalizer with an Increased Adaptation Speed and Tracking Capability, IEEE J. Solid-State Circuits,

1998, 33(3): 503~507

- [5] Ravinder S. Kajley, Paul J. Hurst, Senior and James E.C. Brown, A Mixed-Signal Decision-Feedback Equalizer That Uses a Lock-Ahead Architecture, IEEE J. Solid-State Circuits, 1997, 32(3): 450~460
- [6] J. T. Stonick, G. Y. Wei, J. L. Sonntag, D.K.Weinlader, An adaptive PAM-4.5-Gbps backplane transceiver in 0.25 um CMOS, IEEE J. Solid-State Circuits, 2003, 38(3): 436~443
- [7] XiaoFeng. Lin, Adaptive analog receiver equalizer for Gbps data communication [dissertation], Dallas : University of TEXAS, 2004
- [8] W. J. Dally, J.Poulton, Transmitter equalization for 4 Gbps signaling, IEEE Micro, 1997. (1): 48~56
- [9] 黄晓敏, LVDS 驱动器的设计与实现 [学位论文], 武汉: 华中科技大学, 2004
- [10] A. Fiedler, R. Mactaggart, J.Welch, and S.Krishnan, A 1.0625Gbps transceiver with 2x-oversampling and transmit signal pre-emphasis, ISSCC Digest of Technical Papers, 1997, 39(2): 238~239
- [11] J. E. C. Brown, P. J. Hurst, and L. Der, A 35Mb/s mixed signal decision-feedback equalizer for disk drivers in 2-um CMOS, IEEE J. Solid-State Circuit, 1996, 31(9) : 1258~1266.
- [12] C. J. Niicol, P.Larsson, K.Azadet, and J.H.O'Neil, A low power 128 tap digital adaptive equalizer for partial response channels, IEEE J. Solid-State Circuits, 1995, 30(3): 228~234
- [13] Jong-Sang Choi, Moon-Sang Hwang, Deog-Kyoon Jeong, A 0.18-um CMOS 3.5-Gb/s Continuous-Time Adaptive Cable Equalizer Using Enhanced Low-Frequency Gain Control Method, IEEE J. Solid-State Circuits, 2004, 39(3): 419~425
- [14] Yoshiharu Kudoh, Muneo Fukaishi, Masayuki Mizuno, A 0.13um CMOS 5-Gb/s 10-m 28AWG cable Transceiver with No-feedback-loop continuous-time

- post-equalizer, IEEE J. Solid-State Circuit, 2003, 38(5): 741~746.
- [15] Guangyu Evelina Zhang, Michael M.Green, A 10Gb/s BiCMOS adaptive cable equalizer, IEEE J. Solid-State Circuits, 2005, 40(11): 2132~2139
- [16] Behzad Razavi, Design of Analog CMOS Integrated Circuits, 西安: 西安交通大学出版社, 2002: 33~34
- [17] 张开伟, LVDS 高速数据收发器的研究与设计 [学位论文], 上海: 上海交通大学, 2007
- [18] Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design(Second Edition), 北京: 电子工业出版社, 2005: 359~400
- [19] IEEE Standard for Low-Voltage Differential Signal (LVDS) for Scalable Coherent Interface (SCI), IEEE Std 1596.3-1996, 1996
- [20] Andrea Boni, Andrea Pierazzi, Davide Vecchi, LVDS I/O Interface for Gb/s-per-pin operation in 0.35-um CMOS, IEEE J. Solid-State Circuits, 2001, 36(5): 706~711
- [21] 蔡敏, 王谧, LVDS 接收器的失效保护电路设计, 设计与开发, 2004, 30(4): 61~65
- [22] 何浩然, 端接未使用的低电压差分信号总线输入, 今日电子, 2004, 31(3): 11~12.
- [23] John Goldie, failsafe biasing of LVDS Interfaces, National Semiconductor application Note 1194, 2001.
- [24] Fairchild Semiconductor, LVDS Receiver Failsafe Biasing Networks, Application Note AN-5046, 2002
- [25] Maxim, Understanding LVDS Fail-Safe Circuits, Maxim application note 3662, 2005
- [26] Mark Morgan, Bryan Smith, Active Fail-Safe in Ti's LVDS Receivers, Texas Instruments application report, 2001

第六章 版图设计

版图设计的最终结果是产生供集成电路制造用的 GDSII 格式的数据。与电路设计阶段产生的结构信息相比,版图信息是所有集成电路由设计交付制造的最终信息,因而版图的设计直接决定了电路的性能。优化的版图设计以及可靠性的保证是实现高性能设计的关键。而相对于数字电路,模拟电路对版图的布局布线更加敏感,也对版图的设计提出了更高的要求。

本课题采用的工艺是 TSMC0.25 μm 、3.3V、1P5M 工艺,因为整个项目尚在继续进行当中,所以对版图的设计只能进行概括性的分析,并提供整个项目版图设计的一个思路。

6.1 ESD 保护设计

随着 CMOS 工艺尺寸的不断缩小,栅极氧化层越来越薄,氧化层可靠性也因此下降。MOS 管的沟道长度越来越短,为了防止沟道穿通 (punch-through),漏极和源极的掺杂浓度必须增加,伴随而来的却是 MOS 元件因为浅结面的形成而对 ESD 保护能力的下降,CMOS IC 很容易被 ESD 所破坏,造成 CMOS IC 的可靠性问题。当 ESD 保护电路无法即时排释静电产生的大电流时,很容易在局部堆积能量。当温度升高到超过元件材料的安全极限时,就很容易造成损伤。破坏器件的正常工作。

因此,如何在低压高速 LVDS 系统中达到有效的 ESD 保护能力非常重要。

6.1.1 ESD 的产生与测试

ESD 的产生是由不同的机理引起的,因此根据 ESD 产生及对电路放电的方式,可大致分为以下三类^[1,2,3,4]:

一、人体放电模式 (Human Body Model, HBM)

人体放电模式的 ESD 是指人体在地上走动与外界摩擦或其它因素而积累静电，此时接触到 IC 时人体的静电就会经由 IC 的 PIN 进入 IC 内，再至地。这个几百 ns 的短放电过程会产生几安培的瞬间放电电流，如果没有适当的保护，就会造成 IC 内部元件的烧毁。

二、机器放电模式（Machine Model, MM）

机器放电模式（MM）的 ESD 是指机台本身（如机械手臂）积累了静电，当此机器与 IC 接触时，静电便经由 IC 的 PIN 脚放电。

三、元件充电模式（Charged-Device Model, CDM）

CDM 放电模式是指 IC 先因摩擦或其它因素在 IC 内部积累了静电，但静电积累的过程中 IC 并没有被损坏。这个带静电的 IC 在制造或测试的过程中，当其 PIN 脚接触到地面时，IC 内部的静电便从 PIN 脚流出，造成放电现象。

通用的 ESD 保护要求见下表 6.1 所示^[4]。

在测试过程中，IC 上所有的 PIN 脚都必须超过上面的要求，包括正负电压。ESD 失效的标准包括了 PIN 漏电流和所有的功能测试。

表 6.1 IC 产品的 ESD 保护通用要求

Table6.1 General ESD specifications for IC Products

	HBM	MM	CDM
Basic	+/- 2kV	+/- 200V	+/- 1kV
Safe	+/- 4kV	+/- 400V	+/- 1.5kV
Super	+/- 10kV	+/- 1kV	+/- 2kV

6.1.2 ESD 保护设计考虑

表 6.2 比较了三种放电模式的放电电流尖峰值大小及电流上升至峰值的时间。从表中可知，ESD 是一瞬间大电流的宣泄。因此，保护元件必须要能够及时导通，

提供放电电流路径，以免 ESD 发生时，静电电流流入 IC 内部电路而造成损伤。

由公式 $\text{Power} = I \times V_{\text{operate}}$ 可知，ESD 保护元件在 ESD 发生时，如果其工作电压很低，则在该 ESD 保护元件上产生的热量就会很小。当 ESD 所产生的热量大于该 ESD 保护元件所能承受的极限值，就会损坏该元件。因此要能承受更大的 ESD 电流，则必须增加该保护元件的元件尺寸增加散热面积以提升其保护能力。再者，静电放电保护电路不能影响到正常电路的工作。因此，在没有 ESD 发生时静电放电保护电路应为关闭的，而当 ESD 电流发生时能即时打开形成放电路径。

表 6.2 HBM、MM、CDM 三种 ESD 模式的尖峰电流和上升至峰值的时间

Table 6.2 HBM、MM、CDM 's Peak current and Rise time.

Model	Peak current, I_{peak} (A)	Risetime (ns)
HBM	1.33	10~30
MM	3.7~7	15~30
CDM	10	1

通常 ESD 保护电路设计采用两种原理^[5]：其一，为 I/O 缓冲区到供电电源网络 (V_{ss} 或 V_{DD}) 提供一个良好的电流分流通道的，其二，在需要保护的输入器件附近提供一个电压前箝位电路，以防止高压进入栅输入端而造成栅极损坏。通常采用的保护器件有：电阻、薄栅 MOS 管和厚栅 MOS 管、低压触发可控硅器件 (LVTSCR) 结构、寄生双极器件等等。

在高速芯片中，ESD 保护设计主要考虑一下几个方面：

1、输入阻抗的匹配，高速传输中，端接阻抗的匹配非常重要，对不匹配的阻抗，会造成很大的反射，严重影响信号的完整性。在 LVDS 里，接收端是依靠端接一个约 $100\ \Omega$ 的电阻来完成的，但 ESD 保护电路的存在因为其很大的尺寸总是会影响阻抗的匹配性能。因此在设计中必须认真考量两者之间的关系。

2、ESD 器件本身作为一个热噪声源，必须考虑其对系统噪声的影响。MOS 管的热噪声谱密度为 $I_n^2 \propto g_m$ 。设计 ESD 保护电路时，为了尽快完成静电的泄放，

都会要求 g_m 做得比较大。而对于一个高频电路，对噪声的要求会更加苛刻许多，于是必须良好选择它们之间的关系并做出折中。

3、ESD 器件对带宽和转换速率的限制，在我们的 LVDS 中，数据率高达 Gbps，对电路的带宽很高。可 ESD 的器件对输入极点的影响是非常明显的，会明显减小系统的带宽。

4、ESD 器件产生耦合衬底噪声。

综合考虑系统电路性能和 ESD 保护后，有一个最优化的公式如下^[4]：

$$F_{OM} = \frac{V_{ESD}}{Freq. \times C_{ESD}} \quad (6-1)$$

在高速应用中，因为应用环境和使用者的并没有变化，所以 IC 需要承受的可能的最大 ESD 压力并没有变。通常来说，一个高速 I/O 所要达到的 ESD 要求是：HBM 2kV，MM 200V，CDM 1kV。对于一个 IC 芯片，它必须要能够通过 8kV 的接触放电模式和 12kV 空气放电模式的系统 ESD 测试（IEC 61000-4-2）。如果其必须直接连接到微电子产品的端子上，就必须增加一些板级 ESD 分离器件在产品中。来自这些 ESD 器件的电容也必须计算在高速芯片的 ESD 器件电容容限里面。

在高速芯片中，正偏二极管（forward-biasd diodes）和功耗轨（power-rail）ESD 箝位电路是两种相对常用的 ESD 保护方法。而在保护电路设计的同时，应该同时设计一个阻抗匹配网络以同时实现 ESD 保护和电路性能要求。

6.2 版图设计的原则

版图设计总的原则是既要充分利用硅片面积，又要在工艺条件允许的限度内尽可能提高成品率。版图面积(包括压焊点在内)尽可能小而接近方形，以减少每个电路实际占有面积

在高速数据电路设计中，版图设计要考虑的主要包括三个方面^[6, 7, 8, 9]：

第一个方面是信号串扰以及屏蔽。对于高速信号由于它携带了很高的频率分量，因此它的能量是非常强的，这样如果将一些较为敏感的信号(偏置电路，时钟

信号)靠近了这种高速时钟或者数据信号就会受到一定的影响。因此采用一些方式将敏感信号保护起来或者屏蔽一些高能量信号是在版图设计中需要充分考虑的一个问题。

第二个方面是电磁辐射((EMI)，由于电子的传输过程中会形成电磁场，从而形成电磁辐射，过大的电磁辐射会影响其他电路，甚至片外一些设备的工作，因此对于能量比较强的一些信号在布线时尽量不要走 90 度角，而是采取钝角走线从而降低由于电子在转向过程中产生的电磁辐射。

第三个方面，热辐射。由于高速信号发送过程中要产生大量的热，这样就必须在版图中让一些大功率的电路，如线驱动器布局尽量远离其他模块，这样不但可以降低由于热效应对于其他电路的影响，而且可以提高它的散热特性。

除此以外，在设计中也有一些通行的基本规则需要注意。这样才能达到一个良好的性能：

一、版图尽量不要采用不规则图形，否则容易产生 off-grid 现象。

二、注意防止各种寄生效应。特别是闩锁效应，在我们的课题中，采用了大量反相器做的大尺寸数字缓冲电路，这种电路容易通过晶体管较大的漏结电容向衬底注入大电流，或通过正偏源--衬二极管向衬底注入大电流。然后导致闩锁效应。为了防止闩锁效应，电路的版图包括衬底接触孔和 N 阱接触孔，这些孔的间隔应当相当小。以便使其接触电阻最小。此外，应尽可能的多加保护环；注意避免天线效应。

三、隔离区的数目尽可能少。隔离区数目少有利于减小芯片面积。如 N-阱工艺中，阱电位相同的管子可以放在同一个隔离区。全部电阻可以放在同一个隔离区，但隔离区不宜太大。否则会造成漏电大，耐压低。同时也要综合考虑走线。

四、模块的放置应该与信号的流向一致，每个模块一定按照确定好的引脚位置引出自己的连线；保证主信号信道简单通畅，连线尽量短、少拐弯、等长；不同模块的电源、地分开，以防干扰，电源线的寄生电阻尽可能减小，避免各模块的电源电压不一致；尽可能把电容、电阻和大管子放在侧旁，利于提高电路的抗干扰能力。

五、保证电路的对称性，在本课题中，信号走的都是差分线。对称性的问题就愈发的明显。在设计中，差分结构的输入与负载尽可能放在一起，电流镜结构的管子也不要离得太远。对于关键路径中，并行功能的单元最好做在一起，以阻抗的不一致导致延迟不匹配。

六、在电容、电阻、MOS 管中合理地采用 dummy，电源线也一样。

七、基准源远离数字电路，大管子输出放在外围。

除去这些原则，另外在我们的项目中，因为数据率很高，不同信号线之间的串扰也会非常的明显，因此在版图中必须有正对性的加以处理，根据第二章关于串扰的分析，可以认为，主要有如下一些处理方法^[9]：

一、工艺间的布线尽量垂直，以减小线的纵向耦合。对于非差分信号线，线之间的并行布线距离应该有所限制，以减小线的横向耦合。对于差分信号线，线间距应该减小，以使两者之间的串扰仅为共模噪声。任何信号对地的寄生电容应该尽可能地小。

二、在版图设计中，悬空线尽可能地避免。在动态逻辑中，对于动态信号的存储节点，最好加入涓流管，以减小动态节点对串扰的敏感性。

三、敏感信号特别是小摆幅信号与全摆幅信号线在布线时，需要更好地隔离以减小串扰。如果可以，敏感线的四周用金属线屏蔽。灵敏的直流信号线与电源之间可加入电容，以减小线间寄生电容的影响。

6.3 系统布局规划

芯片的整体布局包括主要单元的形状大小以及位置安排，电源和地的布局，输入输出引脚的放置等，统计整体芯片的引脚个数，严格确定每个模块的引脚属性、位置。

在实际的布局规划中，LVDS 收发器是一个高频数模混合芯片系统。各个模块之间的布局关系对系统性能影响显得尤为重要。

在系统布局规划之前，应当先根据电路规模对版图进行整体布局，并对各种

电路中的信号性能进行区分。在了解各个功能模块的信号性质之后，再对它们之间的相对位置做一个大致的排列。一般而言，灵敏电路（如小摆幅电路和动态电路）应与满摆幅的数字信号模块（如串行化器和前级缓冲电路）相隔最远。在他们之间可按照信号的摆幅和速度，合理安排不同的模块。图 6.1 是按照上述方法安排模块相对位置的一个例子^[7]。

在各个模块位置确定以后，再按照上一节所规定的原则小心考虑设计。在这些因素得以充分的考虑后。各个模块版图的形状、大小应可能的相互匹配，以节省面积。

根据上述的一些版图布局规划原则。2Gbps LVDS 收发器系统得版图布局规划如图 6.2 所示。




图 6.1 数模混合系统布局规划的例子

Fig6.1 Example of mixed system lay out



图 6.2 LVDS 收发器系统版图布局规划

Fig6.2 LVDS transceiver layout

参考文献

- [1] A. Amerasekera, C.Duvvury, ESD in Silicon Integrated Circuit, Texas Instruments Inc., Wiley, 1995: 10~35
- [2] S. Dabral, T. Maloney, Basic ESD and I/O Design, Intel Corp. Wiley, 1998
- [3] 陈光武, 杨菊花, ESD 的危害及防护技术, 甘肃科技, 2004, 20(5): 37~38
- [4] 柯明道, Guideline Suggestion for High Speed I/O ESD Protection, 新竹: 交通大学电子研究所, 2005
- [5] 薛忠杰, CMOS VLSI ESD 保护电路设计技术, 微电子技术, 1999, 27(2): 46~51
- [6] Behzad Razavi, Design of analog CMOS integrated circuits. 西安: 西安交通大学出版社, 2002: 517~540

- [7] Alan Hastings, 模拟电路版图的艺术, 北京: 清华大学出版社, 2004
- [8] 叶菁华, 高速串行数据发送器的研究 [学位论文], 上海: 复旦大学, 2005
- [9] 朱江, 高速数据发送器的研究与实现 [学位论文], 上海: 复旦大学, 2001

第七章 工作总结

在信息技术飞速发展的今天，数据传送量越来越大，传输速度越来越快。市场上很多产品都需要在低功率的操作环境下进行高速长距离数据传输。LVDS 作为一种成熟的高速传输技术，如何在保持低压低功耗的优点上进一步扩展其传输速率和传输距离便成为热点。包括 NS 和 TI 等公司都相应推出了其相关的产品。

本论文就是在这样的背景下设计了一个 2Gbps, 10m 传输距离 LVDS 收发器，包括发送器电路、接收器前端电路及其内置带隙和电源转换 LDO。

由于本项目是一个高速传输系统，因此第二章本文详细分析和介绍了接口系统理论和信号传输特性，做为整个系统设计的理论基础。然后分析了高速系统中噪声，为系统的设计和将来电路的完善及版图设计提供依据。

第三章主要对发送端电路的模块包括驱动器、缓冲等进行了介绍，包括电路分析和结果分析，着重介绍了驱动器的高速驱动能力设计和长距离时驱动端的阻抗匹配设计。

第四章对整个系统的偏置电路和电源转换进行了介绍，分析和设计了低功耗高电源抑制比的带隙基准电压源结构，并在此基础上设计了高精度的 LDO 电压转换器，保证整个 LVDS 在精确的电流偏置和 3.3V 干净稳定的电压下工作。

第五章首先对整个收发器系统中的核心技术——均衡器技术进行详细的介绍。然后就本项目采用的均衡器里面具体的各个模块作了详细的设计仿真分析。包括：均衡电路和自适应反馈系统中的截割电路（slicer）、高通滤波器、高通滤波器、整形电路、误差比较器。最后解释了接收器前端电路的其它模块的设计和仿真。

最后，论文对 ESD 保护和版图设计作了介绍。

整个论文工作中主要包括系统理论上的论证和分析，发送器电路、接收器前端电路和带隙及 LDO 的设计。仿真结果表明功能能达到预期效果。整个项目还有如下几点需要补充：

一、进一步的完善收发器的驱动电路和接收前端电路。包括系统的开关设计

等。同时也需继续改进一些设计来保证更好的信号完整性。

二、进一步完善时钟数据恢复电路和 PLL、DLL 设计。系统需要一个相对简单 PLL 以实现倍频作用，以及一个 DLL 来实现占空比为非 50%的时钟，提供给串行化器。该部分工作由项目组另一名同学负责。

三、完成版图设计，因为本项目是个高频的设计，版图设计很重要。

作为本人的毕业设计，希望最后的结果能够成功达到期望的要求，这样也不负所有的辛苦。

致 谢

在此论文完成之际，我要衷心感谢我的导师戴庆元教授。感谢他近三年来无微不至的关怀和悉心教导，感谢他给我课题的学习和研究机会，并在学术上给予指导和帮助。导师严谨的治学态度和平易近人的性格特征给我留下了深刻的印象，他的言传身教将使我终生受益。

感谢师兄张开伟一直以来给予的指导和帮助。即使工作后也会白忙之中回实验室和我们讨论、分析各种问题；感谢实验室许煌樟、叶君青、倪丹、林佳明、徐凝华等同学的热心帮助和鼎力支持。正是有他们的心和帮，本论文才得以完成。

感谢所有的同学和朋友，你们热心的帮助和真诚的友谊伴我愉快地度过了研究生这段多彩而重要的人生旅程。

感谢院里所有老师对我的支持，感谢交大对我的培养。

感谢参加论文评阅和答辩的专家学者，感谢他们所付出的辛勤劳动。

最后将此文献给我的父母、姐姐及其他亲友，他们的关爱的是我前进的动力。

攻读硕士学位期间发表的论文

1. 谢詹奇，戴庆元，均衡器技术研究，微处理机，已录用