



平顶山学院

PINGDINGSHAN UNIVERSITY

毕业设计

题 目： 基于 FPGA 的多路信号收发器设计

院（系）： 能源与电气工程学院

专业年级： 测控技术与仪器 2022 级

姓 名： 史晏杰

学 号： 221013029

指导教师： 南亚明 讲师

2026 年 4 月 25 日



平顶山学院

PINGDINGSHAN UNIVERSITY

Graduation Project

Title: Design of a Multi-Channel Signal Transceiver
Based on FPGA

Department: School of Energy and Electrical Engineering

Major: Measurement and Control
Technology and Instruments(2022)

Name: Shi YanJie

Student ID: 221013029

Supervisor: Nan YaMing Lecturer

April 25,2026

原创性声明

本人郑重声明：本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。毕业论文中凡引用他人已经发表或未发表的成果、数据、观点等，均已明确注明出处。除文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的科研成果。对本文的研究成果做出重要贡献的个人和集体，均已在文中以明确方式标明。

本声明的法律责任由本人承担。

论文作者签名：_____ 日 期：_____

关于毕业论文使用授权的声明

本人在指导老师指导下所完成的论文及相关的资料（包括图纸、试验记录、原始数据、实物照片、图片、录音带、设计手稿等），知识产权归属平顶山学院。本人完全了解平顶山学院有关保存、使用毕业论文的规定，同意学校保存或向国家有关部门或机构送交论文的纸质版和电子版，允许论文被查阅和借阅；本人授权平顶山学院可以将本毕业论文的全部或部分内容编入有关数据库进行检索，可以采用任何复制手段保存和汇编本毕业论文。如果发表相关成果，一定征得指导教师同意，且第一署名单位为平顶山学院。本人离校后使用毕业论文或与该论文直接相关的学术论文或成果时，第一署名单位仍然为平顶山学院。

论文作者签名：_____ 日 期：_____

指导老师签名：_____ 日 期：_____

基于 FPGA 的多路信号收发器设计

摘 要

针对激光雷达测试过程中点云数据高速采集、网络传输及遥控遥测需求, 本设计基于 FPGA 硬件平台设计了一套多路信号收发器系统。设计了 LVDS 信号收发电路, 完成差分信号与单端信号转换, 转换后信号进入 FPGA。设计了 FPGA 程序完成数据采集、缓存与协议封装, 通过千兆以太网基于 UDP 协议将点云数据实时发送至电脑端, 供后续分析与显示。同时, 电脑端也可以通过以太网发送测试点云数据至 FPGA, FPGA 将其转换为 LVDS 差分信号传至雷达。此外, 还设计了一组 RS-422 双向通信链路, 用于发送遥感指令并接收雷达返回的遥测信息。搭建了实物实验平台, 对 LVDS 数据传输、以太网通讯和 RS-422 通信功能进行了验证, 本设计为多协议高速信号转换系统提供了工程参考。

关键词: FPGA, LVDS, 千兆网口, RS-422

Design of a Multi-Channel Signal Transceiver Based on FPGA

Abstract

To address the requirements of high-speed point cloud data acquisition, network transmission, and remote control and telemetry in LiDAR testing, this dissertation presents a design of a multi-channel signal transceiver system based on an FPGA hardware platform. An LVDS signal transceiver circuit is designed to achieve conversion between differential signals and single-ended signals, with the converted signals being routed to the FPGA. The FPGA firmware is developed to perform data acquisition, buffering, and protocol encapsulation. The point cloud data is transmitted in real-time to a host computer via Gigabit Ethernet using the UDP protocol for subsequent analysis and visualization. Meanwhile, the host computer can also send test point cloud data to the FPGA through Ethernet, where it is converted into LVDS differential signals and transmitted to the LiDAR. Furthermore, a set of RS-422 bidirectional communication links is designed to send remote control commands and receive telemetry information returned from the LiDAR. An experimental hardware platform is constructed to validate the functionalities of LVDS data transmission, Ethernet communication, and RS-422 communication. This design provides an engineering reference for multi-protocol high-speed signal conversion systems.

Key Words: FPGA, LVDS, Gigabit Ethernet, RS-422

目 录

1 绪 论	1
1.1 研究的背景和意义	1
1.2 国内外研究现状	2
1.2.1 国外研究现状	2
1.2.2 国内研究现状	4
1.3 研究工作流程安排	5
2 总体框架设计	6
2.1 设计总目标	6
2.2 系统总体框图	7
2.3 主要功能介绍	7
2.4 硬件平台选型	8
3 硬件电路设计	10
3.1 设计目标	10
3.2 硬件电路总体架构	10
3.2.1 FPGA 核心板介绍	11
3.2.2 千兆以太网接口电路	12
3.3 转接板电路设计	14
3.3.1 转接板架构	14
3.3.2 RS-422 接口电路	14
3.3.3 LVDS 接口电路	16
3.4 本章小结	19
4 软件设计与实现	20
4.1 设计目标	20
4.2 LVDS 通信单元设计	24
4.2.1 LVDS 协议概述与数据帧格式	24
4.2.2 FIFO 数据缓存模块	24

4.2.3 数据协议转换模块	26
4.2.4 LVDS 接收模块设计	27
4.2.5 LVDS 发送模块设计	30
4.3 千兆以太网单元	30
4.3.1 协议栈架构	31
4.3.2 RGMII 接口转换设计	32
4.3.3 ARP 协议模块设计	33
4.3.4 UDP 接收模块设计	34
4.3.5 UDP 发送模块设计	36
4.4 本章小结	40
5 硬件系统搭建与联调测试	41
5.1 设计目标	41
5.2 硬件设备清单	41
5.3 实物系统搭建	41
5.3.1 UDP 接收验证测试	42
5.3.2 RS-422 验证收发测试	46
5.3.3 LVDS 接收验证测试	47
5.3.4 综合联调测试	48
5.4 本章小结	49
6 总结与展望	50
6.1 总结	50
6.2 展望	51
参考文献	52
致 谢	54

1 绪 论

激光雷达广泛应用于无人驾驶、机器人等行业，激光雷达数据量大、实时性高，在应用或者测试过程中需要支持多种协议的数据通信等功能。为满足雷达等设备中 LVDS、RS-422 与以太网等多种协议间的互相通信的需求，基于 FPGA 设计一种多路信号收发模块。在工业测控、雷达数据采集等场合经常出现多个不同类型的接口同时存在的情况，这些不同的接口之间如果不一致会降低整个系统的集成度以及数据传输的速度。特别是在工业自动化、嵌入式系统、数据中心等地方对于多接口、高带宽的数据进行交互的需求越来越高。

FPGA（现场可编程门阵列）可以并行实现多个协议接口逻辑，时序可控、延迟小，适用于多路高频率信号实时接收和发送以及相互之间转换，在多信号接口的情况下，FPGA 可以很好地处理不同类型信号的接收和发送要求，具有更大的带宽和更小的延迟，基于 FPGA 的多路信号收发器设计可以良好地结合不同的通信协议，支持多种类型的快速数据交换及传送，以适应多接口高速的数据转换的实际需要。

本文利用 FPGA 硬件实现了一个多路信号收发器，在激光雷达扫描产生的点云数据用 LVDS 差分信号传输到转接板上，然后由转接板将 LVDS 转化为单端信号接入到 FPGA 开发板中，在 FPGA 中进行数据读取、缓存以及打包等工作，利用千兆以太网 UDP 接口将点云数据传送到计算机上，以便进一步处理和显示。而在计算机上可以通过网络 UDP 接口给 FPGA 下发命令或者仿真数据，FPGA 再将其变为 LVDS 差分信号输出，可以返回到雷达或者模拟雷达产生激励信号。此外有一组 RS-422 双向通信链路，用于发送遥测指令以及接收雷达返回状态信息以及辅助遥测信息以对雷达进行远程操作和监视。而这个方案可以提高数据传输速率以及可靠性并且可以实现不同协议之间数据互递以及协议转换。

本设计实现 LVDS、RS-422 以及千兆以太网之间进行协议转换及数据传输，在测试中能够正常地进行高速数据采集并上传至服务器上，达到雷达测控系统对于实时性的需求，具有工程应用价值。

1.1 研究的背景和意义

工业测控以及数据采集系统对多种类型的接口、高可靠性、低时延的需求不断提

高。而有效地传输大量的数据是航空航天、工业自动化、高速通信以及医疗电子等领域的重要指标。但是这些行业都不可避免地面临一种问题就是不同的通信接口，形成“通信壁垒”，影响整个系统的发挥。

传统的分立芯片方案集成度较低，延迟较高，不具备良好的可扩展性，在大带宽、多种协议需要同时进行转换的应用场景下并不适用。

现场可编程门阵列（FPGA）具有并行计算能力、可编程性、丰富的 I/O 端口以及强大的数字信号处理功能，是实现多种协议之间信号转换的良好载体。本文在 FPGA 基础上完成了一种能够同时支持千兆以太网、LVDS、RS-422 等不同接口多路信号收发器的设计与实现工作，针对多协议信号转换的需求完成了 FPGA 硬件逻辑以及相关接口电路的设计并通过测试证明该方案的有效性。

1.2 国内外研究现状

1.2.1 国外研究现状

美国 Xilinx 公司（现属 AMD）的研究人员在 2023 年发布了基于 Versal AI Core 系列 FPGA 的多协议收发器^[1]，用于满足航空电子设备中多种类型的连接要求而集成了千兆以太网、LVDS、RS-422 和 PCIe 4.0 等接口，该设计是“AI 引擎+可编程逻辑+硬核处理器”混合结构，在 LVDS 上提供一个通道每秒 500 MB 的数据率，在 RS-422 上具有从 9600 bps 到 1M bps 可调速度，在以太网上使用两个 MAC 实现每秒 2 GB 全双工通信。

如图 1-1 Versal 芯片的整体结构图所示，它最大的特点是采用硬核的方式进行资源分配，以支持多个接口的同时工作，在时延上小于等于 50ns；但是这种方法需要使用专门的 FPGA 芯片，硬件的成本昂贵并且购买 IP 核的费用也非常高，不适合小规模或者中型项目使用。

德国西门子公司工业自动化部门在 2022 年提出了基于 Intel Arria 10 FPGA 的多路信号收发器的设计^[2]，为了满足工业测控的应用对低功耗的要求，在接口以及逻辑上进行了改进，整个系统包含两路 LVDS 收发通道（每路 300M bps）、两组 RS-422 全双工串行通信端口以及一个以太网接口，使用动态时钟门控的方法，在空闲的时候可以节省 40% 的能量消耗。

该设计利用专门 LVDS 均衡电路提高信号抗干扰能力，在工业电磁环境下可以传

输 50m 远的距离，但是有接口扩展性差的问题，只支持固定协议组合而不能满足雷达或者医疗设备等特殊场合对不同接口的需求，它的系统框图如图 1-2 所示。




图 1-1 Versal 芯片的总体框图




图 1-2 Intel Arria 10 GX 器件收发器

1.2.2 国内研究现状

国内的研究近年来出现“工程化落地加速、核心技术自主化”，以中高端应用市场为主的性价比方案，研究方向有“通用平台型、行业定制型、技术创新型”，主要集中在工业测控、雷达、医疗设备等。

哈尔滨工业大学自动化测试与控制研究所于 2023 年提出一种基于 Xilinx Zynq-7020 FPGA 的多路信号收发系统^[3]，面向一般测控需求而设计，包含千兆以太网、LVDS、RS-422、CAN 四个端口。该系统是模块化的，LVDS 接口速率为 150M bps，RS-422 波特率在 9600 bps 到 38400 bps 之间可选，利用 AXI 总线进行各个模块间通信，使用 UDP 协议栈带来的延迟仅为 80 ns。

深圳大学电子科学与技术学院在 2024 年提出的一种基于国产 FPGA（紫光同创 Logos-2）的多路信号收发器^[4]，面向工业物联网的应用而设计，具有低成本的特点，支持千兆以太网、LVDS、RS-422 等接口，硬件成本不超过 500 元，LVDS 速率为 100M bps，RS-422 速率为 9600 bps，使用简化 UDP 协议栈减少逻辑资源消耗，FPGA 占空比为 35%。

复旦微电子集团联合江苏自动化研究所于 2024 年提出一种基于复旦微 JFM7K325T FPGA 的多路信号收发系统^[5]。为了满足高可靠性的军用以及工业测控的需求，在该系统中加入了 PCIe 总线接口、千兆以太网、隔离 RS-422/RS-485 多串口通道等。本系统使用复旦微 Kintex-7 系列 JFM7K325T 高性能 FPGA，利用其内部逻辑完成对 PCIe 总线以及多个 UART 串口进行管理和控制的功能，具有 RS-422 接口上的电气隔离，每一路都有独立的地，可以支持常见的各种不同波特率下的连续读写操作。此方案的优点是全部使用国产元器件，支持 PCIe Gen2 x8 高速主控通信，具有 -40℃至 85℃的工作温度范围，实现 100%国产化；但是由于受到 JFM7K325T 中 GTX 收发器资源限制，LVDS 扩展较少，仅用于 PCIe 以及光纤通信等高速串行接口。

该方案优势是实现了核心器件国产化^[6]，摆脱了对外购 FPGA 依赖，而且支持接口协议软件重构；但是由于国内 FPGA SerDes 较差，LVDS 速率无法达到 200M bps 以上，在较高温度下（>60℃）信号质量较差。其硬件结构如图 1-3 所示。




图 1-3 正点原子 ZYNQ 核心板

1.3 研究工作流程安排

本文主要研究基于 FPGA 的多路信号收发器的设计实现，共有六个章节，其中每一章的内容以及结构如下。

第 1 章绪论阐述了本文的研究目的、意义及意义，同时总结了国内外关于 FPGA 接口转换的研究进展并提出了本文主要的工作内容。

第 2 章对系统进行总体设计，即需求分析、架构设计、硬件平台选择以及整体框图等。

第 3 章实现硬件电路的设计，包括 FPGA 核心电路、RS-422 接口电路、LVDS 接口电路以及千兆以太网接口电路。

第 4 章完成了软件设计与实现，在 Verilog HDL 中实现了 RS-422、LVDS、千兆以太网通信模块以及顶层控制模块。

第 5 章搭建仿真平台与实物系统，进行功能仿真、联合仿真以及硬件测试验证。

第 6 章对全文进行总结。

2 总体框架设计

2.1 设计总目标

整个系统包含多个通道，其中收发器包括一路 LVDS 发送信号、一路 LVDS 接收信号、两路 422 双工通信线缆以及一路千兆网口信号，激光雷达产生的点云信息以 LVDS 差分信号的形式传输到转接板上，在转接板上将 LVDS 信号转变为单端信号之后送入 FPGA 开发板中，在 FPGA 中进行数据采集、存储以及打包处理，然后通过千兆以太网的 UDP 接口把点云数据传送到计算机上用于进一步处理和显示；另一方面，计算机可以通过网络的 UDP 接口给 FPGA 下发命令或者仿真数据，FPGA 再把它们转换成 LVDS 差分信号输出，可以反馈给雷达或者模拟雷达激励信号^[7]。另外一条 RS-422 双工通信通道，用于发送遥测指令以及读取雷达返回的状态信息和辅助遥测信息，对雷达进行远距离操作并监测其工作情况。

系统具体设计指标如下：

（1）LVDS 通信指标：单路码率大于 100M bps，同步时钟频率为 75MHz（占空比 50%±5%）；支持一路门控信号（EN，低有效）、一路同步时钟（CLK）、两路并行数据（DATA）；数据随时钟上升沿变化，在接收端下降沿读取。

（2）LVDS 数据帧格式：每帧有固定帧头（0x12AB 34CD）、7 字节时间戳（分辨率为 1ms，最高位为 0）、最多 500 个点的 XYZ 坐标（每个坐标占用 2 字节，分辨率为 0.01m，是有符号整数）、2 字节累加和校验、固定帧尾（0xAABBCCDD）；无效点云距离用 0x7FFF 表示（即 327.67m）。

（3）RS-422 通信参数：波特率为 115200 bps，10 位字节格式（1 个起始位+8 个数据位+1 个停止位）（无校验）；为主从模式，其中 FPGA 为主设备，雷达是从设备。

（4）千兆以太网要求：符合 IEEE 802.3ab 1000BASE-T 规定，在 RGMII v2.0 上连接到 PHY。该板有硬编码 IP 地址，其值为 192.168.1.10，通信端口 1234，上位机 IP 地址设置为 192.168.1.102，通信端口 1234；UDP 数据包格式采用速腾协议：单个 UDP 包的有效载荷大小为 1248 字节，UDP 封包开销 42 字节，总包长度为 1290 字节定长输出。点云数据以 XYZI 的形式存储（即 x,y,z 以及强度值 intensity）用于满足激光雷达点云数据高效、稳定传输的需求。

2.2 系统总体框图




图 2-1 总体框图

系统总体框图 2-1 主要包括以下模块：

- (1) 上位机：用来接收数据和数据检验，发送控制指令。
- (2) FPGA 核心处理部分：进行协议解析、数据处理以及控制等。
- (3) LVDS 接口：实现高速差分信号收发。
- (4) RS-422 接口：实现低速控制信号通信。
- (5) 千兆以太网接口：完成数据封装与网络传输。

2.3 主要功能介绍

本设计目的是搭建一个基于 FPGA 硬件平台多路信号收发器系统来满足对激光雷达进行点云数据快速获取，远距离发送及雷达远端控制需求。主要包括以下部分以及工作方式等。

(1) LVDS 高速数据接收以及协议转换的功能：激光雷达扫描产生的点云数据以 LVDS 差分信号的形式传输到转接板上，转接板将 LVDS 转成单端信号再传给 FPGA 开发板，在 FPGA 中进行数据读取、存储及协议打包等工作，然后利用千兆以太网的 UDP 接口把点云数据发送到计算机中，用于后续处理和显示。

(2) 反向数据传输及信号仿真功能：从 PC 机通过网络 UDP 接口发送控制命令或者仿真数据到 FPGA，FPGA 再将其转化为 LVDS 差分信号输出，可以反馈给雷达或者作为雷达激励信号使用。

(3) RS-422 双向通信链路用于远程控制以及状态监测。此链路用于发送遥测指令以及接收雷达反馈的状态信息以及辅助遥测信息，从而达到对雷达进行远程控制以及状态监测的目的。上位机利用 UART 发送控制指令，由 FPGA 进行解析进而完成帧率配置、LVDS 开启或者关闭、工作模式转换等功能。

(4) 多种协议的数据协同处理：上位机、FPGA 的核心处理模块、LVDS 接口、

RS-422 接口以及千兆以太网接口构成一个环路，其中 FPGA 为核心处理模块，进行协议解析、数据处理以及控制等操作，实现网络到 LVDS 的转换以及可控 LVDS 接收和转发的功能。

2.4 硬件平台选型

本项目前期测试时采用 Xilinx Zynq-7000 系列 PZ7020 开发板进行开发，如图 2-2 所示，取代传统的单纯使用 FPGA 芯片方案，集成了 ARM Cortex-A9 双核处理器（PS）及 FPGA 可编程逻辑（PL），具有良好的异构性，可以满足 PL 部分对高速并行的协议转换以及大量数据的处理要求，还可以通过 PS 部分实现简单的软件控制、调试信息输出等操作，在保证高性能的同时也方便开发；并且该开发板还拥有众多外部设备接口，不需要额外的设计就可以实现千兆以太网、UART 等功能，大幅缩短开发时间和投入。




图 2-2 PZ7020 开发板介绍图

（1）异构架构：PL 端采用 Xilinx XC7Z020-1CLG484-2 FPGA，拥有 85K 逻辑单元、220 个 DSP 切片、4.9Mb 块 RAM，可以满足 LVDS、RS-422、以太网 UDP 协议栈所有逻辑要求；而 PS 端是 ARM Cortex-A9 双核处理器，主频为 800MHz，仅仅用来做 UART 打印、记录信息等操作，不做任何业务相关计算任务，以免影响整个系统的时序性。

(2) 接口资源：板载千兆以太网 PHY 芯片 (RTL8211E)，通过 RGMII 接口与 PS/PL 连接，直接满足千兆以太网通信需求；有大量 GPIO 口以及差分 IO 口，可以直接连接到转接板上的 LVDS 或者 RS-422 等接口；有 USB-UART 调试接口以及 JTAG 下载接口，用于编程及调试。

(3) 存储资源：板载 512MB DDR3 SDRAM、128MB QSPI Flash，DDR3 可用作高速缓存，在雷达 LVDS 点云数据通过以太网传输时起到缓冲作用；Flash 用于存放 FPGA 程序以及相关配置信息以便系统开机后自动运行。

(4) 时钟及电源：板载 200MHz 有源晶振，给 PL 提供精准时钟源，在内部 PLL/MMCM 可进行相应的频率划分得到各个模块所用时钟；板载 5V/3.3V/1.8V/1.0V 电源模块，给 FPGA、PHY 芯片以及存储器等提供稳定的电能供应，可以接外部 5V 电源。




图 2-3 Zynq-7020 架构图

如图 2-3 所示是 Xilinx Zynq7020 异构多核处理器结构图，在左侧是 PS (Processing System) 处理系统包括两个 ARM Cortex-A9 处理器内核、存储器控制器、以太网、UART、SPI 等通用外设；而在右侧则是 PL (Programmable Logic) 可编程逻辑部分有 FPGA 逻辑单元、DSP、Block RAM 以及高速 I/O 端口。

3 硬件电路设计

3.1 设计目标

本章主要进行基于 FPGA 的多路信号收发器系统硬件电路设计及实现，以供系统软件逻辑正常运行使用。

- (1) 设计 LVDS 信号转接板，将接收到的差分信号转成单端信号。
- (2) 设计 RS-422 模块，将接收到的差分信号和单端信号相互转换。

3.2 硬件电路总体架构

硬件电路包括 FPGA 核心电路、LVDS 差分接口电路、RS-422 控制电路三个部分，各个部分之间用标准的接口进行通信，整体结构如图 3-1 所示。




图 3-1 总体架构图

架构设计说明：

(1) 核心驱动层：以 Xilinx XC7Z020 FPGA 为核心，负责所有接口间的协议转换以及数据传输等^[8]。

(2) 高速接口层：包括 LVDS 收发模块以及千兆以太网 UDP 模块，用于完成 100M bps LVDS 数据及 1000M bps 以太网数据的收发；

(3) 控制接口层：使用 RS-422 收发电路实现对端以 115200 bps 速率发送命令以及反馈信息。

(4) 辅助支撑层：包括电源转换、时钟产生以及复位等部分，给各个部分供电及定时基准。

3.2.1 FPGA 核心板介绍

PZ7020 开发板基于 Xilinx Zynq-7000 系列 XC7Z020-1CLG484-2 设计而成，具有 ARM Cortex-A9 双核处理器（PS）以及 FPGA 可编程逻辑部分（PL），为异构结构，在此项目中只用到 PL 部分完成所有逻辑工作，而 PS 部分不做任何业务的数据运算，只起到打印日志的作用。主控板上主要资源如图 3-2 所示以及在本项目中应用情况。




图 3-2 核心板资源介绍图

(1) FPGA 逻辑资源（PL 端）

XC7Z020 拥有 85K 逻辑单元、53.2K 查找表、106.4K 触发器、220 个 DSP 切片以及 4.9Mb 块 RAM。本系统使用 RS-422 收发器模块、LVDS 接收器/发送器模块、UDP 协议栈和数据缓存 FIFO 等模块，占用了大约 35%的逻辑资源和 40%的块 RAM 资源，符合要求。

(2) 板载接口资源

千兆以太网接口：板载 RTL8211E-VL PHY 芯片，通过 RGMII 接口连接到 PL 端，支持 10/100/1000 Mbps 自适应，用于本系统中上传以及下载 UDP 数据包^[9]。

扩展 IO 接口：有两排 40PIN 排针（JP1、JP2），共有 72 个 PL 端 IO 口，支持 3.3V LVC MOS 电平，在本设计中用 JP1 连接转接板进行 LVDS 及 RS-422 信号传输。

JTAG 调试接口：板载一个 6-PIN JTAG 口，用来进行程序烧写以及在线调试。

USB 转 UART 接口：板载 CH340 芯片，将 PS 端 UART1 转为 USB 接口以供打印调试信息。

（3）存储资源

板载 512MB DDR3 SDRAM（MT41K256M16HA-125）、128MB QSPI Flash（W25Q128FV）。本设计利用 FPGA 内部 Block RAM 充当缓存，不用 DDR3；而 QSPI Flash 存放固件，在上电时进行加载。

（4）时钟与电源

板上带有有源晶振（PL 端）以及 33.33MHz 晶振（PS 端），经过内部 MMCM/PLL 倍频或除频得到各个模块需要时钟（例如 125MHz 以太网时钟、75MHz LVDS 采样时钟、50MHz 系统时钟等）。板上有 5V 转成 3.3V、1.8V、1.0V 电源电路，给 FPGA 核心部分、IO Bank 和其他外围设备提供电压。

3.2.2 千兆以太网接口电路

板卡设计了一路 10/100M/1000M 以太网 RJ45 接口，可连接到计算机或其他网络设备实现以太网通信。如图 3-3 所示是 Ethernet 结构：




图 3-3 以太网架构图

图 3-3 为 UDP 千兆以太网通信模块结构图，显示了 FPGA 内部各个模块以及外部 PHY 器件、上位机间的数据传输方向及其连接方式。

FPGA 中包括时钟模块、GMII 到 RGMII 转换模块、ARP 模块、ICMP 模块、以太网控制器模块、UDP 模块（包括 CRC 计算、UDP 发送、UDP 接收）以及异步 FIFO。

时钟模块接收一个 200MHz 系统时钟来给各个模块提供定时参考；GMII 到 RGMII 转换模块用来把 FPGA 内部 GMII 接口转换成外部 PHY 芯片上的 RGMII 接口，然后通过 RJ45 连接器与上位机进行通信。

在数据发送过程中，UDP 发送模块从异步 FIFO 读取数据，再经过 CRC 校验计算出校验值之后，通过以太网控制模块以及 GMII 转 RGMII 模块传输到 PHY 芯片中；而在数据接收方面，则是 PHY 芯片接收来自上位机的数据信息，再经过 RGMII 转 GMII 之后再由以太网控制模块分配给 UDP 接收模块或者是 ARP/ICMP 模块处理，其中 ARP 用于实现 IP 地址转换成 MAC 地址的功能，而 ICMP 则提供网络检测等功能，它们都是通过以太网控制模块进行通信的。

表 3-1 通信参数

板卡 IP	192.168.1.10
上位机 IP	192.168.1.102
通信端口	1234
PHY 芯片	RTL8211E-VL
接口标准	RGMII v2.0, 125MHz DDR 时钟
网络变压器	集成隔离变压器的 RJ45 连接器




图 3-4 PL 端千兆以太网 PHY 芯片连接框图

当网络连接至千兆以太网时，FPGA 与 PHY 芯片 RTL8211E-VL 之间数据传输是利用 RGMII 总线进行，传输时钟为 125MHz，在每个时钟周期的上升沿以及下降沿读取数据。

当网络连接至百兆以太网时，FPGA 与 PHY 芯片 RTL8211E-VL 之间数据传输是通过 RMII 总线进行，传输时钟频率是 25MHz，在每个时钟沿以及下降沿读取数据。

3.3 转接板电路设计

因为 FPGA 核心板 IO 口是 TTL/CMOS 电平，不能直接连接到雷达终端 LVDS、RS-422 差分信号接口上，所以本项目自制一块专门转接板，起到 FPGA 核心板与雷达终端之间物理桥梁作用，完成电平转换、信号适配、阻抗匹配以及接口物理兼容等工作，在此着重介绍转接板设计思路。

3.3.1 转接板架构

转接板基于模块化设计理念，主要由 LVDS 接收通道、LVDS 发送通道、RS-422 收发通道以及电源滤波与保护电路组成。转接板使用标准 40PIN 排针连接器与 FPGA 核心板相连接，接收来自 FPGA 的 LVC MOS 控制信号并将其转换成差分信号经由航插传送到雷达端口；另一方面从雷达端口获取 LVDS 点云数据以及 RS-422 状态信号然后将其转换成 LVC MOS 电平送入 FPGA 中进行处理。转接板整体结构以及信号传输关系如图 3-5 所示。




图 3-5 RS-422 转接板整体架构及信号流向图

3.3.2 RS-422 接口电路

本系统需一条全双工 RS-422 双向通信链路，用于发送遥测指令同时接收雷达反馈状态以及辅助遥测信息，通信速率为 115200 bps^[20]，因为 FPGA 核心板 UART 输出是

LVC MOS 单端电平，而雷达终端使用的是 RS-422 差分电平，所以需要在转接板上进行电平转换。




图 3-6 通信连接示意图

见图 3-6，FPGA 核心板 UART 发送引脚（TXD）通过 40PIN 排针连接到 ZT485 DI 输入引脚，驱动器将单端信号转成差分信号再由 Z/Y 输出引脚传至雷达端；同时，雷达端返回的 RS-422 差分信号从 A/B 输入引脚进入 ZT485 接收器，再转化为单端信号从 RO 引脚出来，最后通过排针连接到 FPGA 核心板 UART 接收引脚（RXD）。为了达到真正的全双工通信，在此用了两块 ZT485，一块是雷达发送用，另一块是雷达接收用。在 PCB 上进行布局布线过程中，RS-422 差分线对要保证其有 100Ω 差分阻抗，在总线上还需留出一个用于放置 120Ω 终端匹配电阻的位置，如图 3-7 所示。



图 3-7 usb 转 RS-422 实物硬件图

图 3-7 是 PC 上位机与 RS-422 外设间连线方式。PC 使用 USB 连接到 USB 转 RS-422 转换器，而模块的差分收发引脚 T/R+、T/R-、RXD+、RXD-，又与远端 RS-422 设备上的接收 R+、R- 以及发送 T+、T- 一一对应相连，从而构成全双工差分串行通信^[10]。

3.3.3 LVDS 接口电路

本系统中，激光雷达发出点云数据是以 LVDS 差分信号进行传输，每一路码率为 100M bps，同步时钟频率为 75MHz，有 1 路门控信号（EN，低有效）、1 路同步时钟（CLK）以及 2 路并行数据（DATA0、DATA1）。为了实现 LVDS 差分信号到 FPGA 单端信号转换，在转接板上设置了 LVDS 接收通道和 LVDS 发送通道^[11]。




图 3-8 LVDS 接收电路

如图 3-8 所示，LVDS 接收电路的作用是把雷达终端输出的 LVDS 差分信号变为 LVCMOS 3.3V 单端信号送到 FPGA 中，本文采用 TI 公司的 DS90LV032A 四路 LVDS 接收器，它可以工作到 400M bps 的速度，具有失效安全功能即当输入为开路、短路或者端接时，输出为高电平，正常的差分输入阈值为 $\pm 100\text{mV}$ ，通道间差分偏斜一般为 0.1ns，可以满足本文对 100M bps LVDS 信号的要求^[12]。




图 3-9 转接板输出至 FPGA

如图 3-9 转接板输出到 FPGA 所见，雷达终端输出 LVDS 差分信号对（R1+/R1-、R2+/R2-、R3+/R3-、R4+/R4-）接到 DS90LV032A 四个差分输入端口上，芯片内部把差分信号转化为单端 LVCMOS 电平后，如图 3-10 所示，通过相应的输出引脚（R1_OUT、R2_OUT、R3_OUT、R4_OUT）输出，经过 40PIN 排针连接到 FPGA 主控板上面的 IO 引脚上，在每一对差分输入端子两端以及距离芯片引脚处并联一只 100Ω 精密端接电阻以减少反射。




图 3-10 LVDS 发送电路

如图 3-10 所示，LVDS 发送电路是将 FPGA 输出的 LVCMOS 单端信号转化为 LVDS 差分信号来作为模拟雷达激励信号或者传递到雷达上。本设计采用 Texas Instruments 公司生产的 DS90LV031A 四通道 LVDS 发送器，其可以实现的最大速率为 400M bps，输出差分电压约为 350mV，传播延时为 1.5ns，差分偏斜最大为 0.4ns，符合本设计对于发送端的需求。




图 3-11 FPGA 输出至转接板

如图 3-11 所示，FPGA 核心板输出 LVCMOS 信号（TX1、TX2、TX3、TX4）通过 40PIN 排针连接到 DS90LV031A 的输入引脚上，在该器件中将单端信号转变为 LVDS 差分信号再由相应的差分输出对（T1+/T1-、T2+/T2-、T3+/T3-、T4+/T4-）传输给雷达终端。PCB 设计也采用差分信号走线方式使得差分阻抗一致，对称并且靠近供电脚处有 0.1 μ F 以及 10 μ F 并联去耦电容来减少电源纹波对于输出信号干扰的影响。图 3-12 是该设计转接板 3D 效果图。




图 3-12 LVDS 差分—单端信号转接板




图 3-13 信号转接板实物图

图 3-13 为 LVDS 差分-单端信号转接板实物图。转接板以 DS90LV032A /031A 接收芯片为核心，设计了 4 路差分信号接收通道与 4 路差分信号发送通道，支持最高 400

Mbps 的差分数据传输速率。板载滤波电容与终端电阻，可有效抑制信号反射与电磁干扰；两侧排针接口兼容标准 FPGA 开发板引脚定义，可直接插接到 ZYNQ7020 开发板上，实现 LVDS 差分信号到单端并行数据的转换，为后续串并转换与点云解析提供稳定的信号输入。

3.4本章小结

本章实现基于 FPGA 的多路信号收发器硬件设计。系统采用“Xilinx PZ7020 核心板+自主设计转接板”的方式来实现，实现了千兆以太网、LVDS 以及 RS-422 等不同类型的接口。

核心板使用 XC7Z020 FPGA 的 PL 部分资源，用 RTL8211E-VL PHY 实现 RGMII 千兆网口；72 路 3.3V LVTTL 电平 IO 用 40pin 排针连接到转接板上，在转接板上用 DS90LV032A/031A 完成 LVDS 与 LVTTL 相互转换(每通道 400M bps)，用于传输 100M bps 点云数据；用 ZT485 收发器实现 RS-422 全双工通讯（115200 bps）。PCB 采用高速差分布线，保持 100Ω 阻抗，差分对长度公差不大于 5mil，在接收端有 120Ω 终端匹配以保证信号完整性。

此设计基于模块化思想实现千兆以太网、LVDS、RS-422 三种不同类型接口间的互通互联，在下文第四章中进行相关软件设计以及整个系统联合测试奠定良好基础。

4 软件设计与实现

4.1 设计目标

本章主要进行 FPGA 端多路信号收发系统软件的设计及其实现，在数据流图中见图 4-1，其目的是：

- (1) 实现 LVDS 高速数据的采集、同步与帧解析；
- (2) 实现基于 UDP 协议的千兆以太网数据封装与传输；
- (3) 完成各模块的协同控制，实现多协议数据的稳定交互。




图 4-1 FPGA 整体软件结构及数据流向图

如图 4-1 所示是系统的软件架构以及数据流，LVDS 数据由接收、缓存直至最终在网络上传输。表 4-1 所示为激光雷达点云数据采集系统的核心模块功能定义表，清晰划分了从数据输入、解析、缓存到网络传输的完整数据链路。

表 4-1 模块功能表

模块	功能说明
lvds_in	外部真实的 LVDS 差分信号输入接口，来自激光雷达的原始数据。
LUT	模拟的点云数据，用于测试验证，无需连接真实传感器即可工作。
Key2	控制 lvds_sim 何时开始发送模拟数据。
lvds_sim	LVDS 数据模拟发生器，从 LUT 中读取模拟点云数据，按照 LVDS 协议格式生成仿真数据流。
SW	选择开关 (Switch/Mux)，用于切换 lvds_rx 的数据来源： 接 lvds_in → 使用真实传感器数据 接 lvds_sim → 使用模拟测试数据
lvds_rx	LVDS 接收解析模块，将差分信号转换为并行数字信号，输出 16 bits 宽的数据总线。同时完成 LVDS 协议的解串、对齐等功能。
FIFO_write	FIFO 写入控制器，负责把 lvds_rx 的数据写入 FIFO 1。核心逻辑是帧检测
FIFO_Trans	协议转换与转存模块，负责从 FIFO 1 读取数据，进行必要的协议格式转换（如将 LVDS 原始数据打包成 UDP 载荷格式），然后写入 UDP_FIFO。
UDP_FIFO	UDP 发送专用缓存，隔离数据准备逻辑与网络发送逻辑，确保 UDP 模块有足够的数据包可发。
UDP 发送	UDP 网络发送模块，将 UDP_FIFO 中的数据通过以太网 UDP 协议发送出去。

如图 4-2 中用 Vivado 综合生成的顶层 RTL 原理图所示，显示了 FPGA 芯片与外界物理连接端口对应关系，在左边是 LVDS 差分信号输入 (lvds_clk/lvds_csl/lvds_data1/data2)、系统时钟与复位 (sys_clk/sys_rst_n) 以及以太网接收信号 (net_rxc/net_rxd)；右边是 DDR3 存储器接口、固定 IO (FIXED_IO) 还有以太网发送信号 (net_txc/net_txd)。此图 4-3 为 Vivado RTL Analysis 生成，表示顶层模块端口以及它们之间的连接情况。




图 4-2 顶层模块端口接口示意图

系统以 ZYNQ7020 的 PS 端为控制核心，PL 侧搭建完整的数据接收链路。PS 通过 AXI-Lite 总线配置各模块寄存器并监控运行状态。前端 LVDS 差分信号经电平转换后进入 FIFO_write 异步缓存模块，解决高速采样时钟与系统时钟的跨域同步。FIFO_trans 模块完成帧头识别、数据校验与串并转换，将串行点云数据解析为坐标、强度和时间戳，按 UDP 协议组包后交给 net_udp_loop 模块。该模块基于三模式以太网 IP 核实现 UDP 协议栈硬件化处理，经千兆网口上传至上位机。ILA 和 VIO 核分别用于关键信号实时捕获与在线参数调节，方便调试。各模块通过 AXI 总线互连，链路方向明确，控制流与数据流分离：PS 负责参数配置与状态管理，PL 专注数据搬移与协议处理，分工清晰。整体架构层次简洁，兼顾了实时性与后续扩展能力。

4.2 LVDS 通信单元设计

LVDS 通信单元是本系统与激光雷达之间高速数据传输桥梁，实现激光雷达产生的 LVDS 差分信号至 FPGA 内部并行数据读取以及 FPGA 内部数据至 LVDS 差分信号发送功能，包括 LVDS 接收部分、数据缓存及协议转换部分（FIFO_write 和 FIFO_trans）和 LVDS 发送部分。

4.2.1 LVDS 协议概述与数据帧格式

LVDS（Low Voltage Differential Signaling，低压差分信号）是高速、低功耗、低噪声差分信号传输方法，在 1994 年由美国国家半导体公司提出。在本文中，LVDS 接口使用同步传输^[14]，其相关参数如表 4-2 所示。

表 4-2 LVDS 接口参数表

参数	规格
时钟频率	75 MHz，占空比 50%±5%
数据通道	两条并行的数据线（DATA0、DATA1），每条线上的码率为 100M bps
门控信号	EN 低电平有效，使能后第一个时钟上升沿开始发送数据
采样时序	数据在时钟上升沿跳变，接收端在时钟下降沿采样
电平标准	LVDS 差分电平，共模 1.2V±0.35V，差分摆幅±350mV
匹配电阻	100 Ω ±0.6 Ω

LVDS 四线制同步接口包含一路门控信号（CSn/EN，低有效）、一路同步时钟（CLK，75MHz）以及两路并行数据（DATA1、DATA2）。数据在时钟上升沿变化，在下降沿读取。传输方式为多位同时发送的方式，高位在前、低位在后，字节内高位在前、低位在后，两路数据同时发送。

从设计上，一张完整的激光扫描点云最多有 500×128 线点，LVDS 将其分为 128 帧（每一帧表示一条“线”）传输，那么每一帧就有 500 个点的数据量。激光雷达输出的原生点云数据帧结构是：帧头+时间戳+线 ID+点云数据+校验和+帧尾。

4.2.2 FIFO 数据缓存模块

LVDS 接收模块输出的 16 位数据需暂存以及完成部分帧处理，在该设计中使用

FIFO_write 来实现^[15]。




图 4-4 数据缓存 RTL 接口示意图

如图 4-4 所示模块主要功能包括：

- (1) 将 lvds_rx 输出 16 位数据 (dat_rx) 在 dat_update 有效时写入异步 FIFO 中。
- (2) 检测帧结束条件：lvds_csl 拉高或者检测到帧尾标志位 0xAABBCCDD。
- (3) 对点云数据段 (从第 3 个字节起) 求和得到校验和 (checksum)。
- (4) 在帧结束时输出 rx_done_hp 信号以告知后面的协议转换模块一帧的数据已接收完毕。




图 4-5 FIFO_write 模块流程

4.2.3 数据协议转换模块

FIFO_trans 模块是 LVDS 接收数据至 UDP 发送之间的一个重要协议转换器，作用是把 16 位 LVDS 数据重组为 32 位并附上 UDP 需要帧头、时间戳、线标识符等内容。




图 4-6 数据协议转换 RTL 接口示意图

如图 4-6 所示为 FIFO_trans 模块的 RTL 接口框图，实现 LVDS 点云数据的位宽转换与跨时钟域缓冲，为 UDP 发送模块提供规整数据。




图 4-7 数据格式转换与帧封装示意图

主要设计要点如下：

帧头检测：利用 $\text{fifo_din_last} == 16'h12AB \ \& \ \text{fifo_din} == 16'h34CD$ 判定为一帧的开始。

头部解析：提取 7 字节时间戳（分辨率 1 ms）和线 ID 信息；

数据分包：将一帧 500 个点分成 $\text{SEND_TIMES} = 10$ 份发送（每份大约有 50 个点）来满足 UDP 单个数据包的有效载荷大小。

数据格式转换：使用一个大小为 10 的循环队列，把 16 位 XYZ 坐标数据重组为

32 位的数据。

帧封装：在数据前添加帧头 0xEB90AA55，在数据后添加帧尾 0xAABBCCDD 以及填充字节使 UDP 数据包符合标准。

将封装后 32 位数据写入 UDP 发送 FIFO，供 UDP 发送模块读取。

这个模块很好地解决了 LVDS 数据格式以及以太网 UDP 数据包格式不同问题，实现高速数据格式转换^[16]。波形验证如下图 4-8 所示。




图 4-8 波形验证

4.2.4 LVDS 接收模块设计

LVDS 接收模块是用于把输入外部 LVDS 差分信号变为并行数据，该模块接收 75MHz 同步时钟 lvds_clk、片选信号 lvds_csl 以及双路数据 lvds_data1/lvds_data2，在时钟下降沿进行 2bit×8=16bit 串并转换操作，利用内部 rx_cnt 计数器（从 0 到 7 循环）实现移位拼接，每隔 8 个时钟周期读入一个 16bit 的数据。




图 4-9 LVDS 接收模块 RTL 接口示意图

如图 4-9 所示为 lvds_rx 模块的 RTL 接口框图，实现雷达 LVDS 差分数据的接收、

解析，输出三维点云坐标与状态信号，为系统提供前端原始数据。




图 4-10 复位与初始化

如图 4-7 所示，当 `rst_n` 从低到高变化时，模块从复位中恢复，`rx_pts_cnt` 为“X”（未知），所有的内部寄存器都被清零，在等待 `lvds_csl` 有效。




图 4-11 正常数据流

如图 4-10 所示，在 `lvds_csl` 保持有效的情况下，模块处于正常接收模式，`dat_rx` 输出连续的数据流：“0105”，“0000”，“1111”，“1121”，“1131”，“1141”……计数器从 5 开始增加至 15，在计数值变化的同时 `dat_rx` 的数据也相应进行更新，每隔 8 个 `lvds_clk` 周期计数加一，说明对帧内的各个数据点进行计数是正确的。

如图 4-11 所示，在 `dat_rx` 输出帧尾附近的数据：“1181”、“1191”、“aabb”、“ccdd”时，`rx_pts_cnt` 递增到 16、17、18。`lvds_csl` 从低到高跳变（上升沿），模块检测到该变化之后，在下一个 `lvds_clk` 下降沿发出一个 `framenew_rst` 信号（一个周期高电平），表示当前一帧数据已经结束。而 `rx_pts_cnt` 仍为最后一位数“19”（本帧共有 20 点数据），然后清零以供下一次使用。`framenew_rst` 之后，`lvds_csl` 维持在高电平，模块进入空闲待机模式。`rx_pts_cnt` 变成“19”之后清零，在下一次 `lvds_csl` 下降沿开始新的一帧接收。然后是 `dat_rx` 输出“12ab”，说明新的一帧的数据已经开始，证明帧同步复位成功。




图 4-12 帧结束与复位

LVDS 接收模块的核心工作机制如下：

- (1) 数据接收过程：模块在 lvds_clk 下降沿读取数据，在 lvds_csl 为低时，每一期把 lvds_data1 以及 lvds_data2 两位数据写入 16 位存储单元 rx_data_buf 中，采用的方法是 {rx_data_buf[13:0], lvds_data1, lvds_data2}，即高位不变，低位填充新值。
- (2) rx_cnt 计数控制：4 位计数器 rx_cnt 从 0 到 7 进行递增，在 rx_cnt<7 的情况下，不断右移并且使 dat_update=0；而在 rx_cnt=7 的情形下，完成 16 位数据组合工作，产生一个 dat_update=1 信号以及将 rx_data_buf 高位 14 位加上此时两位数据送入 dat_rx 寄存器中然后让 rx_cnt 置为 0 开始新一轮计数。
- (3) 帧同步逻辑：当 lvds_csl 下降沿到来时（lvds_csl_last=1 并且 lvds_csl=0）会产生一个 framenew_rst 信号以表示一帧的数据结束，在此期间 rx_pts_cnt 用来记录每一帧接收的数据个数以便后续进行帧格式解析。

表 4-3 LVDS 接收模块接口信号定义表

信号名	方向	位宽	功能描述
rst_n	input	1	复位信号，低电平有效
en_in	input	1	模块使能信号
lvds_clk	input	1	LVDS 同步时钟，75MHz
lvds_csl	input	1	LVDS 片选信号，低有效
lvds_data1	input	1	LVDS 数据通道 1（高位）
lvds_data2	input	1	LVDS 数据通道 2（低位）
dat_rx	output	16	接收到的 16 位并行数据
dat_update	output	1	数据更新脉冲（1 周期）
framenew_rst	output	1	新一帧到来标志信号
rx_pts_cnt	output	16	接收数据点计数器

4.2.5 LVDS 发送模块设计

LVDS 发送模块用于将 FPGA 内部并行数据按帧结构串行化，并通过差分对输出至外部接收端。在 tx_en 有效时，模块依次发送 4 字节帧头（0x12AB34CD）、8 字节数据负载以及 1 字节求和校验位，最终经 tx_p/tx_n 差分对输出。整体发送流程由 8 状态有限状态机控制，按“帧头—数据—校验—结束”的顺序有序完成。差分信号由 FPGA 内置 OBUFDS 原语实现，自动生成互补电平以满足 LVDS 电气特性。在校验机制方面，模块在数据发送过程中对 8 字节负载逐字节累加，并取最低 8 位生成 checksum，用于接收端的数据一致性校验，从而提高传输可靠性。




图 4-13 LVDS 模块的 RTL 顶层接口示意图

如图 4-13 所示，该 LVDS 通信模块集成收发功能，通过 sel_sim 实现真实接收与仿真发送模式切换：低电平时完成雷达差分信号的串并转换、帧同步及数据解析；高电平时基于 LUT 生成仿真帧数据输出。模块提供标准接口，可对接 FIFO 与协议模块，满足高速数据收发与联调测试需求。

4.3 千兆以太网单元

UDP 千兆以太网单元是本系统与上位机通信的高效率接口，负责两方面工作：一方面将 FPGA 处理完 LVDS 雷达数据进行打包发送至上位计算机进行显示以及保存；另一方面接收来自上位计算机的命令信息并解析后传递给 LVDS 部分对前端设备进行操作。

如图 4-14 所示模块基于双时钟域设计，集成了以太网 PHY 接口、UDP 协议栈与 FIFO 数据交互接口，实现 FPGA 与上位机的双向通信，可完成雷达数据打包上传与上位机控制命令接收解析，是系统数据交互的核心单元。




图 4-14 UDP 收发 RTL 图

4.3.1 协议栈架构

本系统以太网通信符合 IEEE 802.3 标准，使用 1000BASE-T 千兆以太网物理层规范并通过 RGMII（Reduced Gigabit Media Independent Interface）连接板载 RTL8211E PHY 芯片进行通信，在上层使用 UDP/IP 协议栈对数据进行打包以及发送，以便及时传送雷达点云数据及接收控制命令等信息^[17]。

以太网帧总长:64~1518字节(含前导码及CRC)

前导码+SFD 8字节 7x0xAA + 0xD5物理层同步	以太网帧头 14字节 目的MAC (6)+源MAC (6)+类型 (2)	IPv4首部 20字节 版本/首部长度/TOS/总长度/标识/标志/片偏移/TTL/协议/校验和/源IP/目的IP	UDP首部 8字节 源端口 (1234) 目的端口 (1234) 长度+校验和	数据负载 N字节 点云/自定义数据(根据MTU动态)	FCS 4字节 CRC32校验要盖帧头+数据
--------------------------------------	--	---	---	----------------------------------	------------------------------

ARP帧结构

硬件类型 2B 以太网 (1)	协议类型 2B IPv4 (0x0800)	硬件地址长度 1B 6 (MAC)	协议地址 长度 1B 4 (IP)	操作码 2B 1请求/2应答	发送端MAC 6B 00:11:22:33:44:55	发送端IP 4B 192.168.1.10	接收端MAC 6B 00:00:00:00:00:00	接收端IP 4B 192.168.1.102
-----------------------	-----------------------------	-------------------------	----------------------------	----------------------	-----------------------------------	-----------------------------	-----------------------------------	------------------------------

图 4-15 以太网帧结构图

以太网帧结构如图 4-15 所示，各层协议字段详细说明如下：

(1) 数据链路层：使用 Ethernet II 帧结构，有 14 字节帧头（6 字节的目的 MAC 地址+6 字节的源 MAC 地址+2 字节类型字段）。ARP 帧类型是 0x0806，IP 帧类型是 0x0800。FCS 字段是 4 字节 CRC32 校验值。

(2) 网络层：使用 IPv4 协议，首部固定长为 20 字节。主要字段有版本 0x4、首部长 0x5(即 20 字节/4=5)、协议号 17(UDP)、源 IP(192.168.1.10)目的 IP(192.168.1.102)。首部校验和是将首部每一位 16 位数相加求和然后取反得到，用于检查 IP 首部是否正确传送。

(3)传输层：使用 UDP 协议，8 个字节，包括源端口号(1234)、目标端口号(1234)、UDP 长度以及校验和。UDP 长度是根据实际载荷大小确定：UDP 长度=8+载荷字节数，校验和一般设置为零（可选项）。

(4) 物理层：使用 RGMII v2.0 接口连接到 PHY 芯片，时钟为 125MHz，在每个时钟周期的上升沿以及下降沿进行两次数据传输即双倍速率（DDR），4 位的数据线相当于 8 位的 GMII 带宽。

表 4-4 通信参数表

参数	值
FPGA MAC 地址	00:11:22:33:44:55
FPGA IP 地址	192.168.1.10
上位机 IP 地址	192.168.1.102
FPGA UDP 端口	1234
上位机 UDP 端口	1234
以太网类型	0x0800 (IP) / 0x0806 (ARP)
物理层接口	RGMII v2.0, 125MHz DDR

4.3.2 RGMII 接口转换设计

千兆以太网 PHY 芯片 RTL8211E 与 FPGA 通过 RGMII 接口连接，采用 4 位数据线及 DDR 传输方式，在 125MHz 时钟上升沿和下降沿同时采样，实现等效 8 位 GMII 数据传输。由于 FPGA 内部模块采用 GMII 接口，需通过 gmii_to_rgmii 模块完成接口映射。

(1) 接收方向中 4-16 所示：rgmii_rxc 经 BUFG 驱动全局时钟；rgmii_rx_ctl 与 rgmii_rxd[3:0]先经 IDELAYE2 延时补偿,再由 IDDR 进行双沿采样并重组为 8 位数据；gmii_rx_en 由双沿控制信号逻辑与生成，以保证数据有效性。




图 4-16 RGMII 到 GMII

(2)发送方向如图 4-17 所示：FPGA 内部 GMII 接口的 8 位发送数据 gmii_txd[7:0] 利用 ODDR 原语（SAME_EDGE 模式）将高 4 位（D1=gmii_txd[i]）以及低 4 位

($D2=gmii_txd[4+i]$) 分别映射到时钟上升沿以及下降沿输出, 形成 4 位 DDR 信号 $rgmii_txd[3:0]$; 发送使能 $gmii_tx_en$ 也一样使用 ODDR 原语输出 $rgmii_tx_ctl$; 发送时钟 $rgmii_txc$ 由 $gmii_tx_clk$ 控制。




图 4-17 GMII 到 RGMII

4.3.3 ARP 协议模块设计

ARP (Address Resolution Protocol, 地址解析协议) 模块实现 FPGA 与上位机之间 MAC 地址解析, 是 UDP 通信的基础。




图 4-18 ARP 通信交互流程图

在局域网内，IP 数据包传输需目的 MAC 地址，而 ARP 协议采用请求广播、响应单播的方式，实现 IP 地址到 MAC 地址的动态映射。本文所设计的 ARP 模块包括三个部分：arp_rx（接收解析）、arp_tx（发送封装）以及 arp（顶层控制）。ARP 通信过程如图 4-18 所示，分为三步。

阶段一：ARP 请求。上位机发送 ARP 请求帧（OP=0x0001），FPGA 中的 arp_rx 模块依次经过 st_idle（检测前导码 0x55）、st_preamble（校验 7x0x55+0xD5）、st_eth_head（解析 14 字节以太网帧头，判断 MAC 地址以及协议类型 0x0806）、st_arp_data（解析 28 字节 ARP 数据，获取源 MAC、源 IP 并检查目标 IP 是否是自身 IP、操作码是否是 0x0001）。所有条件满足之后，输出 arp_rx_done=1, arp_rx_type=0（请求），并且保存源 MAC 以及源 IP 地址。

第二步：ARP 应答。在 arp 顶层模块检测到 arp_rx_done 以及 arp_rx_type=0 之后，产生一个事件使能 arp_tx 发送一个 ARP 应答包（OP=0x0002）。而 arp_tx 则依次通过 st_idle、st_preamble、st_eth_head、st_arp_data、st_crc 等几个状态，在这期间把源/目的 MAC 和 IP 地址交换位置（OP 变为 0x0002），发送最小 46 字节的数据包（28 字节 ARP 数据加上 18 字节填充）并且带有 4 个字节 CRC32。

阶段三：UDP 数据通信。完成 ARP 之后，net_ctrl 模块把 protocol_sw 置为 1，GMII 发送通道从 ARP 切换到 UDP 进行 UDP 的数据发送。

表 4-5 ARP 模块接口信号定义表

信号名	方向	位宽	功能描述
arp_rx_done	output	1	ARP 接收完成脉冲
arp_rx_type	output	1	ARP 接收类型：0=请求，1=应答
src_mac	output	48	接收到的源 MAC 地址
src_ip	output	32	接收到的源 IP 地址
arp_tx_en	input	1	ARP 发送使能信号
arp_tx_type	input	1	ARP 发送类型：0=请求，1=应答
des_mac	input	48	发送的目标 MAC 地址
des_ip	input	32	发送的目标 IP 地址
tx_done	output	1	ARP 发送完成信号

4.3.4 UDP 接收模块设计

UDP 接收模块负责从 GMII 接口接收来自上位机的以太网报文，在其 UDP 数据载

荷中获取控制命令然后转给 RS-422 或者 LVDS 模块。编码见下表 4-6。

表 4-6 UDP 接收模块状态编码表

状态名	编码	功能描述
st_idle	7'b000_0001	初始状态，等待接收前导码 0x55
st_preamble	7'b000_0010	接收前导码，校验 7x0x55+0xD5
st_eth_head	7'b000_0100	接收以太网帧头，验证 MAC 和协议类型 0x0800
st_ip_head	7'b000_1000	接收 IP 首部，验证目的 IP 是否为本机 IP
st_udp_head	7'b001_0000	接收 UDP 首部，提取数据长度
st_rx_data	7'b010_0000	接收有效数据，8bit 到 32bit 转换
st_rx_end	7'b100_0000	接收结束，等待 gmii_rx_en 拉低




图 4-19 UDP 接收模块状态跳转图

UDP 接收模块的工作流程及时序如图 4-19 所示

(1) 前导码检测：idle 状态下发现 gmii_rx_en=1 并且 gmii_rxd=0x55，则进入 preamble 状态，在 preamble 状态中对前 7 个字节进行判断是否是 0x55 以及第 8 个字节是否是 0xD5（帧起始界定符 SFD），如果有任一错误则转到 rx_end 状态。

(2) 以太网帧头解析：在 `eth_head` 状态下读取 14 字节帧头信息，前 6 字节为目的的 MAC 地址，后 6 字节为源 MAC 地址，最后 2 字节为协议类型。当目的 MAC 是本机 MAC 地址（00:11:22:33:44:55）或者广播地址（FF:FF:FF:FF:FF:FF），并且协议类型是 0x0800 时。

(3) IP 头部解析：在 `ip_head` 状态下接收 20 字节 IP 头部信息并获取其长度（`ip_head_byte_num`）以及目标 IP 地址，在目标 IP 地址等于本机 IP 地址的情况下进行进一步处理，否则跳转到 `rx_end`。

(4) UDP 头部解析：在 `udp_head` 状态下接收 8 字节 UDP 头部，从 UDP 中获取 UDP 长度（`udp_byte_num`），那么有效数据长度为 `data_byte_num=udp_byte_num-8`。

(5) 数据接收：在 `rx_data` 状态中，将接收到 8 位 GMII 数据利用 `rec_en_cnt` 计数器（0~3 循环）进行合并成 32 位的数据字，在每四个字节合并后产生 `rec_en=1` 以及 `rec_data`，同时使 `data_cnt` 加一，在 `data_cnt=data_byte_num-1` 时，输出 `rec_pkt_done=1` 以表明整个包已被正确接收。

4.3.5 UDP 发送模块设计

UDP 发送模块用于将 LVDS 采集点云数据打包成 UDP 数据包并通过 GMII 传给上位机，在模块从 FIFO 读取点云数据后，按以太网帧格式依次添加前导码、MAC 首部、IP 首部、UDP 首部以及数据载荷并计算出 CRC32 校验码，使用 7 状态 one-hot 编码的状态机实现，各状态编码见下表 4-7 所示。

表 4-7 UDP 发送模块状态编码表

状态名	编码	功能描述
<code>udp_tx_idle</code>	7'b000_0001	初始状态，等待 <code>tx_start_en</code> 上升沿
<code>udp_tx_check_sum</code>	7'b000_0010	IP 首部校验和计算（3 周期累加+取反）
<code>udp_tx_preamble</code>	7'b000_0100	发送前导码 7x0x55+0xD5（8 字节）
<code>udp_tx_eth_head</code>	7'b000_1000	发送 14 字节以太网帧头
<code>udp_tx_ip_head</code>	7'b001_0000	发送 20 字节 IP 首部+8 字节 UDP 首部
<code>udp_tx_tx_data</code>	7'b010_0000	发送数据负载（32bit 到 8bit 拆分）
<code>udp_tx_crc</code>	7'b100_0000	发送 4 字节 CRC32 校验值




图 4-20 udp 发送模块 RTL 接口示意图

图 4-20 为 UDP 回环模块 RTL 顶层接口示意，包含系统时钟复位、以太网收发接口、FIFO 数据与控制信号以及 UDP 发送控制与状态信号，实现数据收发与回环处理功能。

UDP 发送模块的工作流程及时序如图 4-15 所示：




图 4-21 UDP 发送模块的状态跳转图

如图 4-21 所示，各阶段详细说明如下：

- (1) IDLE 到 CHECK_SUM: 在检测到 tx_start_en 上升沿时，将 tx_byte_num (有

效数据字节数)进行存储,然后计算出 $\text{total_num}=\text{tx_byte_num}+28$ (IP 总长度)以及 $\text{udp_num}=\text{tx_byte_num}+8$ (UDP 长度),并且对 IP 首部相关字段进行赋值(版本号 0x45、协议号 17、源/目的 IP 地址等)。

(2) CHECK_SUM: 将 IP 首部中的五个 32 位字逐个相加并考虑进位后求反得到一个 16 位的首部校验和放入 $\text{ip_head}^{[2]}[15:0]$ 中,在此操作要花费四个时钟周期($\text{cnt}=0\sim 3$)。

(3) PREAMBLE: 发送 8 字节前导码(7x0x55+1x0xD5), gmii_tx_en 拉高, gmii_txd 输出相应字节。

(4) ETH_HEAD: 发送 14 字节以太网帧头(目的 MAC+源 MAC+协议类型 0x0800),并且设置 crc_en 使能 CRC 校验计算。

(5) IP_HEAD: 利用 tx_bit_sel 计数器(从 0 到 3 进行循环)将 7 个 32 位 IP 头部字逐字节发送出去,一共 28 字节(20 字节 IP 头部+8 字节 UDP 头部)。

(6) TX_DATA: 发送数据负载部分。 tx_bit_sel 用于实现从 32 位到 8 位的数据分割传输,在每 4 字节时产生一个 $\text{tx_req}=1$ 信号以使能 FIFO 读取下一组 32 位的数据。如果有效的数据少于以太网最小帧长度的要求(即 18 个字节),那么会用 0 补齐到 real_tx_data_num 个字节。

(7) CRC: 发送 4 字节 CRC32 校验值。CRC 结果按字节逆序取反后发送:第一字节取 $\sim \text{crc_next}[7:0]$,后三字节取 $\sim \text{crc_data}$ 相应位。发送完成之后设置 $\text{tx_done}=1$ 以及 $\text{crc_clr}=1$,然后回到 IDLE 状态。

表 4-8 UDP 发送模块接口信号定义表

信号名	方向	位宽	功能描述
tx_start_en	input	1	以太网开始发送信号
tx_data	input	32	待发送数据(32bit)
tx_byte_num	input	16	有效数据字节数
crc_data	input	32	CRC 校验数据
crc_next	input	8	CRC 下次校验完成数据
tx_done	output	1	以太网发送完成信号
tx_req	output	1	读数据请求信号(请求 FIFO 输出)
gmii_tx_en	output	1	GMII 输出数据有效信号

信号名	方向	位宽	功能描述
gmii_txd	output	8	GMII 输出数据
crc_en	output	1	CRC 开始校验使能
crc_clr	output	1	CRC 数据复位信号

协议切换与数据缓存设计:

net_ctrl 模块用于实现 ARP 与 UDP 协议发送通道的切换, 通过 protocol_sw 信号选择 GMII 发送接口连接对象。当 protocol_sw=0 时, GMII 连接 ARP 模块; 为 1 时连接 UDP 模块。系统默认工作在 UDP 通道, 当检测到 ARP 请求 (arp_rx_done=1 且 arp_rx_type=0) 时, 将 protocol_sw 置 0 以触发 ARP 应答; ARP 发送完成 (arp_tx_done=1) 后恢复为 1, 重新切换至 UDP 通道, 从而保证 ARP 响应的实时性且不影响后续 UDP 数据传输。

FIFO 缓存模块 (FIFO_write、FIFO_trans) 用来解决 LVDS 和千兆以太网之间的数据速率不匹配问题。LVDS 接收的 16 位数据先经过 FIFO_write 写入异步 FIFO, 再由 FIFO_trans 读取并重组为 32 位数据供 UDP 发送模块使用。header_det 模块检测数据流中的帧头标志 (0xEB90AA55), 在检测到有效帧头时发出发送控制信号, 使 UDP 数据包从帧头对齐开始发送, 从而提高数据传输的完整性以及可靠性。




图 4-22 发送启动与首部封装阶段

如图 4-22 所示, 在 rst_n 从低到高变化时, 模块从复位中恢复, cur_state=01 (IDLE 状态), 所有的计数器都被清零, 等待发送请求。tx_start_en 产生一个高电平时钟周期信号来表示上位机希望发送数据, 模块存储 tx_data 以及 tx_byte_num 然后改变状态, cur_state 从 01 变为 02 (前导码/Preamble 状态), gmii_tx_en 被设置为有效值, 开始发送 Ethernet II 帧前导码 7 字节 0x55+帧首定界符 0xD5。当有效的 ip_head 为“00120000”“2332...”等时, 表示该模块在读取存储器中预先设置好的 IP 头部内容 (源 IP、目的 IP、协议类型等), udp_tx_ip_head 加一以控制头部字节传输顺序, 然后 cur_state 变更

为 08 (IP 首部发送状态), 当 `udp_tx_ip_head` 计满时, 此状态机进行下一阶段的数据发送操作。




图 4-23 数据负载与 CRC 发送阶段

如图 4-23 所示, 在 `tx_data` 为 “1111” “1121” 有效数据时, 模块读取 `tx_data` 有效数据, `udp_tx_data` 计数器控制每 10 个字节进行一位传输, 传输结束后 `crc_en` 置 1 开始进行 CRC32 计算, `udp_tx_crc` 计数器控制每 4 个字节进行一次传输。`tx_done` 发送一个完成信号之后, 状态机回到 IDLE, `gmii_tx_en` 清零, `cur_state` 变为 01 (IDLE 状态)。`udp_num` 由 18 变为 19 以备下一次发送使用。

4.4 本章小结

第 4 章主要完成系统软件逻辑设计与实现, 在 Vivado 环境下基于 Verilog HDL 构建由 LVDS 通信单元与 UDP 千兆以太网通信单元组成的整体架构, 具体如下:

(1) LVDS 通信单元: 设计 LVDS 接收模块, 在 75MHz 时钟下降沿采样数据, 通过 `rx_cnt` (0~7 循环) 实现 2bit×8 的串并转换, 每 8 个时钟输出 16 位并行数据; 设计发送模块, 采用 8 状态 FSM 完成帧头、数据及校验的串行发送, 并通过 OBUFDS 输出差分信号。

(2) 接口与协议模块: 实现 RGMII-GMII 转换模块, 利用 IDDR/ODDR 完成 DDR 与 SDR 转换; 设计 ARP 模块, 通过状态机实现请求-应答过程, 为 UDP 通信提供 MAC 地址。

(3) UDP 通信模块: 设计 UDP 接收模块, 采用七状态 FSM 逐层解析以太网帧并拼接 32 位数据; 设计 UDP 发送模块, 采用 7 状态 FSM 完成帧封装及发送, 并通过 IP 首部校验和 CRC32 保证数据可靠性。

(4) 系统控制与缓存: `net_ctrl` 模块实现 ARP/UDP 协议切换; FIFO 模块解决 LVDS 与以太网速率不匹配问题; `header_det` 模块完成帧头检测与数据对齐。

5 硬件系统搭建与联调测试

5.1 设计目标

本章主要是对基于 FPGA 的多路信号收发器系统的硬件平台搭建以及联调测试。主要测试内容包括：

- (1) 对 RS-422 模块进行验证。发送查询指令，查询雷达状态。
- (2) 对 UDP 模块接收功能进行测试。检测雷达数据接收情况。
- (3) 对 LVDS 接收电路进行验证，验证开发板是否能正确解析 LVDS 数据信号。
- (4) 对整个系统进行调试工作。

5.2 硬件设备清单

表 5-1 所需物料清单

序号	设备名称	型号/规格	功能说明	数量
1	FPGA 核心板	PZ7020 (领航者/璞致)	协议转换与数据处理核心	1
2	转接板	自主设计	LVDS/RS-422 电平转换	1
4	直流稳压电源	5V/3A	系统供电	1
5	上位机 PC	Windows 11, 千兆网口	数据接收与指令下发	1
6	网络设备	六类网线	以太网物理连接	1
7	调试设备	USB-JTAG 下载器、串口调试助手	程序下载与在线调试	1
8	测量仪器	示波器 (100MHz+)、逻辑分析仪	信号时序观测	1
9	USB 转 RS-422 模块	SAMZHE	RS-422 调试与回环测试	1

5.3 实物系统搭建

本系统以 PZ7020 FPGA 开发板为基础搭建起多路信号收发实验平台。开发板使用千兆以太网 (GE_PL) 与上位机通信，USB_UART 用作调试输出，JTAG 用作程序下载；转接板用 40PIN 排线连接，完成差分信号与 TTL 电平转换以及阻抗匹配。考虑到激光雷达应用体积、功耗以及集成度的要求，选择小型化的 7020 璞致开发板作为最终集成平台，板载资源和正点原子领航者开发板基本相同。实际联调阶段使用接口更丰

富的领航者开发板进行调试，两者 FPGA 资源相同，PL 逻辑可以直接移植。




图 5-1 璞致开发板与领航者的对比

测试系统整体结构框图如图 5-2 所示，给出了开发板、转接板、上位机以及各个端口间的联系。




图 5-2 实物平台图

5.3.1 UDP 接收验证测试

将下载器一头接到电脑上，另一头连接到开发板 JTAG 下载口上，再用网线一头连在开发板 PL 网口（GE_PL）上，另一头连在电脑上，然后接通电源并给开发板供电。GE_PL 网口位置如图 5-3 所示。




图 5-3 PZ7020 开发板网口位置示意图

GE_PL 是 PL 端千兆以太网接口，用 RGMII 总线连接 RTL8211E PHY 芯片，支持 10/100/1000 M bps 自适应。此网口用于本系统和上位机 UDP 通信物理接口，有普通 RJ45 接头并且带有集成隔离变压器，保证良好信号以及电气隔离。本系统只用 GE_PL 接口，使用网口调试助手进行通信：




图 5-4 网络调试助手通信界面

本地 IP 设置为 192.168.1.102（上位机），目的 IP 为 192.168.1.10（FPGA 板卡），端口号均为 1234，与 2.1 部分的要求相同，在图 5-4 中可以看到接收区域正确接收数据，UDP 接收功能正常。




图 5-5 Wireshark 捕获的 UDP 通信数据包序列




图 5-6 udp 全链路收-发衔接时序 ILA 验证

图 5-6 是 Vivado ILA (Integrated Logic Analyzer) 捕获的 UDP 全链路收发衔接时序波形图。利用 ILA 在线观测，可以清楚地看到数据在不同时钟域之间同步传输的过程，以及 UDP 发送模块启动信号和数据准备信号的时序配合情况。




图 5-7 UDP 数据接收 ILA 验证




图 5-8 UDP 数据发送 ILA 验证

图 5-7 与图 5-8 分别给出了 UDP 接收和发送模块在 Vivado ILA 下时序验证结果。两者一起完成了 UDP 千兆以太网收发链路的功能时序验证。图 5-7 给出了接收过程，从 GMII 接口输入数据开始，依次完成前导码识别、协议首部解析、有效载荷提取等步骤，可以检查状态机跳转、字节计数、32 位数据拼接是否正确，检验接收逻辑设计的有效性。图 5-8 给出了发送过程，模块在启动信号触发之后，完成 IP 首部校验、协议封装、CRC32 计算，并且通过 GMII 接口输出数据。该波形可以用来验证发送使能、数据总线、FIFO 读控制和发送完成信号之间的时序关系，说明发送时序符合 RGMII 和千兆以太网规范。两组波形从收发两侧对 UDP 通信链路进行了验证，证明了 UDP 通信链路的正确性、稳定性。




图 5-9 wireshark 抓包界面

图 5-9 为 Wireshark 抓取的单个 UDP 数据包解析界面。Frame 层显示捕获时间为 2026 年 4 月 29 日，帧长 1290 字节；Ethernet II 层中源 MAC 为 00:11:22:33:44:55，目的 MAC 为上位机；IPv4 层源 IP 为 192.168.1.10，目的 IP 为 192.168.1.102，协议类型为 UDP (17)；UDP 层源/目的端口均为 1234，数据载荷为 1248 字节，符合第 2.1 节速腾协议格式。

5.3.2 RS-422 验证收发测试




图 5-10 串口连接示意图

图 5-10 是 RS-422 通信测试的串口硬件连接示意图。该图给出了 FPGA 开发板 USB_UART 接口、USB 转 RS-422 模块和上位机之间硬件连接的方式。



图 5-11 上位机发送命令包与接收返回信息

打开串口，在串口助手中设置波特率为 115200，数据位为 8，停止位为 1，无校验位如图 5-11 所示，在发送文本框中输入数据“55 00 01 01 57”，点击发送按钮，在串口助手中可以看见已经接收到的数据“AA（帧头）20 26 04 29 08（时间戳）11（激光状态）36（探测温度）CC DD（探测器参数）EE FF（探测器参数）BB（帧尾）”。成功验证雷达遥测功能。




图 5-12 RS422 收发 ILA 验证

如图 5-13 所示,ILA 时序波形和设计一致。lvds_clk_out 稳定在 75MHz,lvds_csl_out 传输期间为低电平，数据在下降沿采样，时序正确。串并转换后的 dat_rx[15:0]输出正常，并且可以识别帧头 0x12AB、0x34CD，说明帧同步可靠；同时，x、y、z 解析结果和输入一致，说明 LVDS 数据解析正确。

5.3.3 LVDS 接收验证测试

LVDS 接收验证测试旨在对第 4 章所设计的 LVDS 高速数据接收模块进行硬件功能验证。




图 5-13 LVDS 接收模块功能验证 ILA 在线时序波形图

如图 5-13 所示，Vivado ILA 捕获的时序波形与设计预期一致。lvds_clk_out 稳定为 75MHz,lvds_csl_out 在传输期间保持低电平，数据在时钟下降沿采样，满足时序

要求。两路串行数据经转换后，`dat_rx[15:0]`正确输出 16 位并行数据，并能准确识别帧头 0x12AB、0x34CD，表明串并转换及帧同步正常；同时，解析得到的 x、y、z 坐标与输入点云数据一致，验证了 LVDS 数据帧解析的正确性。

5.3.4 综合联调测试

综合联调用于验证 RS-422、LVDS 和 UDP 三种通信方式的协同工作，完成“指令下发—雷达控制—点云获取—网络传输—结果回馈”的全过程。上位机接收结果如图所示：




图 5-14 上位机接收到雷达数据云图（1）




图 5-15 上位机接收到雷达数据云图（2）

上位机点云可视化软件 MATLAB 显示的激光雷达实时扫描结果即上位机接收到 5-14 雷达数据云图 (1)、5-15 雷达数据云图 (2)。每一个小点是一个激光测距点, 其颜色对应着反射强度或者高度等信息。数据流动过程是: 激光雷达通过 LVDS 接口发出点云数据, FPGA 接收端找到帧头 (0x12 AB34CD) 之后读取 X/Y/Z 坐标并放到 FIFO 中, 然后用 UDP 发送模块打包成一个以太网帧, 最后通过千兆网传送到上位机。图中点云分布较为密集, 无明显断层或者噪点, 说明三个协议可以良好合作完成任务。

5.4 本章小结

本章实现了基于 FPGA 的多路信号收发器系统硬件平台搭建以及联调工作, 在 PZ7020 FPGA 开发板基础上, 使用自制 LVDS/RS-422 适配板完成整个硬件平台搭建并实现上位机与 FPGA 之间通信。

从测试方法来看, “从单个模块单独测试到多个模块联合调试”分层次进行, 在此过程中我们对 UDP 千兆以太网模块、RS-422 串行通信模块以及 LVDS 高速数据通路分别进行了功能测试并最终实现了这三种协议联合测试。

综合联调测试验证三协议配合使用完整流程: 因客观原因, 在 FPGA 中产生模拟点云数据 (帧头为 0x12AB34CD, 500 个固定 XYZ 坐标点) 作为激光雷达输入源, 上位机在 MATLAB 点云可视化工具中正确接收到并且显示该点云图, 点云分布较为密集, 无明显缺失以及噪声, 所有参数符合第二章设定目标。

本章测试结果表明, 所设计的多路信号收发器可以良好地完成激光雷达点云数据的大批量获取、多种协议之间的相互转换以及远距离发送工作, 具有较好的应用前景, 在今后与真实的激光雷达进行连接上提供了坚实的基础。

6 总结与展望

6.1 总结

本文针对激光雷达测试中点云数据高速采集、网络传输及遥控遥测的需求，设计并实现了一套以 FPGA 为核心、同时支持千兆以太网、LVDS 和 RS-422 接口的多路信号收发系统。完成了总体方案设计、硬件电路设计、FPGA 逻辑设计与实现，以及实物联调测试，验证了数据采集、协议转换与实时传输功能，达到预期设计目标。目前存在的不足包括：LVDS 工作速率固定，以太网仅支持 UDP 单一协议，尚未在复杂电磁环境下充分验证。各章节工作如下：

（1）系统总体方案设计：分析了多协议信号互连的实际需求，采用"FPGA 核心处理板+专用转接板"的总体架构，划分了 LVDS、RS-422 与千兆以太网之间的信息流向与功能模块。主控选用 XilinxZynq-7020，确定了各接口的电平转换芯片方案，制定了 LVDS 码率、RS-422 波特率及 UDP 数据包格式等设计指标。。

（2）硬件电路设计与实现：以 XC7Z020 为核心设计了 FPGA 处理电路，完成了转接板原理图设计。LVDS 双向电平转换使用 DS90LV032A/DS90LV031A，RS-422 全双工差分收发采用 ZT485 芯片，千兆以太网物理层接口基于 RTL8211E PHY 搭建 RGMII 接口电路，并完成了整板电源、时钟与复位电路设计。

（3）软件逻辑设计与仿真验证：在 Vivado 环境下用 Verilog HDL 实现了各功能模块。RS-422 串行收发模块由状态机驱动，支持 115200bps 全双工通信；LVDS 高速数据收发模块带帧头检测与解串逻辑，以 100M bps 完成点云数据采集与发送；千兆以太网通信模块包含 RGMII 接口转换、ARP 协议处理、UDP 数据封装解析及 FIFO 缓存，实现点云数据的实时上传与下发。各模块均通过了功能仿真，时序满足设计要求。

（4）系统搭建与联调测试：搭建了 FPGA 开发板、转接板及上位机构成的实物实验平台，分别对 UDP 数据收发、RS-422 双向通信及 LVDS 点云数据接收做了独立验证测试，并完成了三路接口联调。实验结果表明，LVDS 数据接收帧格式正确，千兆以太网 UDP 传输稳定，RS-422 命令收发正常，系统整体达到设计指标。

6.2展望

本设计实现了 LVDS、RS-422 与千兆以太网三种协议间的信号收发与转换，达到了预期功能目标，但仍存在一定的改进空间，后续工作可从以下两个方向展开：

（1）扩展接口协议与动态配置功能：当前设计中 LVDS 码率固定为 100M bps、以太网仅支持 UDP 协议，后续可在 FPGA 逻辑中增加可配置波特率模块，支持动态调整 LVDS 工作速率；同时扩充以太网协议栈，增加 TCP 传输支持，以满足可靠传输场景的需求，提升系统的通用性与适应性。

（2）开展抗干扰性能测试与工程化改进：本设计尚未在强电磁干扰环境下进行充分测试，后续可针对 RS-422 接口增加电气隔离电路设计，对 LVDS 差分走线进行阻抗控制优化，并在工业电磁兼容标准下对系统进行完整的 EMC 测试与验证，进一步提升系统在实际工程应用中的可靠性。

参考文献

- [1] Xilinx Announces Shipments of 7nm Versal AI Core and Versal Prime Series Devices[J].Telcomworldwire,2021.
- [2] Mariusz Mścichowski,Paweł Kwiatkowski.Hybrid ALM-DSP TDC in Intel Arria 10 FPGA[J].Measurement,2025,240 115523-115523.
- [3] 潘邵武, 李晓琼,韩杰.Zynq-7020 SoC-based portable uncooled infrared imaging system[J].Journal of Beijing Institute of Technology,2016,25(03):435-440.
- [4] 包朝伟,彭祥吉,缪永龙,等.国产FPGA权威开发指南.电子工业出版社:202412:219.
- [5] 基于FPGA的全国产PCIe总线隔离多串口卡的设计与实现[J].工业控制计算机,2024,37(2):23-26.
- [6] 徐钰华,王梦琪,张少帅,马子豪,程橙.多元导航信号模拟器的设计与实现[J].计算机测量与控制,1-12.
- [7] 邓惠祯,吴柯锐,张晓雪.基于LVDS和千兆以太网GMII接口的数据传输系统[J].舰船电子工程,2025,45(04):67-71+96.
- [8] 刘天洋,杨雨薇,殷世杰,孙越强,赵永辉.基于赛灵思XC7Z020的神经网络加速算法设计[J].电子测试,2021,(18):58-60.
- [9] 武柏,谭歆,朱鸿熙,赵东岩.基于ZYNQ7020的高速闪电信号采集系统设计[J].集成电路应用,2024,41(12):28-29.
- [10] 袁晨泽,张强辉,王保成.基于Zynq7020的多外设中断管理优化研究[J].计算机测量与控制,1-12.
- [11] 宋晨阳,吴松,何威,时晓升.基于FPGA的RS-422/485芯片自动化测试平台的设计与实现[J].电子设计工程,2023,31(01):163-166+171.
- [12] 程佩,房海华,黄蓝.基于FPGA+DSP的数据采集系统设计与实现[J].计算机测量与控制,2016,24(1):148-150.
- [13] 宿家豪,焦新泉,杨志文,李少茜,周江.基于LVDS的数据传输系统优化[J].集成电路与嵌入式系统,2025,25(05):45-51.
- [14] 罗帅琪.高速LVDS接口电路设计[D].电子科技大学,2025.
- [15] 李瑶.异步FIFO的实现方案研究[J].信息记录材料,2025,26(07):143-145.
- [16] 蔡雅珊,黄苒,赵博华,孙寒.基于DDR4 SDRAM的FPGA帧缓存模块设计与实现[J].集成电路与

嵌入式系统,1-10.

[17] 李晨阳.电路分组混合交换地面检测技术研究[D].燕山大学,2025.

[18] 阳慧琳.基于万兆以太网的分布式采集系统数据采集传输设计[D].电子科技大学,2025.

[19] 速腾聚创第二代固态激光雷达RS-LiDAR-M1[J],2023,(08):120.

[20] 陈浩, 张明. 基于FPGA的RS-422全双工串行通信控制器设计[J]. 电子设计工程, 2023, 31(5):142-146.

[21] 赵伟. 多通道RS-422串行通信系统的FPGA实现与优化[D]. 南京:南京理工大学, 2024.

致 谢

时光荏苒，四年的大学生活即将画上句号。回首这段求学岁月，心中感慨万千。在毕业论文完成之际，我想向所有给予我帮助和支持的人表达最真挚的感谢。

首先，我要衷心感谢我的指导老师南亚明讲师。在整个毕业设计过程中，南老师从选题方向的确定、方案设计的论证到论文撰写的修改，都给予了悉心的指导和耐心地帮助。南老师严谨的治学态度、扎实的专业知识和认真负责的工作精神，使我受益匪浅，这将是我今后学习和工作中的宝贵财富。

同时，我要感谢在实验室里一起学习、一起讨论的同学们。在项目调试过程中遇到技术难题时，是你们的讨论和建议帮我打开了思路；在程序调试陷入困境时，是你们的鼓励让我重拾信心。这段共同奋斗的时光，是我大学生活中最珍贵的回忆。

最后，感谢评阅本论文和参加答辩的各位专家老师，感谢你们在百忙之中对本文进行审阅和指导，你们的宝贵意见将帮助我进一步完善研究工作。

路漫漫其修远兮，吾将上下而求索。毕业不是终点，而是新的起点。我将带着在学校收获的知识与感恩，在未来的道路上继续前行。