Aula II: 1 de 22

# Aula 02 – Linguagem de hardware e síntese de circuitos

Aula II: 2 de 22

## Tópicos da aula

- Introdução ao VHDL
- Definição de Entidade e Arquitetura
- Operadores Lógicos e Aritméticos
- Tipos de dados

#### Aula II: 3 de 22

## O que é VHDL?

- É uma linguagem de descrição de hardware
- Desenvolvida a partir da necessidade do Departamento de Defesa (DoD) dos EUA para unificar a documentação de projetos de seus fornecedores no contexto do programa VHSIC, substituindo os diagrama esquemáticos
- VHDL = VHSIC + HDL
  - VHSIC = Very High Speed Integrated Circuit
  - HDL = Hardware Description Language

Aula II: 4 de 22

### "O VHDL" ou "a VHDL"?

- Assim como toda e qualquer linguagem de programação, em português, costuma-se "masculinizar" o gênero da linguagem
  - o C
  - o Delphi 👓
  - o JAVA
  - o assembly
  - o VHDL

Aula II: 5 de 22

## Cronologia e uso do VHDL

#### Marcos históricos


- 1980: criação da linguagem
- 1987: padronização pelo IEEE (IEEE Std 1076-1987)
- 1993: revisão do padrão

#### **Uso**

- Documentação
- Simulação
- Síntese


Aula II: 6 de 22

## Níveis de abstração em circuitos digitais



Aula II: 7 de 22


## **Síntese** de um modelo VHDL





Aula II: 8 de 22


# Ambiete de desenvolvimento (Síntese)





Aula II: 9 de 22

# ENTIDADE e corpo (ARQUITETURA) do componente



Aula II: 10 de 22

## Aspectos gerais do VHDL

- Dois conjuntos de construtores
  - Simulação
  - Síntese
- Características
  - É baseado em palavras reservadas (BEGIN, END, ...)
  - É insensível à caixa (BEGIN = Begin = begin)
  - Declarações terminadas por ponto e vírgula ";"
  - Comentários marcados precedidos por duplo hífen "--"

Aula II: 11 de 22

### Exercícios

- Implementar uma porta lógica OR 2x1
- Implementar uma porta lógica AND 4x1

Aula II: 12 de 22

## Sinais INTERNOS e EXTERNOS


- **EXTERNOS:** são sinais de entrada e saída do componente
- INTERNOS: são sinais usados para conectar os pinos de dois ou mais componentes dentro de um mesmo FPGA, ou conectar sinais internos de um componente



Aula II: 13 de 22

## Sinais INTERNOS e EXTERNOS

Sinais externos do componente (A, B, C, D, E)








Aula II: 14 de 22

## Exemplo: declaração de sinais



Aula II: 15 de 22

## Classes de Objetos

- **CONSTANT**
- VARIABLE
- SIGNAL

Aula II: 16 de 22

## Exemplo: Classes de Objetos

```
ARCHITECTURE behavioral OF COMPONENTE IS

signal F : STD_LOGIC;
signal G : STD_LOGIC;

constant K : integer := 7;

BEGIN
```

Aula II: 17 de 22

## **Tipos Escalares**

Tipos definidos	Valor	Exemplos
STD_LOGIC	1, 0, Z	
BOOLEAN	Verdadeiro, falso	TRUE, FALSE
INTEGER	$(-2^{31} - 1) \le x \le (2^{31} - 1)$	123
NATURAL	$0 \le x \le (2^{31} - 1)$	
REAL	$-3.65^{47} \le x \le 3.65^{47}$	
TIME	Pico, nano, micro, mili, etc.	1 us



Aula II: 18 de 22

## **Tipos Compostos**

Tipos definidos	Valor	Exemplos
STD_LOGIC_VECTOR	1, 0, Z	"011010010100"
STRING	Tipo caracter	"texto qualquer"

Aula II: 19 de 22

### Exercícios

- Implementar uma porta lógica OR 4x1 usando STD\_LOGIC\_VECTOR
- Implementar uma porta lógica AND 8x1 usando STD\_LOGIC\_VECTOR



Aula II: 20 de 22

## Definição de novos tipos

- A linguagem permite a criação de novos tipos
- Aplicações:
  - facilitar a leitura do código: estados de uma máquina
  - definir novos tipos físicos: resistência, capacitância etc.
  - novos tipos compostos: definição de memórias
- Declaração: palavra reservada TYPE
- Exemplo:

- declaração de um sinal do tipo estado

```
SIGNAL abc : estado := parado;
```

valores possíveis para o sinal abc: parado, inicio, caso\_1, caso\_2, caso\_3

Aula II: 21 de 22

### Operadores

- Divididos em classes:
  - as classes definem a precedência dos operadores
  - operadores de uma mesma classe: igual precedência
- Maior precedência: classe diversos
- Menor precedência: classe lógicos
- Operador not: operador lógico; está na classe diversos devido à precedência

classe	operadores	
lógicos	and or nand nor xor xnor	
relacionais	= /= < <= > >=	
deslocamento	sll srl sla sra rol ror	
adição	+ - &	
sinal	+ –	
multiplicação	* / mod rem	
diversos	** abs not	



Aula II: 22 de 22

### FIM AULA II