Aula XI: 1 de 14

Aula 11 – Configurações



Aula XI: 2 de 14

Tópicos da aula

- Uso de configuração
- Definição de componentes
- Uso de componentes



Aula XI: 3 de 14

Configuração (configuration)

- Usada para fazer associações em modelos
 - Associar uma entidade a um arquitetura
 - Associar um componente a um par entidade-arquitetura
- Largamente usada em ambientes de simulação
 - Facilita a exploração do espaço de projeto
- Uso limitado em ambientes de síntese (nem sempre suportada)

```
CONFIGURATION <identifier> OF <entity_name> IS
    FOR <architecture_name>
    END FOR;
END; -- (1076-1987 version)
END CONFIGURATION; -- (1076-1993 version)
```



Aula XI: 4 de 14

Configuração (configuration)

```
CONFIGURATION config OF mux_2x1 IS

FOR structural
END FOR;
END;

CONFIGURATION config OF mux_2x1 IS

FOR behavior
END FOR;
END;
```



Aula XI: 5 de 14

Exemplo de modelo

- Este modelo possui duas arquiteturas
 - Estrutural
 - Comportamental
- A configuração seleciona a arquitetura a ser usada

```
ENTITY mux 2x1 IS
PORT (a, b : IN BIT; -- data inputs
      sel : IN BIT; -- selector
        : OUT BIT); -- data output
END mux 2x1;
ARCHITECTURE structural OF mux 2x1 IS
BEGIN
  s <= (a AND NOT sel) OR
     (b AND sel);
END structural;
ARCHITECTURE behavior OF mux 2x1 IS
BEGIN
 PROCESS (a,b,sel)
  BEGIN
    IF (sel='0') THEN
     s <= a;
   FLSE
      s <= b;
   END IF;
  END PROCESS;
END behavior;
CONFIGURATION config OF mux 2x1 IS
  FOR behavior
 END FOR;
END:
```

Aula XI: 6 de 14

Exemplo de modelo

- Este modelo possui duas arquiteturas
 - Estrutural
 - Comportamental
- A configuração seleciona a arquitetura a ser usada

```
ENTITY mux 2x1 4S
                         - data inputs
           : OUT RIT):
                           data output
END mux 2x1;
ARCHITECTURE structural OF muk 2x1 IS
BEGIN
  s <= (a AND NOT sel)
       (b AND sel);
END structural;
ARCHITECTURE behavior OF mux 2x1 IS
BEGIN
  PROCESS (a,b,sel)
  BEGIN
    IF (sel='0') THEN
      s <= a;
    ELSE
      s <= b;
    END IF;
  END PROCESS;
END behavior;
CONFIGURATION config OF mux 2x1 IS
  FOR behavior
                                 END FOR;
END;
```




Aula XI: 7 de 14

Componente (component)

Um modelo VHDL pode ser implementado de forma hierárquica, utilizando instâncias de componentes baseados em outros modelos VHDL

Design Hierarchically - Multiple Design Files

 VHDL Hierarchical Design Requires Component Declarations and Component Instantiations





Aula XI: 8 de 14

Componente (component)

Declaração do componente



Aula XI: 9 de 14

Componente (component)

Declaração do componente x declaração de entidade



Aula XI: 10 de 14

Componente (component)

- Instanciação do componente
 - Mapeamento dos ports da instância do componente com os sinais do modelo de nível mais alto
 - Mapeamento posicional (feito na ordem exata da declaração)

```
<label> : <component_identifier>
   PORT MAP(<signal_name>,..., <signal_name>);
```

☐ Mapeamento nomeado (pode ser feito em qualquer ordem)



Aula XI: 11 de 14

Componente (component)

- Onde declarar e instanciar o componente?
 - Na arquitetura do modelo

```
ARCHITECTURE <identifier> OF <entity_identifier> IS
-- ...
-- Component Declarations
-- ...
BEGIN
-- ...
-- Component Instantiation Statements
-- ...
END <identifier> ; -- (1076-1987 Version)
END ARCHITECTURE; -- (1076-1993 Version)
```



Aula XI: 12 de 14

Exemplo: circuito com 2 mux

```
sel
                 ENTITY mux 2x1 duo IS
                 PORT (SIGNAL a0, b0 : IN BIT; -- data inputs
                      SIGNAL al, b1 : IN BIT; -- data inputs
                      SIGNAL sel : IN BIT; -- selector
       s0
                      SIGNAL s0, s1 : OUT BIT); -- data output
                 END mux 2x1 duo;
                ARCHITECTURE structural OF mux 2x1 duo IS
                  -- Component declaration
                   COMPONENT mux 2x1
                  PORT (SIGNAL a, b : IN BIT; -- data inputs
                        SIGNAL sel : IN BIT; -- selector
                        SIGNAL s : OUT BIT); -- data output
                   END COMPONENT;
                 BEGIN
                   -- Component instantiation
                  u0 : mux 2x1 PORT MAP (a0, b0, sel, s0);
                  u1 : mux 2x1 PORT MAP (sel => sel,
                                             => a1,
                                             => b1,
                                             => s1);
                 END structural;
```

Aula XI: 13 de 14

Resumindo....

- Um modelo VHDL é formado por
 - Entidade (ENTITY): interface
 - Arquitetura (ARCHITECTURE): corpo do modelo
- A arquitetura pode ser modelada de forma
 - Estrutural: "O que o circuito é"
 - Comportamental: "O que o circuito faz"
 - Híbrida (estrutural + comportamental)
- Um modelo pode ter múltiplas arquiteturas (selecionadas pela configuração)
- Um modelo pode ser implementado usando instâncias de outros modelos (componentes)



Aula XI: 14 de 14

FIM AULA XI