Aula I: 1 de 34

Aula 01 – Introdução

Aula I: 2 de 34

Tópicos da aula

- Objetivos da disciplina
- Metodologia de projeto pequenos sistemas digitais
- Metodologia de projeto grandes sistemas digitais
- Dispositivos lógicos programáveis

Aula I: 3 de 34

Introdução

- Neste curso será ensinada uma linguagem de síntese de hardware (VHDL)
- A cada semana serão apresentados novos conceitos da linguagem e, em seguida, serão realizados experimentos de laboratório, utilizando ferramenta de síntese
- A avaliação do desempenho na disciplinas será através de uma prova escrita (P1) e um trabalho final (T1)

Aula I: 4 de 34

Metodologia de projeto Pequenos Sistemas Digitais

- Normalmente são implementados com componentes eletrônicos discretos pequenas unidades com funções lógicas fixas
- Esta metodologia é útil para analise de partes de grandes sistemas digitais



Aula I: 5 de 34


Row	Х	Υ	Z	F
0	0	0	0	0
1	0	0	l	1
2	0	1	0	1
3	0	1	1	0
4	1	0	0	0
5	1	0	1	1
6	1	1	0	0
7	l	1	ı	1


Aula I: 6 de 34

$$F = ((X+Y') \cdot Z) + (X' \cdot Y \cdot Z')$$




Aula I: 7 de 34








Aula I: 8 de 34




Universidade Federal de Santa Catarina

Aula I: 9 de 34



Aula I: 10 de 34

Exemplo: lógica de controle de um sistema de alarme



Aula I: 11 de 34

Metodologia de projeto Grandes Sistemas Digitais

- Pequenos sistemas digitais normalmente são implementados em lógica discreta
- Sistemas digitais de maior porte são fisicamente inviáveis de serem feitos somente com lógica discreta
- Para grandes sistemas digitais o projeto é implementado em dispositivos lógicos programáveis
 - Menor área com alta densidade de blocos lógicos
 - Evita problemas com aquecimento
 - Evita problema com estabilidade de sinais

Aula I: 12 de 34

Metodologia de projeto Grandes Sistemas Digitais




Aula I: 13 de 34

O que é um PLD?

Um PLD é um Dispositivo Lógico Programável


Um arranjo configurável de portas lógicas que pode ser "programado" para implementar uma função lógica qualquer



Arranjo de portas lógicas com interconexão programável eletricamente


Aula I: 14 de 34

O que é um PLD?




Aula I: 15 de 34

Um PLD simples




Aula I: 16 de 34

Um PLD simples




Aula I: 17 de 34

S1=A.B




Aula I: 18 de 34

S1=A'.B'



Aula I: 19 de 34

S1=AB'+A'B




Aula I: 20 de 34

CPLD – Complex PLD

- São PLDs de alta densidade lógica
- Um arranjo de múltiplos PLDs agrupados em blocos
- Outros nomes
 - EPLD Enhanced PLD
 - superPAL
 - megaPAL


Aula I: 21 de 34

CPLD MAX® 10 (Altera)



Aula I: 22 de 34

CPLD MAX® 10 Modo de configuração



Aula I: 23 de 34

FPGA – Field Programmable Gate Array

- Densidade lógica maior que dos CPLDs
- Arquitetura baseada em LUTs Look Up Tables
 - Não em arranjos de portas
- Integram muito mais flip-flops por porta lógica do que os CPLDs

Aula I: 24 de 34

LUT – Look Up Table

- Uma LUT de N entradas implementa qualquer função lógica com N variáveis
- Exemplo



Exemplos de Funções implementadas:

S = not A

S = not B

S = A and B

S = A or B

S = A nand B


S = A nor B

...

Aula I: 25 de 34


LUT – Look Up Table

 ■ É implementada por um multiplexador com 2^N entradas




Aula I: 26 de 34

LUT – Look Up Table



Aula I: 27 de 34


LUT – Look Up Table






Aula I: 28 de 34

Estrutura interna de um FPGA



Aula I: 29 de 34


Estrutura genérica de um Bloco Lógico





Aula I: 30 de 34

Bloco lógico - Spartan 6 (Xilinx)





Aula I: 31 de 34

Famílias de FPGA - Xilinx

Product Tables and Product Selection Guides











Aula I: 32 de 34

Famílias de FPGA - Altera

High-End FPGAs



- Highest bandwidth, highest density
- Integrated transceiver variants
- Design entire systems on a chip

Midrange FPGAs



- Balanced cost, power, and performance
- Integrated transceiver and processor variants
- Comprehensive design protection

Lowest Cost and Power FPGAs



- Lowest system cost and power
- Integrated transceiver and processor variants
- Fastest time to market

Non-Volatile FPGAs and Low-Cost CPLDs



- Instant-on, non-volatile solution
- Single-chip, dual-configuration non-volatile FPGA
- Low-cost, low-power CPLDs

Aula I: 33 de 34

Ferramentas de desenvolvimento

- Quartus II
- Características básicas
 - Entrada: esquemático ou HDL
 - Síntese
 - □ Simulação
 - Análise de timing
 - Floorplaning
 - □ Configuração/Programação de PLD



Aula I: 34 de 34

FIM AULA I