Aula III: 1 de 17

### **Aula 03 – Simuladores**

Aula III: 2 de 17

### Tópicos da aula

- Testes em componentes criados em VHDL
- · QSim
- ModelSim



Aula III: 3 de 17

### Teste de componentes VHDL

O teste de componentes escritos em VHDL consiste em gerar estímulos nos sinais externos do componente com o uso de ferramentas e/ou arquivos de teste específicos para tal


• Qsim : uso de formas de onda como excitação de entrada

ModelSim : uso de arquivos de teste (Testbench) com excitação de entrada

Arquivo VHDL Arquivo de Testbench

Aula III: 4 de 17

### Simulação funcional de um modelo VHDL



Aula III: 5 de 17


### Exemplo: teste de componente usando o QSim

 Considere o exemplo feito na Aula 2 → porta lógica AND

```
library ieee;
      use ieee.std logic 1164.all;
      use ieee.numeric std.all;
      use IEEE.STD LOGIC UNSIGNED.ALL;
      use IEEE.STD LOGIC ARITH.ALL;
 6
    ENTITY PORTA AND IS
         PORT (
10
                         : IN STD LOGIC;
11
                         : IN STD LOGIC;
12
                         : OUT STD LOGIC
13
         );
14
      END PORTA AND;
15
16
    ☐ARCHITECTURE behavioral OF PORTA AND IS
18
19
20
    □BEGIN
21
22
         C \le A and B;
23
     END behavioral;
24
25
26
```

Aula III: 6 de 17


- Clique em File → New
- Escolha a opção University Program VWF



Aula III: 7 de 17

# Exemplo: teste de componente usando o QSim

Uma nova janela (do simulador) deverá aparecer




Aula III: 8 de 17

- Nesta nova janela clique em Edit → Insert
- Abrirá uma noja janela. Nela, clique em Node Finder...

Insert Node or Bus		×
Name:		OK
Type:	INPUT ▼	Cancel
Value type:	9-Level ▼	
Radix:	Binary ▼	Node Finder
Bus width:	1	
Start index:	0	
Display gray code count as binary count .:i		


Aula III: 9 de 17

- A janela Node Finder abrirá, conforme mostra a Figura ao lado
- Note que a opção Filter está em all
- Pressione o botão List



Aula III: 10 de 17


- Aparecerão no lado esquerdo da janela os sinais externos do componente sob teste (Nodes Found)
- Clique no botão >> localizado no meio da janela
- Os sinais de teste agora estarão no lado direito da janela Node Finder (Selected Nodes)
- Clique no botão OK
- Clique no botão OK na janela de confirmação da escolha





Aula III: 11 de 17

- Clique no sinal de entrada A
- Em seguida escolha uma opção de estímulo (ícone de clock)
- Na janela de clock coloque o período desejado (20 ns, por exemplo)
- Clique em **OK**
- Repita o procedimento para o sinal B usando outro período (40 ns, por exemplo)






Aula III: 12 de 17


# Exemplo: teste de componente usando o QSim

Pressione o ícone de execução (Figura ao lado) para que a simulação seja ealizada



Aula III: 13 de 17


- Se o simulador apresentar uma mensagem de erro, siga o seguinte procedimento:
  - 👣 Volte à janela do Quartus II
  - Clique com o botão da direita do mouse sobre o nome do projeto e selecione a opção Settings...





Aula III: 14 de 17


- Na opção General, selecione o nome do projeto na opção Top-level entity:
- Clique no botão Apply e em seguida no botão OK
- Retorne e execute a simulação novamente



Aula III: 15 de 17

# Exemplo: teste de componente usando o QSim

📦 🛮 Deverá aparecer o sinal de saída em C, gerado pela excitação nos sinais A e B



Aula III: 16 de 17

### **ModelSim**

- Implemente um projeto de uma porta lógica OR com 3 entradas. Em seguida, implemente um arquivo de TestBench e simule com o uso da ferramenta ModelSim
- Implemente um Flip-Flop e simule com a ferramenta ModelSim.



Aula III: 17 de 17

### FIM AULA III