Aula VIII: 1 de 15

Aula 08 – Esquemas de geração

Aula VIII: 2 de 15

Tópicos da aula

- Declaração GENERIC
- Comando GENERATE
- Esquema de geração IF
- Comando LOOP
- Comando WHILE

Aula VIII: 3 de 15

Declaração GENERIC

- Permite levar informações externas ao componente para a ferramenta de síntese
- Apenas a ferramenta de síntese utiliza as informaçõe passadas na declaração GENERIC
- São definidos na Entidade do componente



Aula VIII: 4 de 15

Exemplo - GENERIC

```
ENTITY flipn 3 IS
        GENERIC(n : INTEGER := 3);
                                                  -- definicao e valor do generico
       PORT
            (ck : IN BIT;
                                                  -- relogio
                                                  -- rst=1 leva g=000 assincrono
               rst : IN BIT;
 5
               d : IN BIT VECTOR(n-1 DOWNTO 0); -- numero de bits definidos pelo generico 'n'
 6
               g : OUT BIT VECTOR(n-1 DOWNTO 0)); -- numero de bits definidos pelo generico 'n'
      END flipn 3;
8
    ARCHITECTURE teste OF flipn 3 IS
10
    -BEGIN
11
    PROCESS (ck, rst)
12
13
       BEGIN
14
         IF (rst = '1') THEN
15
              q <= (OTHERS => '0');
                                                     -- g=00...0 independente de ck
16
         ELSIF (ck'EVENT AND ck ='1') THEN
17
              q <=d;
                                                     -- armazena dado
18
           END IF:
19
        END PROCESS:
20
21
      END teste:
22
```

Aula VIII: 5 de 15

Exercícios

- Crie um registrador utilizando a declaração GENERIC. O valor do tamanho de dados do registrador deve ser de 8 (oito) bits
- Instancialize 2 (duas) vezes o componente "registrador" criado no exercício anterior (em um novo projeto). Use para este novo projeto uma declaração GENERIC na qual o valor do tamanho de dados do registrador deve ser de 16 (dezeseis) bits

Aula VIII: 6 de 15

Comando GENERATE

- Permite repetir comandos concorrentes diversas vezes
- Uso interessante na geração de circuitos que observam uma regularidade na sua estrutura (somadores, multiplicadores, ALU)

Aula VIII: 7 de 15

Exemplo: GENERATE

```
ARCHITECTURE test OF test IS
17
18
19
          COMPONENT and02
20
          PORT (
21
                 a0 : IN std logic;
22
                 a1 : IN std logic;
23
                 y : OUT std logic);
24
           END COMPONENT and02;
25
26
       BEGIN
27
28
           G1 : FOR n IN (length-1) DOWNTO O GENERATE
29
               PORT MAP (
30
                           a0 \Rightarrow sig1(n),
31
                           a1 \Rightarrow sig2(n),
32
                           y \Rightarrow z(n)
33
               );
34
           END GENERATE G1:
35
36
       END test;
37
```

Aula VIII: 8 de 15

Exercícios

- Utilizando o comando GENERATE implemente um componente que faça as seguintes operações bit-a-bit:
 - Lógica AND entre os bits de 0 até 5
 - Lógica OR entre os bits de 6 até 10



Aula VIII: 9 de 15

Comando IF

Interesante para uso quando se quer implementar comandos concorrentes de acordo com diretivas de síntese (dadas na descrição GENERIC)



Aula VIII: 10 de 15

Exemplo: IF

```
148
149
       no fifo :
150
151
152
     ☐ IF (FIFO TYPE="NONE") GENERATE
153
         rok <= wr;
154
         wok <= rd;
155
         dout <= din;
156
       END GENERATE;
157
158
159
160
       fifo shift :
161
162
163
         IF (FIFO_TYPE="SHIFT") GENERATE
164
165
           U0 : fifo_controller
166
167
             GENERIC MAP (
168
               DEPTH => DEPTH
169
170
             PORT MAP (
171
                     => rst,
172
               clk => clk,
173
                     => wr,
174
                     => rd,
175
               state => state
176
             );
177
         END GENERATE:
```

Aula VIII: 11 de 15

Exercícios

- Utilizando o comando IF implemente um componente que possa ser implementado de duas formas:
 - Lógica AND entre os dados de entrada
 - Lógica OR entre os dados de entrada

Aula VIII: 12 de 15

Comando LOOP

- Permite repetir a execução de um conjunto de dados sequenciais
- Dois esquemas são possíveis:
 - FOR
 - **WHILE**



Aula VIII: 13 de 15

Esquema de execução FOR

```
ENTITY som 8a IS
        GENERIC (n : INTEGER := 3);
                                                           -- numero de bits
                (x, y : IN BIT VECTOR (n-1 DOWNTO 0); -- entradas so somador
                        : IN BIT;
 5
                       : OUT BIT VECTOR (n-1 DOWNTO 0); -- saida
 6
                       : OUT BIT);
                                                            -- vai um
      END som 8a;
    ARCHITECTURE teste OF som 8a IS
    -BEGIN
10
11
12

☐ abc: PROCESS (x, y, ze)

13
          VARIABLE v : BIT VECTOR (n DOWNTO 0); -- vai um interno
14
        BEGIN
15
16
         v(0) := ze;
17
18
         abc: FOR i IN 0 TO n-1 LOOP
19
             s(i) \ll x(i) \times x(i) \times x(i) \times x(i)
20
           V(i+1) := (x(i) \text{ AND } y(i)) \text{ OR } (x(i) \text{ AND } V(i)) \text{ OR } (y(i) \text{ AND } V(i));
21
          END LOOP abc;
22
23
           zs <= v(n);
24
25
        END PROCESS:
26
27
      END teste:
```



Aula VIII: 14 de 15

Esquema de iteração WHILE

```
ENTITY som 9a IS
        GENERIC(n : INTEGER := 3 );
                                                       -- numero de bits
      PORT (x, y : IN BIT VECTOR (n-1 DOWNTO 0); -- entradas so somador
                ze : IN BIT:
                                                        -- vem um
                s : OUT BIT VECTOR (n-1 DOWNTO 0); -- saida
 5
 6
              zs : OUT BIT);
                                                        -- vai um
      END som 9a;
    ARCHITECTURE teste OF som 9a IS
10
    - BEGIN
11
12
    abc: PROCESS (x, y, ze)
13
         VARIABLE i : INTEGER;
14
         VARIABLE v : BIT VECTOR (n DOWNTO 0); -- vai um interno
15
16
        BEGIN
         i := 0: -- deve ser atualizado a cada iteracao
17
18
         v(0) := ze;
19
        abc: WHILE i <= n-1 LOOP -- executado enquanto verdadeiro
20
21
          s(i)  <= x(i)  XOR  y(i)  XOR  v(i);
22
          v(i+1) := (x(i) \text{ AND } v(i)) \text{ OR } (x(i) \text{ AND } v(i)) \text{ OR } (v(i) \text{ AND } v(i));
23
           i := i+1;
24
          END LOOP abc:
25
26
          zs <= v(n);
27
        END PROCESS:
28
29
      END teste:
```



Aula VIII: 15 de 15

FIM AULA VIII