
DİJİTAL ELEKTRONİK

TEMEL EĞİTİM

GİRİŞ


Elektronik devreleri ilgilendikleri çokluklara göre dijital (sayısal) ve analog (örneksel) olmak üzere iki ana gruba ayırabiliriz. Analog bir çoklukta değer değişimi sürekli ve kesintisiz iken, sayısal bir çokluğun değişimi kesiklidir ve ayrık (*discrete*) değerlerden oluşur.

Bu tanımı açmak için bir yaz günündeki ısı değişimini ele alalım. Havanın sıcaklığı birdenbire örneğin 27°C'den 28°C'ye çıkmaz, bu iki derece arasında sonsuz sayıdaki bütün değerleri alarak değişir. Bu değişimin grafiğini çizdiğimizde şekil-1.1'deki gibi kesintisiz ve sürekli bir eğri elde ederiz. Analog büyüklüklere diğer örnekler, zaman, basınç, uzaklık ve sestir.



Diğer bir yöntem olarak ısıyı sürekli gözlemek yerine saat başlarında ölçerek şekil-1.2'deki gibi örnekleyebiliriz. Bu grafik henüz bir dijital gösterim değildir ama dönüşüm işleminin büyük kısmı tamamlanmıştır. Her örnek değer dijital bir kodla belirlendiğinde analog-dijital dönüşüm tamamlanmış olur. Elektronikte dijitalin analoga göre belirgin üstünlükleri vardır. En başta dijital bilgi analog bilgiden daha etkin ve güvenli olarak işlenebilir ve iletilebilir. Ayrıca bilginin saklanması gerektiğinde dijital bilginin büyük bir üstünlüğü vardır. Örneğin müzik


dijitalleştirildiğinde, çok daha yoğun biçimde depolanıp büyük bir hassasiyetle yeniden üretilebilir ve analog biçime dönüştürülebilir.



Şekil 1-2 Sayısal işaret örneği.


DİJİTAL ELEKTRONİK

Sinüsoidal, kare, testere dişi, üçgen dalga…. bu gibi sinyaller zamana bağlı olarak şiddet ve / veya yönünü değiştiren ve minimum değeri ile maksimum değeri arasında sürekliliği olan gerilim formlarıdır. Bu gerilimlere analog sinyaller ve bu sinyalleri üreten veya kullanan devrelere ise analog devreler diyoruz. Bir analog sinyali saklayıp daha sonra aynı şekli ile kullanmak veya birden fazla analog sinyaller arasında matematiksel işlemler yapmak mümkün değildir. Peki verilerin saklanması veya sayısal işlemlerin yapılması nasıl gerçekleştirilecek?




Analog Sinyaller

İşte bu gibi işlemler dijital elektrik sinyalleri ile dijital elektronik devrelerde yapılmaktadır. Peki nedir dijityal sinyal veya gerilim? Kısaca belirli bir genliğe (Değere) sahip elektrik palsleridir ve sadece iki değeri vardır ya Düşük – (Low) seviye yada Yüksek – (High) seviye. Düşük seviye sayısal olarak 0, Yüksek seviye ise 1 ‘e karşılık gelmektedir. Buradaki 0 ve 1’ e ait gerilim değerleri kullanılan dijital devrenin çalışma gerilimlerine bağlıdır örnek olarak TTL entegrelerden oluşmuş bir devrede 0 değeri 0 V a karşılık gelirken 1 değeri 5 V a karşılık gelmektedir.



Dijital sinyaller

Gerektiğinde Analog / Dijital (A/D) veya Dijital / Analog (D/A) dönüştürücü devreler ile bu iki sinyal arasında dönüşüm yapmamız mümkündür. Örneğin proses sisteminde sıcaklık ölçtüğümüz termokupul çubukta sıcaklık değişimi bir gerilim seviyesine dönüşmekte ve bu gerilim seviyesindeki değişim A/D dönüştürücü ile sıcaklığı sayısal olarak görmemiz sağlanmaktadır.
Evet elektrik sinyallerini 0 ve 1 lere dönüştürdükten sonra matematik işlemlerini yapabilir ve verileri saklayabiliriz.



SAYI SİSTEMLERİ

- Desimal sayı sistemi (10 tabanlı sayı sistemi)
- Bınariy sayı sistemi (2 tabanlı sayı sistemi)
- Oktal sayı sistemi (8 tabanlı sayı sistemi)
- Heksadesimal sayı sistemi (16 tabanlı sayı sistemi)

Not : Sayı sistemlerinde her bir sayı “digit” “dijit” olarak adlandırılır.

Desimal Sayı Sistemi (10 tabanlı sayı sistemi)

Günlük hayatta kullandığımız; 0 , 1 , 2 ,3 , 3 , 4 , 5 , 6 , 7 , 8 , 9 sembollerinden oluşan 10 tabanlı sayı sistemidir.

$$4\ 6\ 5 = 4.10^2 + 6.10^1 + 5.10^0 = 400 + 60 + 5$$

Tabanın Kuvvetleri $2\ 1\ 0 \quad 4.100 \quad 6.10 \quad 5.1 = 465$

$$\begin{array}{r|l} 465 & 10 \\ 40\ 46 & 10 \\ \hline 65\ 40 & 4 \\ 60\ \ 6 & \\ \hline 5 & \end{array}$$

Binary sayı sistemi (2 tabanlı sayı sistemi)

0 , 1 den oluşan 2 tabanlı sayı sistemidir. (1 enerji var , 0 enerji yok anlamına gelir.)

Binary sayının desimal sayıya çevrilmesi $(101011)_2 = (?)_{10}$

$$(\ 1\ 0\ 1\ 0\ 1\ 1\ )_2 = 1.2^5 + 0.2^4 + 1.2^3 + 0.2^2 + 1.2^1 + 1.2^0 =$$

$$5\ \ 4\ \ 3\ \ 2\ \ 1\ \ 0 \quad \text{Tabanın Kuvvetleri}$$

$$1.32 + 0.16 + 1.8 + 0.4 + 1.2 + 1.1 =$$

$$32 + 0 + 8 + 0 + 2 + 1 = (43)_{10}$$

Desimal sayının binary sayıya çevrilmesi

$(33)_{10} = (?)_2$ 1. yöntem

33	2				
32	16	2			
1	16	8	2		
	0	8	4	2	
		0	4	2	2
			0	2	1
				0	

Sondan başa doğru sıralanır

$(33)_{10} = (100001)_2$

$(61)_{10} = (?)_2$ 2. yöntem

$$\frac{61}{2} = 30 + 1$$

$$\frac{30}{2} = 15 + 0$$

$$\frac{15}{2} = 7 + 1$$

$$\frac{7}{2} = 3 + 1$$

$$\frac{3}{2} = 1 + 1$$

$$\frac{1}{2} = 0 + 1$$

Aşağıdan yukarı doğru sıralanır

$(61)_{10} = (111101)_2$

Ondalıklı desimal sayıların binary sayılara çevrilmesi

Tam kısım bölünür, ondalıklı kısm çarpılır.

$(5,625)_{10} = (?)_2$

$(5)_{10} = (101)_2$

$(0,625)_{10} = (101)_2$

$(5,625)_{10} = (101,101)_2$

5 = 2	0,625 x 2
2 + 1	1,250
2 = 1	0,50
2 + 0	1,0
1 = 0	1
2 + 1	Baştan sona gidilir

Ondalık kısım yok edilinceye kadar çarpma işlemine devam edilir

Ondalıklı binary sayıların desimale çevrilmesi

$(0 , 1 \ 1 \ 0)_2 = 1.2^{-1} + 1.2^{-2} + 0.2^{-3}$

$-1 \ -2 \ -3$

$1/2 \quad 1/2^2 \quad 1/2^3$

$1/4 \quad 1/8$

$0,5 \quad 0,25 \quad 0,125$

$1.0,5 + 1.0,25 + 0.0,125 = (0,75)_{10}$

Binary – Desimal sayı dönüşüm tablosu

8	4	2	1	←Çarpan	
↓	↓	↓	↓		
0	0	0	0	=	0
0	0	0	1	=	1
0	0	1	0	=	2
0	0	1	1	=	3
0	1	0	0	=	4
0	1	0	1	=	5
0	1	1	0	=	6
0	1	1	1	=	7
1	0	0	0	=	8
1	0	0	1	=	9
1	0	1	0	=	10
1	0	1	1	=	11
1	1	0	0	=	12
1	1	0	1	=	13
1	1	1	0	=	14
1	1	1	1	=	15

Desimal sayıların kendi aralarında toplanması

	7	10 dur çünkü 10 da 1 tane 10 vardır yani
+	3	elde 1 dir
1	0	10 – 10 =0
Elde	Kalan	olduğundan kalanda ise 0 dir

	9	16 da 1 tane 10 vardır yani elde 1 dir
+	7	16 – 10 = 6
1	6	olduğundan kalan ise 6 dır
Elde	Kalan	

Binary sayıların kendi aralarında toplanması

	1	1 + 1 = 2
+	1	binary sayı sistemi 2 lik tabana göre
1	0	kurulduğundan 2 de 1 tane 2 vardır yani
Elde	Kalan	elde 1 dir
		2 – 2 = 0
		olduğundan kalanda ise 0 dır

	1	1 + 1 + 1 = 3
	1	3 de 1 tane 2 vardır yani elde 1 dir
+	1	3 – 2 = 1
1	1	olduğundan kalan ise 1 dir.
Elde	Kalan	

	1	1 + 1 + 1 + 1 = 4
	1	4 de 2 tane 2 vardır 2 nin binary karşılığı
	1	10 olduğundan elde 10 dur
+	1	4 – 4 = 0 olduğundan ise kalan 0 dır.
1	0 0	
Elde	Kalan	

Oktal sayı sistemi (8 tabanlı sayı sistemi)

0 , 1 , 2 , 3 , 4 , 5 , 6 , 7 ‘den oluşan 8 tabanlı sayı sistemidir.

Oktal sayıların desimal sayılara çevrilmesi

$(165)_8=(?)_{10}$

$(\ 1\ \ 6\ \ 5\ )_8 = 1.8^2 + 6.8^1 + 5.8^0 =$

$2\ \ 1\ \ 0$ (Tabanın Kuvvetleri)

$1.64 + 6.8 + 5.1$

$64\ \ 0\ \ 48 + 5 = (117)_{10}$

Desimal sayıların oktal sayılara çevrilmesi

$(61)_{10}=(?)_8$

$61 = 7 \times 8 + 5$

$7 = 0 \times 8 + 7$

$(61)_{10} = (75)_8$

Heksadesimal sayı sistemi (16 tabanlı sayı sistemi)

0 , 1 , 2 , 3 , 4 , 5 , 6 ,7 , 8 , 9 , A , B , C , D , E , F den oluşan 16 tabanlı sayı sistemidir.
(A→10 , B→11 , C→12 , D→13 , E→14 , F→15)

Desimal sayının hegsa desimal sayıya çevrilmesi

$(1451)_{10}=(?)_{16}$

1451	16	
144	90	16
11	80	5
↓	10	↓
↓	↓	↓
B	A	5
←	←	←

$(1451)_{10}=(5AB)_{16}$

Heksa desimal sayının desimal sayıya çevrilmesi

$(F5A)_{16}=(?)_{10}$

$(\ F\ \ 5\ \ A\ )_{16} = 15.16^2 + 5.16^1 + 10.16^0 =$

$2\ \ 1\ \ 0 \qquad 15.256 + 5.16 + 10.1 = (3930)_{10}$

➢ *Not : Binary sayının oktala , oktalın hegsadesimale çevrimi gibi ara çevrimler olsada bu noktada kolay olan yol sayıların desimale çevrimi varsa desimalde dört işlemin yapılması ve tekrar istenen sayı tabanına çevrimidir.*

Decimal	Binary	Octal	Hexadecimal
0	0	0	0
1	1	1	1
2	10	2	2
3	11	3	3
4	100	4	4
5	101	5	5
6	110	6	6
7	111	7	7
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	B
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F
16	10000	20	10
17	10001	21	11
18	10010	22	12
19	10011	23	13
20	10100	24	14


Bilgisayar Kodları

Günlük hayatta kullandığımız onlu sistemdeki sayılar, özel karakter ve harfler lojik devrelerde ikili sayı sistemine çevrilmeden kullanılamazlar. Bilgilerimizi bilgisayarda saklamak ve üzerinde işlem yapmak için yapılan çeviri işlemine kodlama adı verilir.

Bit : binary sayı kodunda kullandığımız rakamlara 0 ve 1 'lere bit denir.

Byte : 8 bitten oluşan ve bir karakterlik bilgiyi saklayabilen bellek birimidir.

Word : 2 byte ' tan oluşan bellek birimidir.



İkili kodlanmış onlu sistem (BCD) (binary coded for decimal)

Bu sistemde bir karakter ve sayı dört basamaklı bir ikili sayı grubu ile gösterilir.yani her karakter 4 bitlik ikili sayı gurubu ile ayrı ayrı kodlanır. Özel karakterleri 6 bitlik ikili sayı grubu ile kodlayabiliriz.

Desimal sayılar	4 bitlik kodlama	6 bitlik kodlama
0	0000	000000
1	0001	000001
2	0010	000010
3	0011	000011
4	0100	000100
5	0101	000101
6	0110	000110
7	0111	000111
8	1000	001000
9	1001	001001

547 → 5 4 7 → 547 nin BCD kodu

0101 0100 0111 → 010101000111

Karakter	Desimal karşılığı	Binary karşılığı	
>	6E	6 14 E 0110 1110	01101110

Gray Kodu

Bu kodda bir bitten bir sonraki bite geçişteki değişime bakılır. Bir bitten sonraki kendisini takip eden bittede eğer aynı sayı varsa bunun gray kodu 0, eğer farklı bir sayı varsa bunun gray kodu ise 1 dir.

56 sayısının gray kodunu bulalım

$(56)_{dec} = (\ ?\ )_{gray}$

$(56)_{dec} = (\ 111000\ )_{bin}$

0 1 1 1 0 0 0

V V V V V V

1 0 0 1 0 0


$(56)_{dec} = (\ 100100)_{gray}$

BOOLEAN MATEMATİĞİ

Mantık kurallarının matematiksel gösterimidir. Boolen cebri dijital devreleri oluşturmadan kağıt üzerinde simülasyonlarını yapmamıza olanak sağlar. Bu sayede istediğimiz çalışma şartlarına ait devreleri tasarlayabilir, doğruluğunu kontrol edebilir, ve devre üzerinde sadeleştirmelere gidebiliriz.



- Her nekadar Boolen cebrini elektrik, elektronik ve diğer dallardaki teknik adamlar kullansada Boolen cebri 18. yüzyılda yaşamış George Bole isimli matemetikci tarafından bulunmuştur.

Boolen matematik ile elektriğin birleştiği bir dizi mantık işlemleridir.
İki değer vardır 0 veya 1
Bir A sinyalini ele alalım





Durum→	L	H	L
Binary→	0	1	0


Girişler Anahtarlama Elemanıdır

Lojik 0	Lolik 1
	
Anahtar Açık	Anahtar Kapalı

Çıkışlar Enerjinin Olup Olmamasıdır


Lojik 0	Lolik 1
	
Enerji Yok	Enerji Var

Çarpma İşlemi : Seri anahtarlama, ve mantığı



Q = A.B


Toplama İşlemi : Paralel anahtarlama, veya mantığı




Q = A+B

Boolean kuralları


Ve işlemleri	Veya işlemleri
0 . 0 = 0	0 + 0 = 0
1 . 1 = 1	1 + 1 = 1
0 . 1 = 0	0 + 1 = 1
1 . 0 = 0	1 + 0 = 1




0.0=0





0 + 0 = 0







1 . 1 = 1







1 + 1 = 1







0 . 1 = 0







0 + 1 = 1





1 . 0 = 0







1 + 0 = 1


Boolean teoremleri :


1- Yer değişme kanunu :






$$A + B = B + A$$








$$A.B = B.A$$

2 - Birleşme kanunu :












$$A + (B + C) = (A + B) + C$$







$$A \cdot (B.C) = (A.B) \cdot C$$

3 - Dağılma kanunu





$$A+B.C=(A+B).(A+C)$$



A.(B+C) = A.B+A.C

** Boolen cebrinde öncelik parantez içinde sıralı işlemlerde ise öncelik çarpma sonra toplamadadır.*

4 - Tamamlayıcı kanunu

$\bar{A} \cdot A = 0$

$\bar{A} + A = 1$

$\bar{A}$ bazı kaynaklarda A^{I} olarak yazılabilir.

5- Çift tersleme kanunu

$= \quad \bar{=}$


$A = A \quad A = \bar{A}$

	$\bar{A}$	$=$	$\bar{=}$
A		A	A
0	1	0	1
1	0	1	0

6 - Yutma kanunu


Yutma kanunu – 1

A.(A+B) = A



Yutma kanunu - 2

A+A.B = A




Yutma kanunu – 3

$$A + \bar{A}\,B = A + B$$

$$A + \bar{A}\,B = (A + \bar{A}) \cdot (A + B)$$

$$(A + \bar{A}) = 1$$

$$1 \cdot (A + B) = A + B$$



veya

$$\bar{A} + AB = \bar{A} + B$$


Yutma kanunu – 4

$$A \cdot (\bar{A} + B) = AB$$

$$A \cdot (\bar{A} + B) = A\bar{A} + AB$$

$$A\bar{A} = 0$$


$$0 + AB = AB$$




veya

$$\bar{A} \cdot (A + B) = \bar{A}\,B$$


7 - Ve özdeşlikleri




A.0=0



A.1=A




A.A=A




A.Ā=0


8 - Veya özdeşlikleri




A+0=A



A+1=1



A+A=A



A+Ā=1

9- de morgan kanunu

$$\overline{A + B} = \overline{A} \cdot \overline{B} \qquad \overline{A \cdot B} = \overline{A} + \overline{B}$$

$$\overline{A + B + C + \ldots\ldots + N} = \overline{A} \cdot \overline{B} \cdot \overline{C} \ldots\ldots\ldots \overline{N} \qquad \overline{A \cdot B \cdot C \ldots\ldots\ldots N} = \overline{A} + \overline{B} + \overline{C} + \ldots\ldots + \overline{N}$$

Doğruluk tablosu

İfadede veya devrede bulunan her bir değişkenin olabileceği bütün 1 ve 0 durumları için işlemlerin yapılarak sonuçların yine 1 ve 0 lar halinde yazılmasıdır. Buradaki 1 ve 0 olasıkları $2^{\text{değişken}}$ sayısı ile bulunur.

Q = A+A.B

A , B olarak 2 değişken var olasılık $2^2 = 4$ dür

A	B	A.B	Q = A+A.B
0	0	0	0
0	1	0	0
1	0	0	1
1	1	1	1

Lojik ifadelerin sadeleştirilmesi

Boolen cebri ile sadeleştrime

Yöntemler : Ortak paranteze alınarak değişken sayısı azaltılmaya çalışılır, burada parantez içlerinde bir değişken ve o değişkenin değili bir araya getirilerek yok edilmeye çalışılır. Bir ifadede birden fazla ortak paranteze alınmışsa bu parantezler açılarak tekrar ortak parantezlerle alınarak yok edilmeye çalışılır.

Örnekler : Aşağıdaki lojik ifadeleri sadeleştriniz

$Q = \bar{A}\, B + A + A\, B$

$Q = \overline{A \,.\, (A\ B + C)}$

$Y = \overline{(A + B)\, C} = \overline{(A + B)} + \overline{C} = \overline{A}\ \overline{B} + \overline{C}$

$M = (A + B\ C)\ (C + A^{I}\ D) = A\ (C + A^{I}\ D) + B\, C\, (C + A^{I}\, D)$

$= A\, C + A\, A^{I}\, D + B\, C\, C + B\, C\, A^{I}\, D$

$= A\, C + B\, C + A^{I}\, B\, C\, D$

$= C\, (A + B + A^{I}\, B\, D)$

$$Y = A\overline{B} + \overline{A}\,\overline{B} = \overline{B}(\underbrace{A + \overline{A}}_{1}) = \overline{B}1 = \overline{B}$$

$$Z = \underset{*}{AC} + \underset{*}{AD} + \underset{\#}{BC} + \underset{\#}{BD} = A(\underbrace{C + D}_{X}) + B(\underbrace{C + D}_{X}) = AX + BX = \underbrace{X}_{(C+D)}(A + B) = (C + D)(A + B)$$

$$E = X.Y.(X + Y + Z) = X.Y.X + X.Y.Y + X.Y.Z$$
$$= X.Y + X.Y + X.Y.Z$$
$$= X.Y + X.Y.Z$$
$$= X.Y.1 + X.Y.Z$$
$$= X.Y.(1 + Z)$$
$$= X.Y.1$$
$$= X.Y$$

$$Q = A^{I}.B.C^{I} + A^{I}.B.C = A^{I}.B\,(C^{I} + C) = A^{I}.B$$

$$S = P.Q.R + P.\ Q^{l}.R^{l} + P.Q.\ R^{l} + P.Q^{l}.R = P.Q.(R + R^{l}) + P.\ Q^{l}.(\ R^{l} + R)$$
$$= P.Q.1 + P.\ Q^{l}.1$$
$$= P.Q + P.\ Q^{l}$$
$$= P.(Q + Q^{l})$$
$$= P.1$$
$$= P$$


$$\{\ [\ (\ A.B\ )'\ C\ ]'\ D\ \}' = \{\ [\ (\ A.B\ )''\ +\ C'\ ]\ .\ D\ \}'$$
$$= (A.B + C')'\ + D'$$
$$= [(A.B)'\ .C''] + D'$$
$$= (A'+B'\ ).C + D'$$

$$X=\overline{(B\overline{C}+\overline{B}C)(B+AC)}$$

İfadesini sadeleştiriniz ve elde ettiğiniz sonucu anahtarlama elemanları ile oluşturunuz.

…….....

Lojik ifadesi sadeleştirildiğinde sonuç BC bulunur anahtarlama elemanları ile oluşturulmuş şekli yanda verilmiştir.



LOJİK KAPILAR

Lojik kapılar dijital sinyaller arasındaki sayısal (mantıksal) işlemleri yapmamızı sağlayan elektronik elemanlardır. Her nekadar lojik kapıları semboller ile göstersekte gerçekte bu kapılar transistör , direnç , diyot , küçük değerli kondansatör gibi elektronik devre elemanlarından oluşurlar ve entegre devre (IC-integrated-circuit)olarak imal edilirler

Lojik cebirde 3 temel işlem vardır:

1- Ve Kapısı (And Gate)
2- Veya Kapısı (Or Gate)
3- Değil Kapısı (Not Gate)


bu temel üç işlem birleştirilerek 6 yeni işlem daha elde edilir:

4- Vedeğil Kapısı (Not and - Nand Gate)
5- Veyadeğil Kapısı (Not or - Nor Gate)
6- Özel Veya Kapısı (Exor – Exclusive or Gate)
7- Özel Veya eğil Kapısı (Exnor – Exclusive nor Gate)
8- Tampon Kapısı (Buffer Gate)
9- Trasmisyon Kapısı (Blateral Swich)


Kapı sembollerinin gösteriminde 2 farklı norm kullanılmaktadır.
Ansi Normu : Amerikan standartları ve Din Normu : Alman standartları

Ve Kapısı (And Gate)


En az 2 girişe sahip olan bu kapı girişine uygulanan sinyallerin çarpımını alarak çıkış sinyali verir.



2 Girişli Ve Kapısı
(Ansi Normu)
Q = A . B



3 Girişli Ve Kapısı
(Ansi Normu)
Q = A . B . C




2 Girişli Ve Kapısı
(Din Normu)
Q = A . B

A	B	Q
0	0	0
0	1	0
1	0	0
1	1	1

Ve Kapısı Doğruluk Tablosu
2 Girişli

A	B	C	Q
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1


Ve Kapısı Doğruluk Tablosu
3 Girişli




Anahtarlama Elemanları İle
Gösterimi

Veya Kapısı (Or Gate)


En az 2 girişe sahip olan bu kapı girişine uygulanan sinyallerin toplamını alarak çıkış sinyali verir.



2 Girişli Veya Kapısı
(Ansi Normu)
Q = A + B



3 Girişli Ve Kapısı
(Ansi Normu)
Q = A + B + C




2 Girişli Ve Kapısı
(Din Normu)
Q = A + B

A	B	Q
0	0	0
0	1	1
1	0	1
1	1	1

Ve Kapısı Doğruluk Tablosu
2 Girişli

A	B	C	Q
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

Ve Kapısı Doğruluk Tablosu
3 Girişli




Anahtarlama Elemanları İle
Gösterimi

Değil Kapısı (Not Gate)


Yalnızca 1 girişe sahip olan bu kapı girişine uygulanan sinyalin tersini (değilini) alarak çıkış sinyali verir.



Değil Kapısı (Ansi Normu)
A = Ā




Değil Kapısı (Ansi Normu)
A = Ā




Değil Kapısı (Din Normu)
A = Ā

A	Ā
0	1
1	0

Değil Kapısı Doğruluk Tablosu






Anahtarlama Elemanları İle Gösterimi


Vedeğil Kapısı (Not and - Nand Gate)

En az 2 girişe sahip olan bu kapı girişine uygulanan sinyallerin çarpımını alarak değilledikten sonra çıkış sinyali olarak verir.




Ve Değil Kapısı(Ansi Normu)

Q = A . B



A	B	Q
0	0	1
0	1	1
1	0	1
1	1	0

Ve Değil Kapısı
Doğruluk Tablosu
2 Girişli




Ve Değil Kapısı(Ansi Normu)


Q = A . B . C

A	B	C	Q
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

Ve Değil Kapısı
Doğruluk Tablosu
3 Girişli




Ve Değil Kapısı (Din Normu)




Anahtarlama Elemanları
İle Gösterimi

Veyadeğil Kapısı (Not or - Nor Gate)

En az 2 girişe sahip olan bu kapı girişine uygulanan sinyallerin toplamını alarak değilledikten sonra çıkış sinyali olarak verir.




Veyadeğil Kapısı
(Ansi Normu)
$Q = \overline{A + B}$



A	B	Q
0	0	1
0	1	0
1	0	0
1	1	0


Veya Değil Kapısı
Doğruluk Tablosu
2 Girişli




Veyadeğil Kapısı
(Ansi Normu)
$Q = \overline{A + B + C}$

A	B	C	Q
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

Veya Değil Kapısı
Doğruluk Tablosu
3 Girişli




Veyadeğil Kapısı (Din Normu)
$Q = \overline{A + B}$



Anahtarlama Elemanları İle
Gösterimi


Özel Veya Kapısı (Exor – Exclusive or Gate)

2 girişe sahip olan bu kapı girişine uygulanan sinyallere $A\bar{B} + \bar{A}B$ işlemini yaparak çıkış sinyali verir.



Özel Veya Kapısı

$$Q = A \oplus B = A.\bar{B} + \bar{A}.B$$




Anahtarlama Elemanları İle Gösterimi

A	B	Q
0	0	0
0	1	1
1	0	1
1	1	0


Özel Veya Kapısı Doğruluk Tablosu 2 Girişli


! Farklı sinyallerde 1 aynı sinyallerde 0 çıkış

Özel Veyadeğil Kapısı (Exnor – Exclusive nor Gate)



Özel Veyadeğil Kapısı
(Ansi Normu)
$Q = \overline{A \oplus B} = A.B + \bar{A}.\bar{B}$






Anahtarlama Elemanları İle
Gösterimi

A	B	Q
0	0	1
0	1	0
1	0	0
1	1	1

Özel Veya Değil Kapısı
Doğruluk Tablosu 2 Girişli



Özel Veyadeğil Kapısı
(Din Normu)


! Farklı sinyallerde 0 aynı sinyallerde 1 çıkış

Tampon Kapısı (Buffer Gate)

Tampon kapısının çıkışı giriş lojik ifadesi ile aynıdır. Lojik devrelerde sadece katlar arasında akım yükseltmek amacı ile kullanılırlar.



Tampon Kapısı (Ansi Normu)





Tampon Kapısı (Din Normu)

A	Q
0	0
1	1


Tampon Kapısı
Doğruluk Tablosu

Aşağıdaki devrelerde tampon kapısı farklı empedans seviyeleri arasında empedans uygunluğu oluşturmak için kullanılmışlardır.







SORULAR




Yukarıda verilen lojik devrenin çıkışının $A . B + (C . D)^{I}$ olabilmesi için ? olan devre parçası ne olmalıdır




? =







Yukarıda verilen lojik devrenin çıkışının $(A + B)^{I} . (C^{I} + D)^{I}$ olabilmesi için ? olan devre parçası ne olmalıdır




?=





Yukarıda verilen lojik devrenin çıkışının
$[(C^{l} + D) . B^{l} + (A . B)^{l}]^{l}$ olabilmesi için ? olan devre parçası ne olmalıdır




Lojik Devre Tasarımı

İstenilen çalışma şartlarını sağlayacak lojik devrelerin tasarımını yaparken öncelikli olarak değişken (şart) sayısı belirlenmeli ve olasılıklara göre doğruluk tablosu çıkartılmalıdır. İstenen çıkışları sağlayacak olasılıkların doğruluk tablosunda sonucu 1 olarak değerlendirilir. Çıkışı 1 yapan her bir satırdaki değerler çıkışın 1 olması için gerekli şart olan değerlerdir bu nedenle satır içleri ve mantığı ile değerlendirilir. Çıkışı sağlayan birden fazla satır varsa bu satırların herhangi birinin varlığı çıkışı 1 yapmaya yetecektir bu nedenle satırlar arasında ise veya mantığı uygulanır. (Çarpımların Toplamları)


ÖRNEKLER

Birer uçları +v (1) potansiyeline bağlı 3 adet
(x , y , z) anahtarları vardır.anahtarlardan sadece bir tanesi kapatıldığında çıkış verecek lojik devreyi ve kontak elemanlarını çiziniz



X	Y	Z	Q	
0	0	0	0	
0	0	1	1	$x^l . y^l . z$
0	1	0	1	$x^l . y . z^l$
0	1	1	0	
1	0	0	1	$x . y^l . z^l$
1	0	1	0	
1	1	0	0	
1	1	1	0	


$Q = x^l . y^l . z + x^l . y . z^l + x . y^l . z^l$




Birer uçları +v (1) potansiyeline bağlı 4 adet (A , B , C , D) anahtarları vardır.anahtarların hepsi açık iken veya hepsi kapalı iken çıkıştaki lambayı çalıştıracak lojik devreyi ve kontak elemanlarını çiziniz.


A	B	C	D	Q	
0	0	0	0	1	$A^{I} . B^{I} . C^{I} . D^{I}$
1	1	1	1	1	A . B . C . D

$$Q = A^{I} . B^{I} . C^{I} . D^{I} + A . B . C . D$$






Birer uçları +v (1) potansiyeline bağlı 4 adet (A , B , C , D) anahtarları vardır.anahtarlardan A kapalı B açık iken C ve D anahtarlarından sadece 1 tanesi kapatıldığında çıkış verecek lojik devreyi çiziniz ?



A	B	C	D	Q	
1	0	0	0	0	
1	0	0	1	1	$A . B^{I} . C^{I} . D$
1	0	1	0	1	$A . B^{I} . C . D^{I}$
1	0	1	1	0	

$$Q = A . B^{I} . C^{I} . D + A . B^{I} . C . D^{I}$$

Lojik devre tasarımında kullandığımız kapılardan alabileceğimiz akım değeri birkaç mili amper mertebesindedir bu nedenle tasarladığımız devre ile başka devreleri çalıştırmak istediğimizde lojik devremiz ile sürülecek devre arasında bir ara yüz (interface) elemanı kullanmamız gerekmektedir. En çok ara yüz elemanı olarak ise optokuplörler kullanılmaktadır.




ENTEGRE DEVRELER


Lojik kapılar dijital sinyaller arasındaki sayısal (mantıksal) işlemleri yapmamızı sağlayan elektronik elemanlardır. Her nekadar lojik kapıları semboller ile göstersekte gerçekte bu kapılar transistör , direnç , diyot , küçük değerli kondansatör gibi elektronik devre elemanlarından oluşurlar ve entegre devre (IC-integrated-circuit)olarak imal edilirler

Entegre devrelerin yapılarında kullanılan devre elemanlarına göre sınıflandırılması


1. RDL (Resistor – Diode – Logic) Direnç – Diod – Lojik
2. RTL (Resistor – Transistor – Logic) Direnç – Transistör – Lojik
3. DTL (Diyote – Transistor – Logic) Diod – Transistör – Lojik
4. HTL (High – Threshold – Logic) Yüksek Eşik Lojik
5. TTL (Transistor – Transistor – Logic) Transistör - Transistör – Lojik
6. ECL (Emiter – Coupled – Logic) Emitör Kuplajlı Lojik
7. MOS (Metal – Oxide Semiconductor) Metal Oksit Lojik
8. CMOS (Complementary – MOS)
9. I^2L (İntegrated Injection Logic) Entegreli İnjeksiyon Lojik




RDL(Resistor–Diode–Logic)



RTL(Resistor–Transistor–Logic)



TTL(Transistor–Transistor–Logic)



CMOS(Complementary–MOS)

Entegre devre parametreleri

Yayılım gecikmesi (Propagation delay) : Bir lojik kapının girişindeki değişme ile çıkışındaki değişme arasındaki süredir. Nanosaniye (nsn) olarak ifade edilir. Bu süre çok kısa bir zaman dilimini ifade etsede lojik devrelerde kapıların birbirlerini sürdükleri düşünüldüğünde her kapı kendisinden önceki kapı veya kapıları bekleyeceğinden bu süre toplamda artmaktadır. İyi bir entegrede bu sürenin olabildiğince kısa olması istenir.

Güç harcaması (Power dissipation) : Bir lojik kapının harcadığı güç miktarıdır ve mili wat (mw) olarak ifade edilir. Bir lojik devrenin beslenmesinde kullanılan kapı sayısı ve buna karşılık gelen toplam güç miktarı göz önüne alınmalıdır.

Çıkış kapasitesi (Fan out) : Bir lojik kapısının çıkışına bağlanabilecek aynı türden maksimum kapı sayısıdır. Örneğin TTL bir kapının fan outu 10 ise o kapının çıkışına aynı TTL serisi kapıdan enfazla 10 tane bağlanabilir daha fazla kapı bağlantısı için tampon kapıları kullanılmalıdır.

Gürültü bağışıklığı (Noise magrin) : Devrenin çalışmasına etki etmeyecek şekilde izin verilen gerilim dalgalanmasıdır ve mili volt (mV) olarak ifade edilir. Endüktif yüklerden gelen elektrik parazit gerilimleri kapıların doğru çalışmasını bozabilir.

Giriş kapasitesi (Fan in) : Bir lojik kapının girişine bağlanabilecek aynı türden kapı sayısı.

Besleme voltajı (Power suppyl voltage): Kapıların çalışabilmesi için kapı girişlerine ve kapıların bulunduğu entegrelerelere verilmesi gereken gerilimdir. Volt (V) olarak ifade edilir

Pals frekansı (Clock frequency) : Kapı girişine uygulanabilecek en yüksek tetikleme palsi. MHz olarak ifade edilir.

Günümüzde en çok kullanılan entegreler TTL ve CMOS serisi entegreler oldukları için bu entegreler hakkında daha fazle detay verilecektir.


TTL (Transistor – Transistor – Logic) Transistör - Transistör – Lojik Entegreler

74XX ve 54XX serisi entegrelerdir. 54XX serisi -55°C ile 125°C arası çalışma sıcaklığına sahip iken 74XX serisi 0°C ile 70°C arası çalışma sıcaklığına sahipdir.


74XX – 54XX : Standart TTL
74LXX – 54LXX : Düşük güçlü TTL
74HXX – 54HXX : Yüksek güçlü TTL
74SXX – 54SXX : Schottky TTL
74LSXX – 54LSXX : Düşük güçlü schottky TTL
74ASXX – 54ASXX : Geliştirilmiş schottky TTL
74ALSXX – 54ALSXX : Düşük güçlü geliştirilmiş schottky TTL

TTL ailesi serisinde bulunsada CMOS altyapısı taşıyan entegreler
74CXX - 54CXX
74ACXX - 54ACXX
74ACTXX - 54ACTXX
74HCXX - 54HCXX


5400/7400
Quad NAND gate




5402/7402
Quad NOR gate




5408/7408
Quad AND gate




5432/7432
Quad OR gate



5486/7486
Quad XOR gate




5404/7404
Hex inverter



TTL entegreler için besleme gerilimi
5 V +/- %25
Özel durumlar
74CXX - 54CXX = 3-15 V
74HCXX - 54HCXX = 2-6 V


TTL entegreler için giriş gerilimi
Lojik 0 için 0.8 V dan küçük
Lojik 1 için 2 V dan büyük

TTL entegreler için çıkış gerilimi
Lojik 0 için en fazla 0.4 V
Lojik 1 için en az 2.7 V



CMOS (Complementary – MOS) Entegreler

40XX serisi entegrelerdir.




CMOS entegreler için besleme gerilimi
3-18 V arası
Genel besleme gerilimi 12 V

CMOS entegreler için giriş gerilimi
Lojik 0 için 1.5 V dan küçük
Lojik 1 için 3.5 V dan büyük


CMOS entegreler için çıkış gerilimi
Lojik 0 için en fazla 0.05 V
Lojik 1 için en az 5 V

CMOS entegrelerin TTL entegreye göre avanytajları : Güç harcaması küçüktür, besleme gerilimi geniş bir banda sahiptir, gürültü emniyet payı yüksektir.
CMOS entegrelerin TTL entegreye göre dezavanytajları : Gecikmesi fazladır,yüksek frekanslarda çalışması iyi değildir.
Eğer bir kapıda kullanılmayan bir giriş varsa bu boş girişi lojik kapı 0 veya 1 olarak algılayabilir, bu ise istenmeyen çalışmalara neden olabilir bu durumu engellemek için diğer kullanılan girişleri bozmayacak şekilde boş bacak 0 veya 1 seviyesine bağlanmalıdır. Ayrıca besleme yokken entegre girişlerine sinyal uygulanmamalıdır. CMOS entegreler fet ve mosfet altyapılı olduklarından giriş empedansları yüksektir, elle dokunmalarda olabilecek statik elektrik boşalmalarına dikkat edilmelidir.


4011
Quad NAND gate




4001
Quad NOR gate




4081
Quad AND gate




4071
Quad OR gate



4070
Quad XOR gate



4069
Hex inverter



Dijital kapıların akım değerleri

Aşağıdaki verilen sayısal değerler katalog değerleri olup takribi değerlerdir.
I_{IH} : Lojik kapının giriş uçlarından birine lojik 1 geldiğinde o girişin çekeceği maksimum akım.
(Input High)


I_{IL} : Lojik kapının giriş uçlarından birine lojik 0 geldiğinde o girişin çekeceği maksimum akım.
(Input Low)

I_{OH} : Lojik kapının çıkış ucu lojik 1 seviyesindeyken o çıkıştan çekilebilecek maksimum akım.
(Output High)


I_{OL} : Lojik kapının çıkış ucu lojik 0 seviyesindeyken o çıkıştan çekilebilecek maksimum akım.
(Output Low)

Standart TTL	CMOS
I_{IH} : 40 µA	I_{IH} : 1 µA
I_{IL} : 1,6 mA	I_{IL} : 1 µA
I_{OH} : 400 µA	I_{OH} : 400 µA
I_{OL} : 16 mA	I_{OL} : 400 µA

Yukarıdaki sayısal değerlerden görüleceği üzere lojik kapı çıkışlarından alınabilecek akım oldukça küçük değerlerdedir. Lojik kapıların çıkışından alınan akımın değerini arttırmak için açık kolektör (open collektor) dediğimiz özelliğe sahip entegre serileri üretilmektedir. Aşağıda prensip devre üzerinde açık kolektör (open collektor) anlatılmıştır.



Yandaki prensip şekilde normal bir kapı çıkışı görülmektedir. İn girişinden 1 (+V) uygulandığında transistör kesime gidecek ve out çıkışı +V potansiyelini R direnci üzerinden alarak 1 seviyesine yükselecektir. Fakat out çıkışından çekilebilecek akım değeri R direnci tarafından sınırlandığı için küçük değerlerde olacaktır.



Yandaki şekilde ise açık kolektör (open collektor) özelliğine sahip bir kapı çıkışı verilmiştir transistorün kolektör ucu ile +V potansiyeli arasına bir yük bağlandığında in girişinden +V potansiyeli uygulandığında transistor iletime geçeçek ve yük üzerinde akım geçişi olacaktır. Bu ise akım değerinin diğer kapılara göre daha fazla olmasını sağlayacaktır.
TTL entegrelerden 7405 serisi açık kolektör özelliğine sahiptir ve bu entegrenin I_{OH} : 100 µA iken normal bir entegre olan 7404 ün ise I_{OH} : 20 µA dir .
Açık kolektör (open collektor) özelliğine sahip kapı sembolleri aşağıda verilmiştir.

KARNOUGH HARİTALARI

Boolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. Ancak yapılan bu sadeleştirme işleminde birbirini izleyen her adım için farklı bir işlem yapma gerekliliği indirgemenin
tam olarak yapılamamasına ve indirgemede hata yapma olasılığını arttırmaktadır.
Karnough haritalama yöntemi Boolean fonksiyonlarının indirgenmesinde basit ve dolaysız bir yöntem sağlar.
Harita karelerden oluşan bir şemadır. Her bir kare bir minterimi gösterir. Bir Boolean fonksiyonunu doğruluk tablosundan minterimlerin VEYA 'lanması (çarpımların toplamı) olarak ifade edildiği için haritada fonksiyonun minimum terimleri içerdiği karelerle çevrili bir alanlarla tanımlanabilir. Tasarımcı bu alanlarda uygun bileşkeler
alarak en sade ifadeyi elde edebilir.Karnough haritalama yöntemi en fazla altı değişkenli ifadelerin sadeleştirilmesinde kullanılmaktadır. Daha fazla değişken içeren
fonksiyonların indirgenmesi için "Tablo" yöntemi kullanılmaktadır.
Karnough haritasındaki kare sayısı giriş değişken sayısı n ise 2n olarak bulunabilir. Örneğin giriş değişkeni 2 ise oluşturulacak Karnough haritasındaki kare sayısı 22=4 olarak bulunabilir. Karnough haritalarında düşey doğrultudaki hücrelere sütün, yatay
doğrultudaki hücrelere satır adı verilir.

İKİ , ÜÇ VE DÖRT DEĞİŞKENLİ DİYAGRAMLAR

İki giriş değişkeni için dört minterim yazılabilir, dolayısı ile haritada her minterime karşılık gelen bir kare olmak üzere dört kare vardır. iki giriş değişkeni için oluşturulmuş Karnough haritasını göstermektedir.

A \ B	0	1
0	m_0	m_1
1	m_2	m_3


(a)

A \ B	0	1
0	$\overline{A}.\overline{B}$	$\overline{A}.B$
1	$A.\overline{B}$	$A.B$

(b)


İki değişkenli Karnough haritası

Her satır ve sütündaki “1” ve “0” lar değişkenlerin alabileceği durumları göstermektedir. Her bir satır ve sütünün bileşiminden elde edilen ikilik ifade değişkenlerin bulundukları kareye ait durumunu göstermektedir.



Şekil A=0,B=1 durumuna karşılık gelen karenin gösterimi

Üç giriş değişkeni için sekiz (23=8) minterim yazılabilir, dolayısı ile harita sekiz kareden oluşmaktadır. Şekil 5.1 iki giriş değişkeni için oluşturulmuş Karnough haritasını göstermektedir.



A \ B.C	00	01	11	10
0	m_0	m_1	m_3	m_2
1	m_4	m_5	m_7	m_6

(a)

A \ B.C	00	01	11	10
0	$\overline{A}.\overline{B}.\overline{C}$	$\overline{A}.\overline{B}.C$	$\overline{A}.B.C$	$\overline{A}.B.\overline{C}$
1	$A.\overline{B}.\overline{C}$	$A.\overline{B}.C$	A.B.C	$A.B.\overline{C}$

(b)

Şekil Üç değişkenli Karnough haritası

Dört giriş değişkeni için oluşturulan **Karnough** haritası Şekil' de verilmiştir. Dört giriş değişkeni haritanın on altı kareden (2^4 =16) oluşmasını sağlar. Şekil **(a)'da 16 minterim** ve yerleşimini gösterilirken, (b)'de ise **minterimler Boolean ifadesi** şeklinde haritaya yeniden yazılmıştır.

C.D / A.B	00	01	11	10
00	m_0	m_1	m_3	m_2
01	m_4	m_5	m_7	m_6
11	m_{12}	m_{13}	m_{15}	m_{16}
10	m_8	m_9	m_{11}	m_{10}

(a)

C.D / A.B	00	01	11	10
00	$\overline{A}.\overline{B}.\overline{C}.\overline{D}$	$\overline{A}.\overline{B}.\overline{C}.D$	$\overline{A}.\overline{B}.C.D$	$\overline{A}.\overline{B}.C.\overline{D}$
01	$\overline{A}.B.\overline{C}.\overline{D}$	$\overline{A}.B.\overline{C}.D$	$\overline{A}.B.C.D$	$\overline{A}.B.C.\overline{D}$
11	$A.B.\overline{C}.\overline{D}$	$A.B.\overline{C}.D$	$A.B.C.D$	$A.B.C.\overline{D}$
10	$A.\overline{B}.\overline{C}.\overline{D}$	$A.\overline{B}.\overline{C}.D$	$A.\overline{B}.C.D$	$A.\overline{B}.C.\overline{D}$

(b)

Şekil Dört değişkenli **Karnough** haritası

KARNOUGH HARİTALARINA YERLEŞİM

Verilen bir Lojik ifadeden veya doğruluk tablosundan bilginin haritaya aktarımı için:
a) Lojik ifade veya doğruluk tablosundaki giriş değişken sayısı bulunmalıdır.
b) Karnough haritası giriş değişken sayısına uygun olacak şekilde hazırlanır.
c) Eşitlik Karnough haritasına aktarılır.

I. Lojik ifadeden Karnough haritasına bilgileri aktarırken, ifadeyi oluşturan minterimler bulunur. Minterimlere ait karelere '1' diğer karelere '0' yazılır.
II. Doğruluk tablosundan bilgileri Karnough haritasına aktarırken, çıkış ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılır.

Örnek:
Aşağıda verilen lojik ifadeyi Karnough haritalarına aktarınız.
Q = A + A.B

Örnek:
Yanda verilen doğruluk tablosundaki bilgileri Karnough haritasına aktarınız.

Girişler			Çıkış
A	B	C	Q
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

TOPLAYICI DEVRELER (ADDERS)

Sayısal devreler için toplama işlemini gerçekleştiren devrelere toplayıcılar (**adders**) adı verilir. Aşağıda **Binary** (ikilik) sayıların toplamına ilişkin temel kurallar verilmiştir.

				Elde(Carry)	Sonuç(Sum)
0	+	0	=	0	0
0	+	1	=	0	1
1	+	0	=	0	1
1	+	1	=	1	0

Not: Toplama işlemi sonunda oluşan **eldenin** işlem sonucunun en yüksek değerlikli basamağı olduğu unutulmamalıdır.

YARIM TOPLAYICI (HALF ADDER)

Bir bitlik iki veriyi toplayan devrelere yarım toplayıcı (**half adder**) adı verilir. Bir yarım toplayıcın birer bitlik iki veri girişi için iki giriş, toplam ve oluşan **eldenin gösterimi için iki** tane çıkışı vardır. Aşağıda bir yarım toplayıcının tasarımı anlatılmıştır;
Bir bitlik iki veri P Ve Q ile adlandırırsak tasarlanacak devrenin iki **binary** sayının toplanması işlemini gerçekleştirmesi istenir. Toplama işleminin gösterimi için **sonuç (Sum -S) ve elde (Carry -C)** olmak üzere iki tane çıkış olması gerekir.

P	Q	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Doğruluk tablosu yardımı ile çıkışları yazmak istersek;

$S = \overline{P}.\,Q + P.\,\overline{Q} = P \oplus Q$

$C = P\,.\,Q$

ifadeleri elde edilir.

Yukarıda çıkışları bulunan yarım toplayıcının (Half Adder) Lojik diyagramını ve sembolünü çiziniz.


TAM TOPLAYICI (FULL ADDER)

İkinci temel tür toplayıcı derelere tam toplayıcı (full adder) adı verilir. Üç bitlik verilerin toplanması işlemini gerçekleştiren devrelerdir. Devrenin toplama işlemi için üç giriş, sonucun gösterimi için iki tane çıkışı vardır. Girişlerden ikisi toplama işlemini yapılacağı iki veriyi gösterirken diğer giriş düşük değerlikli basamaktan oluşan elde girişi içindir. Aşağıda bir tam toplayıcının doğruluk tablosu verilmiştir;

P	Q	C_{in}	C_{out}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	**1**	1	1


Doğruluk tablosunda ;
Cin – Bir önceki işlemden oluşan elde
Cout – Toplama işlemi sonrasında oluşan eldeyi göstermektedir.

Doğruluk tablosundan çıkışlara ait Lojik ifadeler ise ;
$S = Cin \oplus (P \oplus Q)$
$Cout = P.\ Q + Cin\ .\ (P \oplus Q)$
ifadeleri elde edilir.



KARŞILAŞTIRICILAR(COMPARATORS)

Karşılaştırma işlemi girişindeki sayısal bilgilerden birinin diğerine göre **büyük,küçük veya** eşit olma durumlarının belirlenmesidir.
En temel karşılaştırıcı devreleri Özel-**Veya** (Xor) kapılarıdır. Bir Özel-**Veya** kapısının girişleri farklı iken çıkış Lojik-1,girişleri aynı iken çıkış Lojik-0'dır. Şekil **Özel-Veya** kapısı ile temel karşılaştırma işlemini göstermektedir.



Şekil Temel Karşılaştırma işlemi

Örnek:
Bir bitlik A ve B verilerini karşılaştıran bu karşılaştırma sonunda A>B, A=B, A<B durumlarını gösteren devreyi tasarlayınız.


KOD ÇÖZÜCÜLER(DECODERS)

Sayısal sistemlerde bilgiler ikilik kodlarla tanımlanırlar. n bitlik bir ikilik kod ile 2n kadar farklı durum tanımlanabilir. Bir kod çözücü, n giriş hattından gelen ikilik bilgileri maximum 2^n kadar farklı çıkış hattına dönüştüren birleşik bir devredir. Bir kod çözücünün n kadar girişi varsa 2^n kadar çıkışı vardır. Kullanılmayan veya dikkate alınmaz durumlar varsa kod çözücü çıkışı 2^n' den az olacaktır.

İKİ BİTLİK KOD ÇÖZÜCÜ

İki bitlik bir kod çözücünün 2 girişi 4 çıkışı vardır. Böyle bir devre için girişlerin durumuna bağlı olarak sadece tek bir çıkış doğru olacaktır. Aşağıda 2x4 Kod çözücünün doğruluk tablosu ,Lojik diyagramı ve sembolü verilmiştir.

A	B	D_0	D_1	D_2	D_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1




Şekil : İki bitlik kod çözücü

ÜÇ BİTLİK KOD ÇÖZÜCÜ

Üç bitlik kod çözücüde(decoder) üç girişin kodu çözülerek sekiz çıkış üretir. Her çıkış bu üç giriş değişkenine ait bir minimum terimle tanımlanır. Girişlerin durumuna bağlı olarak sadece tek bir çıkışı doğrudur.

Decimal	A	B	C	D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7
0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
2	0	1	0	0	0	1	0	0	0	0	0
3	0	1	1	0	0	0	1	0	0	0	0
4	1	0	0	0	0	0	0	1	0	0	0
5	1	0	1	0	0	0	0	0	1	0	0
6	1	1	0	0	0	0	0	0	0	1	0
7	1	1	1	0	0	0	0	0	0	0	1




Üç bitlik kod çözücü

MULTİPLEXERS(DATA SELECTORS-ÇOĞULLAYICILAR)


Çoğullama çok sayıdaki bilginin,daha az sayıda kanal veya hat üzerinden iletilmesi anlamına gelir. Sayısal çoğullayıcı, birçok giriş hattının birisinden gelen ikilik bilgileri seçen ve tekbir çıkış hattına yönlendiren birleşik bir devredir. Belli bir girişin seçilmesi bir dizi seçme hattı ile kontrol edilir. Bir çoğulayıcı için 2^n sayıda giriş hattı varsa hangi girişin seçileceğini belirleyen n kadar seçme hattı vardır.

Data Inputs	Select	Data Output
S_1	S_0	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3



DEMULTIPLEXLER(BİLGİ DAĞITICILAR-DATA DISTRIBUTORS)

Demultiplex (Bilgi Dağıtıcı) tek bir hattan bilgi alan ve bu bilgiyi olası 2^n sayıda çıkış hattından birisi üzerinden ileten bir devredir.Belli bir çıkış hattının şeçimi n kadar çıkış hattının durumları tarafından kontrol edilir.
Aşağıda iki seçme hattı ve dört çıkış hattı olan bir DEMUX' un doğruluk tablosu ve lojik sembolü verilmektedir.




S_1	S_0	D_0	D_1	D_2	D_3
0	0	D_{in}	0	0	0
0	1	0	D_{in}	0	0
1	0	0	0	D_{in}	0
1	1	0	0	0	D_{in}

ENCODER (KODLAYICILAR)

Kodlayıcı devre (encoder circuit) kod çözücü devrenin tersi işlemi yapar. Bu devreler, decimal veya bilinen klasik şekillerdeki bilgileri sayısal devrelerin işlem yapabileceği şekle dönüştürürler. Bir kodlayıcının (encoder) 2^n (yada daha az) giriş hattı ve n sayıda çıkış hattı üretir.

DECİMAL-BCD ENCODER

Decimal – BCD encoder girişindeki decimal bilgiyi kodlayarak BCD kod karşılığını dört çıkışta gösterir. Aşağıda 10x4 encoder lojik sembolü ve doğruluk tablosu verilmiştir.



Decimal Digit	BCD Kodu			
	A_3	A_2	A_1	A_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1

Filip-Floplar

1 bitlik hafıza elemanlarıdır. Dijital devrelerde sayıcı, kaydedici, zamanlayıcı gibi birçok kullanım yerleri vardır.


Başlıca FF türleri

1– RS FF
2– JK FF
3– D FF
4– T FF


! FF lerin doğruluk tablolarında yasak konum olarak belirtilen durumlar Q ve Q^I Sinyallerinin birbirilerine eşit olduğu durumlardır ($Q = Q^I$) pratikte karşılaşılan bu durum teoride boolen cebrine aykırı olduğundan (Hiçbir zaman bir sinyalin değili kendisine eşit olamaz) yasak konun olarak değerlendirilmiştir.

RS FF

Nor Kapıları ile yapılan RS FF



Devre şeması




Sembolü

S	R	Q	Q^I	
0	0	Q	Q^I	Değişme yok
0	1	0		
		1		
1	0	1		
		0		
1	1	0		Yasak konum
		0		

Doğruluk tablosu

JK FF


RS FF nin geliştirilmiş halidir ve JK FF de yasak konum önlenmiştir.




Devre şeması


CLK	J	K	Q	Q^I	
1	0	0	Q	Q^I	Değişme yok
1	0	1	0	1	
1	1	0	1	0	
1	1	1	0	1	Bir önceki çıkışların tersi olur

Doğruluk tablosu





Sembolü




CLK girişi değillenmiş

! Eğer CLK girişinin değili alınmış ise JK FF nin aktif olabilmesi için CLK girişinden verilmesi gereken sinyal 0 dır.


Toogle mod :

Her clock sinyalinde çıkışların değilleri ile konum değiştirmesi
JK FF nin doğruluk tablosu incelenecek olursa
CLK = 1 , J = 1 , K = 1
iken çıkışlar bir önceki konumun tersi olduğu görülmektedir yani toogle moda çalışmakta idi.
Eğer J ve K uçları 1 seviyesive bağlanacak olursa clock sinyalinin ilk yükselen kenarında çıkışlar konum değiştirecek, clock sinyali 0 iken çıkışlar konumunu koruyacak ve daha sonra gelen clock sinyalinin yükselen kenarında çıkışlar tekrar konum değiştirecektir




D (Data) FF

RS FF lerden oluşturulmuştur. R girişinin önüne değil kapısı konularak S girişi ile bağlanmıştır bu sayede S ve R girişlerinin aynı anda 1 olması (yasak konum) engellenmiştir.
D ortak girişinden clock sinyali varken verilen sinyal bir sonraki clock sinyaline kadar saklanmaktadır. Bu sayede tek girişli bir hafıza devresi oluşturulmuştur.




Devre şeması



Sembolü


D	CLK	Q	Q^I	
0	0	Q	Q^I	Değişme yok
0	1	0	1	
1	0	Q	Q^I	Değişme yok
1	1	1	0	

Doğruluk tablosu




T (Toogle) FF

RS FF lerden oluşturulmuştur. T girişine uygulanan her yükselen kenar palsde çıkışları konum değiştirmektedir




Devre şeması



Sembolü

T	CLK	Q	Q^I	
0	0	Q	Q^I	Değişme yok
0	1	Q	Q^I	Değişme yok
1	0	Q	Q^I	Değişme yok
1	1	Q^I	Q	Toogle mod

Doğruluk tablosu




SAYICILAR (COUNTERS)

Giriş darbelerine bağlı olarak, belirli bir durum dizisini tekrarlayan lojik devrelere sayıcı denir. Sayıcılar FF lerin ard arda uygun şekilde bağlanmaları ile elde edilir. Ayrıca sayıcılara uygulanan clock girişlerinin sabit zaman aralıkları ile verilmesi ile zamanlayıcı devreler oluşur. Sayıcılar temelde clock darbeleri farklı zamanlı Asenkron ve eş zamanlı Senkrol sayıcı olarak ikiye ayrılır.

Clock sinyallerinin düşen veya yükselen kenarda tetiklenmesi:

FF lerin clock girişleri yükselen kenar tetiklemeli (Positive Edge-Triggered) olarak çalışırlar yandaki grafik incelenecek olursa clock girişinin (CLK) her yükselen kenarında Q1 çıkışıda konum değiştirmiştir. Fakat clock girişinde sinyalin değili alınacak olursa (CLK^{I}) bu sefer FF değillenmiş sinyalin yükselen kenarında Q2 konum değiştirecektir. FF ye konum değiştiren değillenmiş clock sinyalinin (CLK^{I}) yükselen kenarı asıl clock sinyalinin (CLK) düşen kenarı ile aynı seviyededir. Bu durumda ise FF düşen kenarda tetiklenmiş olacaktır (Negative Edge-Triggered). Her ne kadar bizim doğruluk tablolarımızda sizlerin kafasını karıştırmamak için kenar tetikleme dikkate alınmadan clock sinyali 0 ve 1 seviyelerinde gösterilse de asıl olan ve katologlarda geçen gösterim şekli aşağıda verilmiştir.




Yükselen Kenar Tetikleme (Positive Edge-Triggered)


↑ Sembollerinden biri ile

Düşen Kenar Tetikleme (Negative Edge-Triggered)

↓ Sembollerinden biri ile gösterilir




Normal clock girişi



Değillenmiş clock girişi

Aynı şekilde sayıcılarda da bir FF nin girişi kendisinden önceki FF nin Q çıkışının yerine Q^{I} çıkışı ile sürülmesi FF nin Q nun düşen kenarında tetiklenmesine neden olacaktır.

Her ne kadar bir çok FF kenar tetiklemeli olarak çalışsa da bazı FF ler clock sinyalinin yükselen veya düşen kenarına bakmaksızın clock sinyalinin o an 0 veya 1 olmasına göre çıkış verirler. Yüzey tetiklemeli FF veya latch olarak adlandırılırlar.




Yukarıdaki grafiklerde JK FF nin kenar (yükselen ve düşen) tetiklemeli ve yüzey tetiklemeli (latch) olması durumlarında Q çıkışındaki değişme görülmektedir.
! JK FF lerde J ve K = 1 olduğunda Toggle çalıştığını hatırlayınız.


Asenkron Sayıcılar

Asenkron sayıcılar bazı kaynaklarda dalgalı sayıcı (ripple counter) veya seri sayıcı (serial counter) olarak adlandırılır. Bu sayıcılarda bir FF nin çıkışı onu takip eden FF nin girişini sürmektedir. Sayıcının değeri kullanılan FF nin sayısına bağlıdır ve 2^n ile bulunur 4 FF den oluşmuş bir sayıc $2^n = 16$, Mod 16 saıcıdır ve 0….15 e kadar sayma yapmaktadır.


Asenkron Yukarı Sayıcı



Mod 16 - 4 bit asenkron yukarı sayıcı (CLK^{l} ile sürülmüş)




Mod 16 - 4 bit asenkron yukarı sayıcı (Q^{l} ile sürülmüş)




Asenkron Aşağı Sayıcı


Yukarı sayıcıdan tek farkı çıkış uçlarının Q lar yerine den Q^{l} alınmış olmasıdır.



Mod 16 - 4 bit asenkron aşağı sayıcı




Yukarı ve Aşağı sayıcı çıkışlarının karşılaştırılması




Sayıcı çıkışları bir kod çözücü devreye verilerek elde edilen çıkış gerekli yerlerde kullanılabilmektedir.

Asenkron saıyıcıların dez avantajları :

Asenkron sayıcılarda FF lerin bir sonraki FF yi sürmesinden dolayı her FF deki giriş ve çıkışları arasındaki yayılım gecikmesi (Propagation delay) bir sonraki FF nin daha geç sürülmesine neden olmakta ve hızlı sayım gerektiren devrelerde sorunlar ortaya çıkarmaktadır.






Senkron Sayıcılar


Asenkron sayıcılardaki zaman gecikmesi dezavantajını ortadan kaldırmak için senkron sayıcılar geliştirilmiştir. Senkron sayıcılarda FF lere uygulanan clock girişi ortak olup bütün FF lere aynı anda uygulanmaktadır.

Senkron Yukarı Sayıcı




Mod 16 - 4 bit senkron yukarı sayıcı

Senkron Aşağı Sayıcı




Mod 16 - 4 bit senkron aşağı sayıcı

Sayıcıların kullanım alanları





BCD girişli 7 çıkışlı kod çözücü

Girişindeki BCD koda göre 7 segment displaylerin sürülmesinde kullanılan devrelerdir.
7446 ve 7447 entegreleri negatif çıkışlı olup ortak anodlu displayleri sürmekte kullanılırken 7448 ve 4511 entegreleri pozitif çıkışlı olup ortak katodlu displayleri sürmekte kullanılır.




7 segment display hakkında bilgi





Ortak katodlu (-) display



Ortak anodlu (+) display


Ortak katodlu (-) displaylerde yanmasını istediğimiz segmente +V (lojik 1) Ortak anodlu (+) displaylerde ise şase gerilimi (lojik 0) verilmelidir. Displaylerin çalışma gerilimi displaylerin katolog bilgisi olup genelde 1,5 -2 volt civarındadır bu nedenle TTL veya CMOS entegrelerle displaylerin sürülmesi sırasında her bir segment için ön direnç kullanılmalıdır.

7 segment displayin bacaklarının bulunması:

1,5 V luk DC gerilimin uçlarından birini displayin bacaklarından herhangi birine bağlayınız diğer ucu diğer bacaklara sıra ile gezdiriniz şayet segmentlerden hiçbiri yanmazsa uçları değiştirerek tekrarlayınız gezdirme sırasında segmentin yandığı bacak ortak uçtur ve o uca dokundurduğunuz kaynağın polaritesine göre ortak anod veya katod olduğu bulunur. Bu bacağı sabit bırakarak kaynağın öbür ucunu diğer bacaklarda gezdiriniz ve hangi bacağın hangi segmente ait olduğunu bulunuz.

! 5 V luk kaynakla bu deneyi yaparken 330Ω luk ön direnç kullanmayı unutmayınız

BCD girişli 7 çıkışlı kod çözücünün doğruluk tablosu




	Inputs				Outputs						
	A	B	C	D	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	0	0	1	1


Lojik Kapılarla Kumanda Devrelerinin Oluşturulması

Set ve Reset Devreleri


Set veya Reset öncelik : Bir sistemde set ve Reset butonlarına aynı anda basıldığında (sinyalleri aynı anda verildiğinde) sistem duruyorsa reset öncelikli, çalışıyorsa set öncelikli devredir.




Set öncelikli devre




Reset öncelikli devre



Set öncelikli devrenin lojik kapılarla oluşturulması




Reset öncelikli devrenin lojik kapılarla oluşturulması



Reset öncelikli devrenin lojik kapılarla oluşturulması (Tek yollu butonla)


Set öncelikli devrenin lojik ifadesi : $Q = Set + Q.Reset^{l}$

Reset öncelikli devrenin lojik ifadesi : $Q = (Set + Q).Reset^{l}$




RS FF ile Set Reset devresi

Yasaklama Devresi




Yasaklama devresinin lojik kapılarla oluşturulması

Yasaklama devresinin lojik ifadesi : $Q= A.B^{l}$




Kilitleme Devresi




Kilitleme devresinin lojik kapılarla oluşturulması


Yasaklama devresinin lojik ifadesi

$M1= S1.M2^{l}$ $M2= S2.M1^{l}$





İleri geri motor çalıştırma devresi





Zamanlayıcılar







SAYISAL-ANALOG ÇEVİRİCİLER (D/A CONVERTERS)

İkilik Ağırlıklı Direnç Sayısal-Analog Çevirici

En temel tür sayısal-analog çevirici ikilik ağırlıklı dirençlerin bir op-amp girişlerine bağlanması ile elde edilmiş bir toplayıcı devresidir. Şekil 11.? dört-bitlik ikilik ağırlıklı sayısal analog çevirici devresini göstermektedir. Devrede sayısal veriler D3, D2, D1 ve D0 anahtarlarının durumları ile belirlenir. D3 anahtarı dört bitlik sayısal verinin en yüksek değerli bitini, D0 ise en düşük değerlikli bitini göstermektedir.






Şekil : Dört bitlik ikilik ağırlıklı direnç D/A çevirici

ANALOG-SAYISAL ÇEVİRİCİLER (A/D CONVERTERS)

Analog formdaki bir büyüklüğün, sayısal sistemler için anlaşılabilir olması için sayısal forma dönüştürülmesi gerekmektedir. Bu işlemi yapan devrelere analog-sayısal çevirici veya kısaca A/D çevirici veya ADC adı verilir. Bu işlem için bir çok yöntem kullanılmaktadır. Bu bölümde en çok kullanılan tip anlatılacaktır.

Paralel Karşılaştırıcı, Simultane (Flash) A/D Çeviriciler

Analog büyüklüklerin sayısal işaretlere dönüştürülmesinde kullanılan en kolay ve hızlı çevirici tipi Şekil' de gösterilen üç bitlik paralel karşılaştırıcı A/D çeviricidir.



Üç bitlik paralel karşılaştırıcılı A/D çevirici