# **ELM 234 - Ödev #2**Berat KIZILARMUT 171024086



### A. Seçici tasarımı [20 puan]

1. Denklem 1 de verilen Boolean denklemini gerçekleyen bir *seçici* (multiplexer) tasarlayınız. Bunun için AB girişlerini seçici portu olarak ve C girişini seçiciye giriş olarak alınız.

Boolean cebiri ile sadeleştirme işlemleri yapıldı. System Verilog dilinde yazılıp, Quartus Prime'da sentezlendi.


$$X = AB\bar{C} + \bar{A}\bar{B}C + A\bar{B}C + \bar{A}BC + ABC + A\bar{B}\bar{C}$$


$$X = C \underbrace{(\bar{A}\bar{B} + A\bar{B} + \bar{A}B + AB)}_{1} + \bar{C}(AB + A\bar{B})$$

$$X = C + \bar{C}(A(B + \bar{B}))$$

$$X = C + \bar{C}A$$

```
module soru1(
        input logic a, b, c,
        output logic x
);
    logic n1;
    assign n1 = ~c&a;
    assign x = c|n1;
    endmodule
```






#### 2. 2-ye-1 seçiciler kullanarak 8-e-1 seçici tasarlayınız ve devre şeması çizerek gösteriniz.


System Verilog dilinde 2to1 Mux tasarlanıp, bu muxtan 7 tane kullanarak 8to1 mux devre kuruldu. Ardından Quartus Prime'da sentezlendi.

```
module problem1(
                                module problem2(
      input logic a,b,s,
                                       input logic a,b,c,d,e,f,g,h,
      output logic y
                                       input logic [2:0] s,
                                       output logic y
 );
      logic n1,n2,n3;
                                 );
      assign n1 = \sim s;
                                              logic n1,n2,n3,n4,n5,n6;
      assign n2 = n1 \& a;
                                             problem1 mux1(a,b,s[0],n1);
      assign n3 = s \& b;
                                             problem1 mux2(c,d,s[0],n2);
      assign y = n2 \mid n3;
                                             problem1 mux3(e,f,s[0],n3);
endmodule
                                             problem1 mux4(g,h,s[0],n4);
                                             problem1 mux5(n1,n2,s[1],n5);
                                             problem1 mux6(n3,n4,s[1],n6);
                                             problem1 mux7(n5,n6,s[2],y);
                                endmodule
```



3. Tablo 1'de verilen kapıları kullanarak, girişler ve çıkışlar arasında <u>en az gecikmeye sahip</u> 8-e-1 seçici tasarlayınız ve devre şeması çizerek gösteriniz.

Bu devre iki farklı şekilde yapılabilir. Birincisi AND/OR gateleri kullanarak, ikincisi Tristate bufferları kullanarak. Bu iki durumun da kendine göre avantajları bulunmakta.



AND/OR devresinin avantajı, switchlerdeki değişiklikler devreye daha hızlı yansır. Fakat devrenin girişlerinin, çıkışa varma süresi çok uzundur.


Tristate Bufferlı devre soruda istenen işlevi, en kısa sürede girişlerin çıkışlara ulaşmasını, en hızlı şekilde gerçekleştiren durumdur. Bu devrenin propagation delayi ise;

$$t_{nd} = 50 + 50 + 50 = 150 \, ps$$

Tablo 1'de 2-giriş OR kapısının gecikmesi verilmediği için tam olarak gecikme hesaplanamasa bile, sadece AND kapılarının gecikmeleri bile tristate buffer devresinin tamamından daha yavaştır.

#### B. NAND/NOR Cevirme [10 puan]

4. Derste öğrendiğimiz gibi basit kapıları kullanarak (NOT, AND, OR) <u>istediğimiz</u> herhangi bir dijital devreyi tasarlayabiliriz. Aynı devrelerin sadece NAND kapısını kullanarak tasarlanabileceğini ispatlayın.



NOT Kapısını elde etmek için, inputumuzu NAND kapısının iki ayağına da bağlarız.

AND Kapısını elde etmek için, inputlarımızı normal bir şekilde AND kapısına bağlar gibi, birinci NAND kapısına bağlarız. Ardından bu NAND kapısının çıkışını, ikinci NAND kapısının ucuna bağlayarız. İkinci NAND kapımızda birinci adımda yaptığımız gibi NAND kapısı ile inverting işlemini gerçekleştiririz.


OR Kapısını elde etmek için, inputlarımızı ilk adımdaki gibi, kendilerine ait olan NAND gatelerin iki girişine de bağlanır. Ardından bu iki NAND kapısının çıkışı üçüncü bir NAND kapısına bağlanır.

## C. K-Map Sadeleştirme ve Gecikme [25 puan]

5. EDS sınavı yılın belli aylarında yapılmaktadır. Bu aylar bu sene için Nisan, Temmuz, Ekim ve Aralık olarak belirlenmiştir. Girilen ayda EDS sınavı olup olmadığını gösteren bir devre tasarlayın. Yılın aylarının her birine kendi ay numarasını binary kod olarak atayın. (Ocak için 0001, Aralık için 1100, ...). Tek çıkışta lojik 1 olduğunda YDS sınavı olduğunu belirtsin. Devreyi en sade şekliyle çizin.

AB\CD	00	01	11	10
00	X	0	0	0
01	1	0	1	0
11	1	X	X	X
10	0	0	0	1

$$X = B\bar{C}\bar{D} + BCD + AC\bar{D}$$



6. Soru 5 teki devrenin propagation delay ve contamination delay ini Tablo 2 ye göre bulun.

Devredeki gecikmeyi bulmak için en kötü olasılığa bakmalıyız, en çok lojik kapıdan geçen sinyal en uzun gecikmeye sahip olacaktır. Bu gecikme hesabında C sinyalinin ins10 isimli AND3 kapısından geçen sinyal yolu takip edilecek.

$$t_{pd} = 15 + 40 + 35 = 90 \ ps$$
  
 $t_{ps} = 10 + 30 + 25 = 65 \ ps$ 

7. Herhangi bir devredeki *contamination delay* in *propagation delay* den neden düşük olabileceği hakkında bilgi verin.

Bir mantıksal devrede ne kadar az kapı kullanırsak, devrenin propagation delayini o kadar düşürmüş oluruz. Tabii ki bütün lojik kapılar eşit yaratılmamıştır, genellikle lojik kapıda kullanılan transistor sayısı arttıkça, kapının gecikmesi de artar. Yani bir devre tasarlarken, olabildiğince az transistörlü, daha ilkel kapıları kullanırsak gecikmeyi daha kısa tutabiliriz.


8. Şekil 1 de en sade şekli verilen 4 girişli devrenin hangi koşulda glitch oluşabileceği veya hiçbir şekilde oluşmayacağı hakkında yorum yapın. Varsa bu glitchi önleyebilecek bir devre ekleyin. Tablo 2 deki değerleri baz alın.

Glitch analizi yapmak için öncelikle kmap çıkartıldı. B girişi hiç bir yere bağlı olmadığı için göz ardı edildi.

A\CD	00	01	11	10
0	0	1	1	0
1	1	1	0	0

Kmaplerde tehlike oluşturabilecek durumları, yan yana bulunan ama aynı tanımla iç içe alınmayan 1'ler oluşturabilir. Bu Kmap de tehlike oluşturabilecek durumlar ise 001 durumu ve 101 durumudur. Bu ikisini de bir tanımlamaya dahil edip, Boolean denklemine eklersek devredeki glitch oluşturan durumdan kurtulmuş oluruz.

Glitch, CD 01 iken A inputunun değiştiği koşulda gerçekleşebilirdi. Bu eklemeyi yaparak bu durumu önlemiş bulunduk.



Eklemelerden sonra devrenin propagation delayi ise, tablo 2'den baz alınarak, bu şekildedir. En kötü durumun hesaplaması yapılacaktır.

$$t_{pd} = 15 + 30 + 35 = 80 \ ps$$
  
 $t_{cd} = 10 + 25 + 25 = 60 \ ps$ 

## 4. B. M. Lunt, "A view to the cloud: What really happens when your data is stored on far-off servers in distant data centers."

Günümüzde Cloud Data Storage günden güne daha çok kullanılmakta. Cloud kullanımının özellikle son 10 yılda bu kadar artmasının sebepleri; tüketici elektronik aletlerinin ve IOT'lerin günümüzde çoğunun cloud storage kullanması, günden güne daha çok şirketin ve merkezi birimin cloud işlemlere güvenmesi ve workloadlarını clouda aktarması da bulunmakta. Cloud storage temelde basit bir konsept olsa bile mevzubahis data boyutları şu anlık yüzlerce, yakında binlerce zetabytelarda olunca denetlenmesi ve sağlıklı bir şekilde yürümesi oldukça emek isteyen bir iştir. Cloud'ın en büyük avantajı bizi spesifik bir elektronik alete yükümlü tutmamasıdır. Cloud'da değil de local olarak bilgisayarınız diskinde olan bir dosya, bilgisayarınız yanında değil iken size ulaşılmaz olabilir. Sizin Cloud üzerinden kullandığınız bir dosya veya uygulama, size her yerde ulaşılabilir olmaktadır. Bu günümüzün aktif dünyasında paha biçilmez bir özellik.

Datacenterları devasa birer NAS gibi düşünebiliriz. Temelde yaptıkları iş, sizin clouda yüklediğiniz dosyaları aşamalar ile gittikçe daha güvenli ve yavaş depolama aletlerine taşırlar ve yedeklerini alırlar. Genel kabul edilen bir kuram, bir data storage cihazı ne kadar aktif kullanılıyor ise hatalara o kadar açık olacağıdır. Hata oluşturmaya en açık data storage cihazları bizim gündelik bilgisayarlarımızda ve telefonlarımızda kullandığımız HDDlerimiz ve SSDlerimizdir. Biz önemli ve kritik dosyalarımızı off grid bir HDD'ye aktarıp, soğuk olarak saklar isek verilerimiz daha güvende olur. Cloud Data Center'lar da benzer bir prensip ile çalışmaktadırlar. Devasa bir datacenter veya centerlarda parçalarca depolanan verilerimiz encryptlenir ve aşama aşama farklı depolama seviyelerinde ve segmentlerinde depolanır. Bu işlemler farklı cloud servislerinde değişiklik gösterebilir.

Cloud'ın gelişmesinin yanında getirdi dezavantajlar da bulunmaktadır. Günümüzdeki en büyük korku kaynağı bu datacenterların ve bizim verilerimizin güvenliğidir. Dolayısıyla çoğu Cloud servisinin günümüzde önceliği de geçmişte yaşanan Cloud dosya sızıntılarının gelecekte önüne geçilmesidir.

Cloud ve Local veri kayıt işlemlerinin işleyiş şekilleri, özet olarak şu şekildedir. Biz bir dosyayı lokal olarak kaydettiğimizde, kayıt cihazımız bir SSD ise bizim kaydettiğimiz dosya bir depolama bloğuna kaydedilmeden önce o blok tamamıyla temizlenerek bütün bitleri 1'e çevrilir. Ardından bizim verimizdeki 0'lar yazılması gerekli olan yerlere yazılarak doğru sıfır ve birler serisi elde edilir. Biz bir dosyayı Clouda yüklediğimizde de öncelikli olarak bu işlemler gerçekleşebilir. Cloud sisteminin yapısına göre değişiklik göstermekle birlikte genellikle iki farklı kopyası bulunacak şekilde farklı tip depolama aletlerine bu sıra ile aktarılır; Solid State Drive'lar, Hard-Disk Drive'lar ve Magnetic Tape Drive'lar. Her disk tipinin avantajları ve dezavantajları vardır. SSD'ler en hızlı çalışan disklerdir. Flash Memory Chiplerinden oluşurlar ve efektif bir şekilde paralel çalıştıklarından dolayı çok hızlı dosya yazıp okuyabilirler. Fakat en çok hataya açık depolama aleti de SSD'lerdir. Ömürleri de öbür depolama aletlerine kıyasla kısadır. Boyutlarına göre en pahalı depolama aletidirler. Hard-Diskler, içlerinde dönen mekanik bir disk bulunduran fiziksel depolama aletleridirler. Fiziksel hasar almaları hariç hata durumları daha enderdir. Boyut/Fiyat endeksinde SSD'lerden daha uygun fiyatlı depolama aletleridirler. Yazma ve okuma hızları SSD'lerden 4-5 kat daha yavaştır. Magnetic Tape Drive'lar, en büyük ve en ucuz depolama araçlarıdır. Oldukça yavaş çalışırlar.

# 5. P. Ye, T. Ernst and M. V. Khare, "The last silicon transistor: Nanosheet devices could be the final evolutionary step for Moore's Law."

Günümüzde teknolojiyi en somut şekilde ilerletecek hareket, transistörlerin boyutlarının küçülmesi ve verimliliklerinin artmasıdır. Bilindiği üzere Moore'un öngörüsü bir entegre çipteki transistör sayısının iki yılda herhangi bir güç kullanımı artışı olmaksızın iki katına çıkacağı üzerineydi. Günümüzde kadar bu tahmin çoğunlukla doğru çıkmıştır. Fakat özellikle son 5 yılda silikonun maddesel yeteneklerini zorlamaktayız. Günümüzde silikon transistörler 7-10 nm boyutlarında durmuş durumda ve gün geçtikle Moore'un tahminlerinin gerisinde kalma ihtimalimiz artmakta. Bunun nedeni bir sonraki transistör aşaması olarak kabul edilen 5 nm silikon transistörlerin üretiminde gerçekleşen zorluklar yatmakta. Bu durumun sebebi de daha önce bahsettiğimiz gibi silikonun maddesel yeteneklerinden kaynaklı.

Makalede silikonun bu fiziksel maddesel yeteneklerini nasıl son bir transistör tasarımı ile yeni boyutlara taşıyabileceğimizden bahsedilmekte. Son 9 yıldır kullanılan, üç boyutlu finFET tasarımını revize ederek, katman katman üst üste silicon bir source kanalı bulunan Stacked Nanosheet FET dizaynı oluşturulmuş durumda. FinFET'in avantajları, planarFET'de source bölgesinde yaşanan voltaj kaçışlarını, bütün source kanalını üç boyutlu şekilde gate kanalı ile kaplayarak, engellemesidir. Fakat finFET dizaynı, planarFET de bulunmayan bir problem ortaya çıkarmıştır. Source kanalının darlığından dolayı transistörün kapanıp açılma hızlarında kayıplar yaşanmıştır. Stacked Nanosheet FET dizaynı bu problemi ortadan kaldırmaktadır. Birbiri ile üst üste katmanlar şeklinde bulunan source kanalları, finFET'e kıyasla daha büyük bir kanal genişliğine sahiptir.

Bu yeni tip transistörün üretimi ise öncelikle silikon ve silikon germanyum katmanlarının inşa edilmesi ile gerçekleşir. Ardından sadece silikon germanyumu etkileyen bir solüsyon ile silikon germanyum katlarından kurtuluruz ve geriye asılı bir şekilde kalan silikon source kanalımız kalır. Ardından bu kanalları dielektrik ile kaplayıp etrafını metal gate'imiz ile çevreleriz. Tahminlere göre bu yeni transistör dizaynı tekrar Moore'un tahminlerini bir gerçeklik yapabilir..

Geleceğe yönelik bakarsak ise transistörlerde kullandığımız malzemeleri değiştirmemiz gerekeceği tahmin ediliyor. Stacked Nanosheet FET dizaynı başka yarıiletkenlerle kullanılmaya da elverişli olabilir. Silikon yerine periyodik tablonun üçüncü ve beşinci sütunlarındaki elementlerden faydalanılabilir. Şuanda üzerinde araştırmalar ve deneyler yapılan bu elementler Galyum Arsenit ve Galyum Nitrit, silikona kıyasla çok daha hızlı elektron aktarımı sağlamaktadırlar. Elektron aktarma hızı arttıkça cihazı daha düşük voltajlarda çalıştırabilir olmaktayız. Daha düşük voltajla kullanılabilen bir transistör sıcaklık açısında çok daha fazla verimli olacaktır. Bu yöntemler geliştirildiğinde silikona oranla 10 kata yakın daha verimli ve hızlı IC'ler elde edebileceğimiz tahmin ediliyor.

#### F. Referanslar

- Harris and D. Harris, Digital Design and Computer Architecture: ARM Edition,
   Morgan Kaufmann, 2015
- 2. Electrical Engineering Authority, 24 November 2017, Finding and Eliminating Hazards in the circuit using K-Map, retrived from <a href="https://www.youtube.com/watch?v=fUTCtn\_b4qs">https://www.youtube.com/watch?v=fUTCtn\_b4qs</a>